硅和硅鍺納米線的形成的制作方法
【專(zhuān)利摘要】本發(fā)明提供了一種或多種半導(dǎo)體布置以及用于形成這種半導(dǎo)體布置的技術(shù)。例如，利用一個(gè)或多個(gè)硅和硅鍺疊層，以形成包括鍺納米線溝道的PMOS晶體管和包括硅納米線溝道的NMOS晶體管。在一個(gè)實(shí)例中，氧化第一硅和硅鍺疊層，以將硅轉(zhuǎn)化為氧化硅區(qū)，去除氧化硅區(qū)以形成PMOS晶體管的鍺納米線溝道。在另一個(gè)實(shí)例中，去除第二硅和硅鍺疊層內(nèi)的硅鍺層，以形成NMOS晶體管的硅納米線溝道。具有鍺納米線溝道的PMOS晶體管和具有硅納米線溝道的NMOS晶體管作為單次制造工藝的一部分而形成。
【專(zhuān)利說(shuō)明】硅和硅鍺納米線的形成

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導(dǎo)體，更具體地，涉及半導(dǎo)體的布置以及形成方法。

【背景技術(shù)】
[0002]諸如FinFET晶體管的晶體管包括源極區(qū)、漏極區(qū)以及位于源極區(qū)和漏極區(qū)之間的溝道區(qū)。晶體管包括控制溝道區(qū)以使晶體管工作的柵極區(qū)?？梢栽跍系绤^(qū)的一個(gè)或多個(gè)表面周?chē)纬蓶艠O區(qū)，所以與僅受與2D平面晶體管相關(guān)的2D柵極區(qū)控制形成對(duì)比，晶體管可以受3D柵極區(qū)控制，這使得柵極區(qū)對(duì)溝道區(qū)的控制增強(qiáng)。


【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體布置，包括第一納米線晶體管和第二納米線晶體管。第一納米線晶體管，包括:第一鍺納米線溝道，形成在第一源極區(qū)和第一漏極區(qū)之間；和第一柵極結(jié)構(gòu)，形成在第一鍺納米線溝道周?chē)?；以及第二納米線晶體管，包括:第一硅納米線溝道，形成在第二源極區(qū)和第二漏極區(qū)之間。
[0004]優(yōu)選地，第一納米線晶體管包括:第二鍺納米線溝道，形成在第一源極區(qū)和第一漏極區(qū)之間，在第二鍺納米線溝道周?chē)纬傻谝粬艠O結(jié)構(gòu)的至少一部分。
[0005]優(yōu)選地，第二納米線晶體管包括:第二柵極結(jié)構(gòu)，形成在第一硅納米線溝道周?chē)?br> [0006]優(yōu)選地，第二納米線晶體管包括:第二硅納米線溝道，形成在第二源極區(qū)和第二漏極區(qū)之間，在第二硅納米線溝道周?chē)纬傻诙艠O結(jié)構(gòu)的至少一部分。
[0007]優(yōu)選地，第一納米線晶體管被形成為PMOS晶體管，第一鍺納米線溝道被形成為PMOS晶體管的P溝道，第二納米線晶體管被形成為NMOS晶體管，并且第一硅納米線溝道被形成為NMOS晶體管的N溝道。
[0008]優(yōu)選地，第一柵極結(jié)構(gòu)形成在第一鍺納米線溝道的第一表面、第一鍺納米線溝道的第二表面以及第一鍺納米線溝道的第三表面周?chē)?；以及形成在第二鍺納米線溝道的第一表面和第二鍺納米線溝道的第二表面周?chē)?br> [0009]優(yōu)選地，第一柵極結(jié)構(gòu)的第一柵極高度小于第二柵極結(jié)構(gòu)的第二柵極高度。
[0010]優(yōu)選地，該半導(dǎo)體布置，包括:界面層，形成在第一鍺納米溝道和第一柵極結(jié)構(gòu)之間。
[0011]優(yōu)選地，該半導(dǎo)體布置，包括:高k介電層，形成在第一鍺納米線溝道和第一柵極結(jié)構(gòu)之間。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種用于形成半導(dǎo)體布置的方法，包括:在襯底上方形成第一娃和娃鍺疊層，第一娃和娃鍺疊層包括第一娃層和第一娃鍺層；鄰近第一娃和硅鍺疊層的第一側(cè)形成第一源極區(qū)；鄰近第一硅和硅鍺疊層的第二側(cè)形成第一漏極區(qū)；氧化第一硅和硅鍺疊層以形成第一鍺納米線溝道，氧化包括將第一硅層和第一硅鍺層中的硅轉(zhuǎn)化為氧化硅區(qū)，第一鍺納米線溝道形成在第一源極區(qū)和第一漏極區(qū)之間；去除氧化硅區(qū)；在第一鍺納米線溝道周?chē)纬傻谝粬艠O結(jié)構(gòu)，以形成第一納米線晶體管；以及形成包括第一硅納米線溝道的第二納米線晶體管。
[0013]優(yōu)選地，形成第二納米線晶體管包括:在襯底上方形成第二硅和硅鍺疊層，第二硅和硅鍺疊層包括第二硅層和第二硅鍺層；鄰近第二硅和硅鍺疊層的第一側(cè)形成第二源極區(qū)；鄰近第二硅和硅鍺疊層的第二側(cè)形成第二漏極區(qū)；從第二硅和硅鍺疊層中去除第二硅鍺層，以形成第一硅納米線溝道，第一硅納米線溝道形成在第二源極區(qū)和第二漏極區(qū)之間；以及在第一硅納米線溝道周?chē)纬傻诙艠O結(jié)構(gòu)，以形成第二納米線晶體管。
[0014]優(yōu)選地，該方法包括:在第一納米線晶體管內(nèi)，由第一硅和硅鍺疊層形成第二鍺納米線溝道。
[0015]優(yōu)選地，該方法包括:在第二納米線晶體管內(nèi)，由第二硅和硅鍺疊層形成第二硅納米線溝道。
[0016]優(yōu)選地方法，包括:
[0017]在單次制造工藝期間，將第一納米線晶體形成作為PMOS晶體管管而將第二納米線晶體管形成作為NMOS晶體管。
[0018]優(yōu)選地，氧化第一硅和硅鍺疊層包括:去除形成在第一硅和硅鍺疊層上方的犧牲柵極，以將第一娃和娃鍺疊層暴露于氧中。
[0019]優(yōu)選地，該方法包括:在第一鍺納米線溝道和第一柵極結(jié)構(gòu)之間形成界面層。
[0020]優(yōu)選地，該方法包括:在第一鍺納米線溝道和第一柵極結(jié)構(gòu)之間形成高k介電層。
[0021]優(yōu)選地，去除第二硅鍺層包括以下操作中的至少一個(gè):實(shí)施氧化技術(shù)，以將第二硅層暴露于氧中，從而形成第一硅納米線溝道；和對(duì)第二硅層實(shí)施氫退火技術(shù)，以形成第一硅納米線溝道。
[0022]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體布置，包括PMOS納米線晶體管和NMOS納米線晶體管。PMOS納米線晶體管，包括:第一鍺納米線溝道，形成在第一源極區(qū)和第一漏極區(qū)之間；和第一柵極結(jié)構(gòu)，形成在第一鍺納米線溝道周?chē)灰约癗MOS納米線晶體管，包括:第一硅納米線溝道，形成在第二源極區(qū)和第二漏極區(qū)之間；和第二柵極結(jié)構(gòu)，形成在第一硅納米線溝道周?chē)?br> [0023]優(yōu)選地，PMOS納米線晶體管包括第二鍺納米線溝道，而NMOS納米線晶體管包括第二硅納米線溝道。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0024]圖1是示出了根據(jù)一些實(shí)施例的形成半導(dǎo)體布置的方法流程圖。
[0025]圖2是根據(jù)一些實(shí)施例的硅和硅鍺疊層的示圖。
[0026]圖3是根據(jù)一些實(shí)施例的第一源極區(qū)和第一漏極區(qū)的示圖。
[0027]圖4是根據(jù)一些實(shí)施例的對(duì)硅和硅鍺疊層進(jìn)行氧化的示圖。
[0028]圖5是根據(jù)一些實(shí)施例的去除氧化硅區(qū)的示圖。
[0029]圖6是根據(jù)一些實(shí)施例的包括根據(jù)全環(huán)柵結(jié)構(gòu)而形成的柵極結(jié)構(gòu)的第一組納米線晶體管的示圖。
[0030]圖7是根據(jù)一些實(shí)施例的第一組納米線晶體管的示圖。
[0031]圖8是根據(jù)一些實(shí)施例的硅和硅鍺疊層的示圖。
[0032]圖9是根據(jù)一些實(shí)施例的第三源極區(qū)和第三漏極區(qū)的示圖。
[0033]圖10是根據(jù)一些實(shí)施例的第三組納米線晶體管的示圖。
[0034]圖11是根據(jù)一些實(shí)施例的NMOS柵極高度和PMOS柵極高度的示圖。

【具體實(shí)施方式】
[0035]現(xiàn)在，將參考附圖描述所要求保護(hù)的主題，其中，在通篇說(shuō)明書(shū)中，相似的參考標(biāo)號(hào)通常用于代表相似的元件。在以下說(shuō)明中，為了解釋的目的，闡述了許多具體細(xì)節(jié)，以理解所要求的主題。然而，顯然，在沒(méi)有這些具體細(xì)節(jié)的情況下，也可以實(shí)現(xiàn)所要求的主題。在其他情況下，以框圖的形式示出結(jié)構(gòu)和器件，以便于描述所要求的主題。
[0036]本發(fā)明提供了一種或多種半導(dǎo)體布置以及用于形成這種半導(dǎo)體布置的一種或多種技術(shù)。例如，半導(dǎo)體布置包括用于形成PMOS晶體管的鍺納米線溝道和NMOS晶體管的硅納米線溝道的硅和硅鍺疊層。在一個(gè)實(shí)例中，可以在單次制造工藝期間形成PMOS晶體管和NMOS晶體管，從而在處理NMOS晶體管的同時(shí)，利用硬掩膜保護(hù)PMOS晶體管，并且在處理PMOS晶體管的同時(shí)，利用硬掩膜保護(hù)NMOS晶體管。
[0037]為了由娃和娃錯(cuò)置層形成PMOS晶體管的錯(cuò)納米線溝道,對(duì)娃和娃錯(cuò)置層進(jìn)彳丁氧化，以使硅轉(zhuǎn)化成諸如二氧化硅的氧化硅區(qū)，從而得到鍺納米線溝道。在一個(gè)實(shí)施例中，包括鍺納米線溝道的納米線的直徑介于約5nm至約15nm之間。在一個(gè)實(shí)施例中,這一直徑介于約15nm至約55nm之間。在一個(gè)實(shí)施例中，這一直徑介于約20nm至約30nm之間。在一個(gè)實(shí)施例中，這一直徑為約6nm。在一個(gè)實(shí)施例中，包括鍺納米線溝道的納米線具有一長(zhǎng)度或者將溝道長(zhǎng)度限定在介于約15nm至約55nm之間，其中，從PMOS晶體管的源極區(qū)到漏極區(qū)來(lái)測(cè)量這一溝道長(zhǎng)度。可以去除氧化硅區(qū)，并且可以在鍺納米線溝道的一個(gè)或多個(gè)表面(諸如一個(gè)、兩個(gè)、三個(gè)或所有表面)周?chē)纬蓶艠O結(jié)構(gòu)。
[0038]為了由第二硅和硅鍺疊層形成NMOS晶體管的硅納米線溝道，從第二硅和硅鍺疊層中去除硅鍺層，以形成硅納米線溝道。在一個(gè)實(shí)施例中，包括硅納米線溝道的納米線的直徑介于約5nm至約15nm之間。在一個(gè)實(shí)施例中，這一直徑介于約15nm至約55nm之間。在一個(gè)實(shí)施例中，這一直徑介于約20nm至約30nm之間。在一個(gè)實(shí)施例中，這一直徑為約6nm。在一個(gè)實(shí)施例中，硅納米線溝道的直徑等于或基本上等于鍺納米線溝道的直徑。在一個(gè)實(shí)施例中,硅納米線溝道的直徑大于鍺納米線溝道的直徑。在一個(gè)實(shí)施例中,硅納米線溝道的直徑比鍺納米線溝道的直徑大出約2nm至約3nm之間。在一個(gè)實(shí)施例中，娃納米線溝道的直徑比鍺納米線溝道的直徑大出約20%至約40%之間。在一個(gè)實(shí)施例中，包括硅納米線溝道的納米線具有一長(zhǎng)度或?qū)系篱L(zhǎng)度限定在介于約15nm至約55nm之間，其中，從NMOS晶體管的源極區(qū)到漏極區(qū)測(cè)量這一溝道長(zhǎng)度。
[0039]以此方式，可以由硅和硅鍺疊層，在半導(dǎo)體布置內(nèi)形成包括鍺納米線溝道的PMOS晶體管和包括硅納米線溝道的NMOS晶體管。在一個(gè)實(shí)例中，半導(dǎo)體布置具有改進(jìn)的電流，諸如，對(duì)NMOS晶體管而言，電流提高介于約14%至約16%之間，而對(duì)PMOS晶體管而言，電流提高介于約13%至約15%之間。在一個(gè)實(shí)例中，半導(dǎo)體布置降低了短溝道效應(yīng)，諸如對(duì)NMOS晶體管而言，降低介于約6%至約8%之間，而對(duì)PMOS晶體管而言，降低介于約4%至約6%之間。
[0040]在一個(gè)實(shí)施例中，在硅納米線溝道和鍺納米線溝道中的至少一個(gè)的周?chē)纬蓶艠O介電層。在一個(gè)實(shí)施例中，柵極介電層包括界面層(IL)或高k介電層(HK層)中的至少一個(gè)。在一個(gè)實(shí)施例中，IL的厚度介于約5A至約15A之間。在一個(gè)實(shí)施例中，HK層的厚度介于約5A至約20A之間。在一個(gè)實(shí)施例中，硅納米線溝道周?chē)腎L的厚度和硅納米線溝道周?chē)腍K層的厚度中的至少一個(gè)小于鍺納米線溝道周?chē)腎L的厚度和鍺納米線溝道周?chē)腍K層的厚度中的至少一個(gè)。在一個(gè)實(shí)施例中，硅納米線溝道周?chē)腎L的厚度和硅納米線溝道周?chē)腍K層的厚度中的至少一個(gè)比鍺納米線溝道周?chē)腎L的厚度和鍺納米線溝道周?chē)腍K層的厚度中的至少一個(gè)小出約5%至約15%之間。
[0041]圖1中示出了形成半導(dǎo)體布置的方法100，并且圖2至圖10中示出了通過(guò)這種方法形成的一個(gè)或多個(gè)半導(dǎo)體布置。如圖2的實(shí)施例200所示，半導(dǎo)體布置250包括襯底202。在一個(gè)實(shí)例中，襯底202包括硅，并且襯底202是根據(jù)FinFET布置形成的，其中FinFET布置包括通過(guò)隔離結(jié)構(gòu)204 (諸如，淺溝槽隔離(STI))分離的一個(gè)或多個(gè)硅鰭。例如，由襯底202形成第一鰭202a、第二鰭202b、第三鰭202c以及第四鰭202d。在一個(gè)實(shí)例中，隔離結(jié)構(gòu)的深度介于約60nm至約120nm之間。在一個(gè)實(shí)例中，在襯底202內(nèi)形成介于約50nm至約I 1nm之間的凹進(jìn)空間以形成硅和硅鍺(諸如通過(guò)用于硅和硅鍺疊層的外延生長(zhǎng)技術(shù))，其中，娃鍺的外延厚度介于約5nm至約15nm之間，并且娃的外延厚度介于約5nm至約15nm之間。
[0042]在102中，如圖2的實(shí)施例200所示，在襯底202上方形成硅和硅鍺疊層。例如，在襯底202上方形成第一娃和娃鍺疊層220、第二娃和娃鍺疊層222或其他未不出或標(biāo)識(shí)的娃和娃鍺疊層。第一娃和娃鍺疊層220包括一個(gè)或多個(gè)娃層以及一個(gè)或多個(gè)娃鍺層。例如，第一娃和娃鍺疊層220包括第一娃層218、第一娃鍺層206、第二娃層208、第二娃鍺層210、第三硅層212、第三硅鍺層214以及第四硅層216。應(yīng)該認(rèn)識(shí)到，可以形成任何數(shù)目的硅層或硅鍺層。在一個(gè)實(shí)例中，硅鍺層包括介于約20%至約50%之間的鍺。
[0043]在104中，如圖3的實(shí)施例300所示，鄰近第一硅和硅鍺疊層220的第一側(cè)形成第一源極區(qū)302。應(yīng)該認(rèn)識(shí)到，為了說(shuō)明的目的，通過(guò)虛線示出第一源極區(qū)，使得半導(dǎo)體布置250的其他部分是可見(jiàn)或明顯的。在106中，如圖3的實(shí)施例300所示，鄰近第一硅和硅鍺疊層220的第二側(cè)形成第一漏極區(qū)304。在形成第一硅源極區(qū)302和第一漏極區(qū)304的實(shí)例中，在襯底202上方和第一硅和硅鍺疊層220上方形成犧牲柵極，諸如，通過(guò)圖案化技術(shù)形成的多晶柵極。諸如通過(guò)沉積技術(shù)在半導(dǎo)體布置250的側(cè)壁上形成間隔件。諸如通過(guò)蝕刻技術(shù)，去除第一硅和硅鍺疊層220中對(duì)應(yīng)于第一源極區(qū)302和第一漏極區(qū)304的部分。諸如通過(guò)外延生長(zhǎng)技術(shù)，在第一源極區(qū)302和第一漏極區(qū)304內(nèi)形成源極和漏極材料，以生成第一納米線晶體管的第一源極和第一漏極。形成諸如第二源極區(qū)306的其他源極區(qū)和諸如第二漏極區(qū)308的其他漏極區(qū)以用于將被形成用于半導(dǎo)體布置250的其他納米線晶體管。
[0044]在108中，如圖4的實(shí)施例400所示，對(duì)如圖3的實(shí)施例300中所示的第一硅和硅鍺疊層220進(jìn)行氧化402，以形成第一氧化疊層220a。在一個(gè)實(shí)例中，如圖4的實(shí)施例400所示，對(duì)圖3的實(shí)施例300中所示的第二硅和硅鍺疊層222進(jìn)行氧化402，以形成第二氧化疊層222a。在一個(gè)實(shí)例中，氧化402包括去除位于第一娃和娃鍺疊層220上方的未不出的犧牲柵極，以將第一娃和娃鍺疊層220暴露于外界氧中。對(duì)第一娃和娃鍺疊層220進(jìn)行氧化402將硅(諸如硅層的硅或硅鍺層的硅)轉(zhuǎn)化為氧化硅(諸如二氧化硅)。例如，將第一硅層218轉(zhuǎn)化為第一氧化娃區(qū)218a。將第一娃鍺層206的娃轉(zhuǎn)化為氧化娃,從而生成在第一源極區(qū)302和第一漏極區(qū)304之間的第一鍺納米線溝道206a。將第二硅層208轉(zhuǎn)化為第二氧化硅區(qū)208a。將第二硅鍺層210的硅轉(zhuǎn)化為氧化硅，從而生成在第一源極區(qū)302和第一漏極區(qū)304之間的第二鍺納米線溝道210a。將第三硅層212轉(zhuǎn)化為第三氧化硅區(qū)212a。將第三硅鍺層214的硅轉(zhuǎn)化為氧化硅，從而生成在第一源極區(qū)302和第一漏極區(qū)304之間的第三鍺納米線溝道214a。將第四硅層216轉(zhuǎn)化為第四氧化硅區(qū)216a。在一個(gè)實(shí)例中，硅和鍺層中剩余的鍺被凝聚為鍺納米線溝道。在一個(gè)實(shí)例中，形成第一鍺納米線溝道206a和第二鍺納米線溝道210a，使得在第一鍺納米線溝道206a和第二鍺納米線溝道210a之間具有約5nm或更大的空間，從而可以在第一鍺納米線溝道206a和第二鍺納米線溝道210a周?chē)纬山缑鎸硬牧?、高k介電層材料或氮化鈦覆蓋層材料。以此方式，對(duì)第一硅和硅鍺疊層220或其他硅和硅鍺疊層進(jìn)行氧化402，以形成鍺納米線溝道。
[0045]在110中，如圖5的實(shí)施例500所示，去除諸如氧化硅區(qū)的氧化硅。即，去除氧化硅，以暴露鍺納米線溝道，并且形成可以在其中形成柵極結(jié)構(gòu)的區(qū)域。在一個(gè)實(shí)例中，通過(guò)蝕刻工藝502去除第一氧化娃區(qū)218a、第二氧化娃區(qū)208a、第三氧化娃區(qū)212a、第四氧化娃區(qū)216a或其他氧化硅(諸如，通過(guò)對(duì)硅鍺層氧化402而形成的氧化硅)?？梢愿鶕?jù)不同結(jié)構(gòu)、形狀或尺寸，諸如，具有圓柱形結(jié)構(gòu)的第一鍺納米線溝道206b、具有圓柱形結(jié)構(gòu)的第二鍺納米線溝道210b、以及具有圓柱形結(jié)構(gòu)的第三鍺納米線溝道214b，形成鍺納米線溝道(諸如，第一鍺納米線溝道206a、第二鍺納米線溝道210a、第三鍺納米線溝道214a或其他鍺納米線溝道)。以此方式，形成第一納米線晶體管504、第二納米線晶體管506或其他PMOS納米線晶體管的源極區(qū)、漏極區(qū)以及鍺納米線溝道。
[0046]在一個(gè)實(shí)例中，如圖6的實(shí)施例600所示，在第一鍺納米線溝道206b周?chē)纬傻谝唤缑鎸?06，在第二鍺納米線溝道210b周?chē)纬傻诙缑鎸?10，并且在第三鍺納米線溝道214b周?chē)纬傻谌缑鎸?14。形成界面層，以改進(jìn)材料或?qū)又g的粘合。在一個(gè)實(shí)例中，界面層包括氮化物、氧化物或其他合適材料。在一個(gè)實(shí)例中，在第一界面層606周?chē)纬傻谝桓遦介電層604，在第二界面層610周?chē)纬傻诙遦介電層608，并且在第三界面層614周?chē)纬傻谌遦介電層612。在一個(gè)實(shí)例中，在一個(gè)或多個(gè)高k介電層周?chē)纬傻伕采w層。在一個(gè)實(shí)例中，在氮化鈦覆蓋層周?chē)纬勺钃鯇樱T如，TaN或TiN。
[0047]在112中，如圖6的實(shí)施例600所示，在第一鍺納米線溝道206b周?chē)纬傻谝粬艠O結(jié)構(gòu)602，以形成第一納米線晶體管504。在一個(gè)實(shí)例中，第一柵極結(jié)構(gòu)602包括單獨(dú)或組合的TiN或W。在示出的實(shí)例中，給定了存在三個(gè)鍺納米線溝道，也在第二鍺納米線溝道210b以及第三鍺納米線溝道214b周?chē)纬傻谝粬艠O結(jié)構(gòu)。在一個(gè)實(shí)例中，如圖6的實(shí)施例600所示，將第一柵極結(jié)構(gòu)602形成為圍繞鍺納米線溝道的全環(huán)柵結(jié)構(gòu)以增大柵極控制。在另一個(gè)實(shí)例中，如圖7的實(shí)施例700所示，在鍺納米線溝道的一個(gè)或多個(gè)表面周?chē)纬傻谝粬艠O結(jié)構(gòu)706。例如，在第一鍺納米線溝道206b、第二鍺納米線溝道210b以及第三鍺納米線溝道214b周?chē)纬傻谝唤缑鎸?04。在第一界面層704周?chē)纬筛遦介電層702。在高k介電層702周?chē)纬傻谝粬艠O結(jié)構(gòu)706。以此方式，在鍺納米線溝道的一些表面，但是并非所有表面周?chē)纬傻谝粬艠O結(jié)構(gòu)706，其可以增加第一納米線晶體管504內(nèi)的溝道密度。半導(dǎo)體布置250內(nèi)的第一納米線晶體管504、第二納米線晶體管506或其他納米線晶體管被形成為PMOS晶體管，其中，鍺納米線溝道形成為PMOS晶體管的P溝道。在一個(gè)實(shí)例中，在一個(gè)或多個(gè)源極區(qū)上方形成第一層間介電質(zhì)，并且在一個(gè)或多個(gè)漏極區(qū)上方形成第二層間介電質(zhì)。以此方式，在第一層間介電質(zhì)和第二層間介電質(zhì)之間形成柵極結(jié)構(gòu)。在一個(gè)實(shí)例中，在鍺納米線溝道下面形成阻擋層，以減少擊穿現(xiàn)象或泄漏。
[0048]在一個(gè)實(shí)例中，因?yàn)镹MOS晶體管的形成和PMOS晶體管的形成均利用硅和硅鍺疊層，因此在單次制造工藝期間，在形成一個(gè)或多個(gè)PMOS晶體管之前、期間和/或之后，在半導(dǎo)體布置250內(nèi)形成一個(gè)或多個(gè)NMOS晶體管。例如，在形成PMOS晶體管的至少一些工藝期間，半導(dǎo)體布置250的NMOS部分受到硬掩模的保護(hù)。在形成NMOS晶體管的至少一些工藝期間，半導(dǎo)體的PMOS部分受到硬掩模的保護(hù)。
[0049]圖8至圖10示出了利用硅和硅鍺疊層在半導(dǎo)體布置250內(nèi)形成一個(gè)或多個(gè)NMOS晶體管的實(shí)施例。在一個(gè)實(shí)例中，在形成一個(gè)或多個(gè)匪OS晶體管的期間，在半導(dǎo)體布置250內(nèi)形成為PMOS晶體管的第一納米線晶體管504、第二納米線晶體管506或其他納米線晶體受到硬掩模保護(hù)。
[0050]在一個(gè)實(shí)例中，如圖8的實(shí)施例800所示，在襯底202上方形成第三硅和硅鍺疊層820、第四硅和硅鍺疊層822或其他硅和硅鍺疊層。第三硅和硅鍺疊層820包括一個(gè)或多個(gè)娃層和一個(gè)或多個(gè)娃鍺層。例如，第三娃和娃鍺疊層820包括第一娃層818、第一娃鍺層806、第二硅層808、第二硅鍺層810、第三硅層812以及第三硅鍺層814。將會(huì)認(rèn)識(shí)到，可以形成任何數(shù)目的硅層或硅鍺層。
[0051]如圖9的實(shí)施例900所示，在第三硅和硅鍺疊層820的第一側(cè)上形成第三源極區(qū)902，并且在第三硅和硅鍺疊層820的第二側(cè)上形成第三漏極區(qū)904。在一個(gè)實(shí)例中，鄰近硅和硅鍺疊層形成第四源極區(qū)906、第四漏極區(qū)908或其他源極和漏極區(qū)。如圖10的實(shí)施例1000所示，去除硅和硅鍺疊層內(nèi)的硅鍺層，以在源極區(qū)和漏極區(qū)之間形成硅納米線溝道。在一個(gè)實(shí)例中，去除第一硅鍺層806，以形成位于第一硅納米線溝道818a和第二硅納米線溝道808a之間第一空間806a，去除第二硅鍺層810，以形成位于第二硅納米線溝道808a和第三硅納米線溝道812a之間第二空間810a，并且去除第三硅鍺層814，以形成位于第三硅納米線溝道812a和襯底202之間第三空間814a。在一個(gè)實(shí)例中，實(shí)施化學(xué)蝕刻1002，以從硅和硅鍺疊層中去除硅鍺層。在一個(gè)實(shí)例中，可以根據(jù)不同結(jié)構(gòu)、形狀或尺寸(諸如圓柱形狀)，形成硅納米線溝道。例如，實(shí)施氧化技術(shù)或氫退火技術(shù)，以使硅納米線溝道變平滑。在一個(gè)實(shí)例中，在硅納米線溝道周?chē)纬蓶艠O結(jié)構(gòu)，以形成第三納米線晶體管1004、第四納米線晶體管1006或未示出的其他NMOS納米線晶體管。
[0052]在一個(gè)實(shí)例中，在一個(gè)或多個(gè)硅納米線溝道周?chē)纬山缑鎸?。在一個(gè)實(shí)例中，在一個(gè)或多個(gè)硅納米線溝道周?chē)?，或者在界面層周?chē)?如果存在)，形成高k介電層。柵極結(jié)構(gòu)可以被形成為全環(huán)柵結(jié)構(gòu)，或者不是圍繞在硅納米線溝道的所有側(cè)周?chē)Ｔ谝粋€(gè)實(shí)例中，柵極結(jié)構(gòu)包括單獨(dú)或組合的TiN或W。根據(jù)一些實(shí)施例，這種柵極結(jié)構(gòu)、界面層或高k介電層中的一個(gè)或多個(gè)的形成與上文中形成PMOS晶體管的有關(guān)描述一致。在一個(gè)實(shí)例中，在一個(gè)或多個(gè)高k介電層周?chē)纬傻伕采w層。在一個(gè)實(shí)例中，在氮化鈦覆蓋層周?chē)纬勺钃鯇?，諸如TaN、TiAlC, TaAlC或TiAl。在一個(gè)實(shí)例中，PMOS納米線晶體管的柵極高度小于NMOS納米線晶體管的柵極高度。以此方式，利用硅和硅鍺疊層在半導(dǎo)體布置250內(nèi)形成NMOS晶體管和PMOS晶體管。
[0053]圖11示出了 NMOS柵極高度1108和PMOS柵極高度1114的實(shí)施例1100。第三納米線晶體管1004包括NMOS晶體管。第三納米線晶體管1004包括在襯底202上方形成的第三源極區(qū)902和第三漏極區(qū)904。第三納米線晶體管1004包括在第三源極區(qū)902和第三漏極區(qū)904之間形成的第一硅納米線溝道818a、第二硅納米線溝道808a以及第三硅納米線溝道812a。在第三源極區(qū)902上方形成第一層間介電質(zhì)1104，并且在第三漏極區(qū)904上方形成第二層間介電質(zhì)1106。在第一硅納米線溝道818a、第二硅納米線溝道808a以及第三硅納米線溝道812a周?chē)纬蓶艠O結(jié)構(gòu)1102。柵極結(jié)構(gòu)1102具有NMOS柵極高度1108。
[0054]第一納米線晶體管504包括PMOS晶體管。第一納米線晶體管504包括在襯底202上方形成的第一源極區(qū)302和第一漏極區(qū)304。第一納米線晶體管504包括在第一源極區(qū)302和第一漏極區(qū)304之間形成的第一鍺納米線溝道206b、第二鍺納米線溝道210b以及第三鍺納米線溝道214b。在第一源極區(qū)302上方形成第三層間介電質(zhì)1110，并且在第一漏極區(qū)304上方形成第四層間介電質(zhì)1112。在第一鍺納米線溝道206b、第二鍺納米線溝道210b以及第三鍺納米線溝道214b周?chē)纬傻谝粬艠O結(jié)構(gòu)706。第一柵極結(jié)構(gòu)706具有PMOS柵極高度1114。在一個(gè)實(shí)例中，PMOS柵極高度1114小于NMOS柵極高度1108。例如，由于用于PMOS的雙金屬柵極CMP，使PMOS柵極高度1114小于NMOS柵極高度1108。
[0055]在一個(gè)實(shí)施例中，硅納米線至襯底的距離1150與鍺納米線至襯底的距離1152相同，其中，硅納米線到襯底距離1150不限于與第三硅納米線溝道812a相關(guān)，并且鍺納米線至襯底的距離1152不限于與第三鍺納米線溝道214b相關(guān)。在一個(gè)實(shí)施例中，硅納米線至襯底的距離1150大于鍺納米線至襯底的距離1152。在一個(gè)實(shí)施例中，硅納米線至襯底的距離1150比鍺納米線至襯底的距離1152大出約Inm至約1nm之間。在一個(gè)實(shí)施例中，與形成包括硅納米線溝道的NMOS晶體管相關(guān)的熱退火、柵極介電質(zhì)形成或閾值電壓調(diào)節(jié)中的至少一個(gè)可以與形成包括鍺納米線溝道的PMOS晶體管相關(guān)的熱退火、柵極介電質(zhì)形成或閾值電壓調(diào)節(jié)同時(shí)或基本上同時(shí)實(shí)施。
[0056]根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體布置。半導(dǎo)體布置包括第一納米線晶體管，諸如PMOS晶體管。第一納米線晶體管包括在第一源極區(qū)和第一漏極區(qū)之間形成的第一鍺納米線溝道。第一納米線晶體管包括在第一鍺納米線溝道周?chē)纬傻牡谝粬艠O結(jié)構(gòu)。半導(dǎo)體布置包括第二納米線晶體管，諸如，NMOS晶體管。第二納米線晶體管包括在第二源極區(qū)和第二漏極區(qū)之間形成的第一硅納米線溝道。
[0057]根據(jù)本發(fā)明的一方面，提供了一種用于形成半導(dǎo)體布置的方法。該方法包括在襯底上方形成第一娃和娃鍺疊層。第一娃和娃鍺疊層包括第一娃層和第一娃鍺層。鄰近第一硅和硅鍺疊層的第一側(cè)形成第一源極區(qū)。鄰近第一硅和硅鍺疊層的第二側(cè)形成第一漏極區(qū)。氧化第一硅和硅鍺疊層，以形成第一鍺納米線溝道。該氧化包括將第一硅層和第一硅和硅鍺層的硅轉(zhuǎn)化為氧化硅區(qū)。在第一源極區(qū)和第一漏極區(qū)之間形成第一鍺納米線溝道。去除氧化硅區(qū)。在第一鍺納米線溝道周?chē)纬傻谝粬艠O結(jié)構(gòu)，以形成第一納米線晶體管。在半導(dǎo)體布置內(nèi)形成包括第一硅納米線溝道的第二納米線晶體管。
[0058]根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體布置。半導(dǎo)體布置包括PMOS納米線晶體管。PMOS納米線晶體管包括在第一源極區(qū)和第一漏極區(qū)之間形成的第一鍺納米線溝道。PMOS納米線晶體管包括在第一鍺納米線溝道周?chē)纬傻牡谝粬艠O結(jié)構(gòu)。半導(dǎo)體布置包括NMOS納米線晶體管。NMOS納米線晶體管包括在第二源極區(qū)和第二漏極區(qū)之間形成的第一硅納米線溝道。NMOS納米線晶體管包括在第一硅納米線溝道周?chē)纬傻牡诙艠O結(jié)構(gòu)。
[0059]雖然已經(jīng)以針對(duì)結(jié)構(gòu)性特征或方法性行為的語(yǔ)言描述了主題，但是應(yīng)當(dāng)理解，所附權(quán)利要求的主題不必須限制于上述的特定特征或行為。相反，上述特定特征和行為以實(shí)現(xiàn)至少一些權(quán)利要求的實(shí)施例的形式被公開(kāi)。
[0060]本發(fā)明中提供了實(shí)施例的多種操作。描述一些或所有操作的順序不應(yīng)被解釋為這些操作必須是有順序依賴(lài)性的。順序替換將被認(rèn)為有利于本發(fā)明。而且，應(yīng)該理解，并非所有操作都必須出現(xiàn)在本發(fā)明提供的各個(gè)實(shí)施例中。此外，應(yīng)該理解，在一些實(shí)施例中，并非所有操作都是必須的。
[0061]應(yīng)該認(rèn)識(shí)到，例如，為了簡(jiǎn)化和易于理解，本文中所示的層、部件或元件被示出為具有與另外一個(gè)尺寸相關(guān)的特定尺寸，諸如結(jié)構(gòu)尺寸和/或方位，并且在一些實(shí)施例中，相同事物的實(shí)際尺寸與本文中所示出的尺寸基本上不同。另外，例如，存在多種技術(shù)，以用于形成本文中提及的層、部件、元件等，諸如蝕刻技術(shù)、注入技術(shù)、摻雜技術(shù)、旋涂技術(shù)、諸如磁控管或離子束濺射的濺射技術(shù)、諸如熱生長(zhǎng)的生長(zhǎng)技術(shù)或者諸如化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)或原子層沉積(ALD)的沉積技術(shù)。
[0062]而且，除非另外指出，“第一”、“第二”等不旨在表示時(shí)域性、空間性、次序等。相反，這些術(shù)語(yǔ)僅被用作部件、元件、物質(zhì)等的標(biāo)識(shí)符、名稱(chēng)等。例如，第一溝道和第二溝道通常對(duì)應(yīng)于溝道A和溝道B或者兩個(gè)不同或兩個(gè)相同的溝道或同一溝道。
[0063]而且，“示例性的”，在本文中用于表示用作實(shí)例、示例、說(shuō)明等，并且不一定為有利的。如在本申請(qǐng)中使用的，“或者”旨在表示包含的“或者”而不是排除的“或者”。另外，除非另外指出或從上下文清楚地得出為單數(shù)形式，否則本申請(qǐng)中使用的“一”和“一個(gè)”通常被解釋為指“一個(gè)或多個(gè)”。而且，A和B等中的至少一個(gè)通常表示A或B或者A和B。而且，在某種意義上，使用“包括”、“具有”、“有”、“具有”或它們的變體，這種術(shù)語(yǔ)預(yù)期為包含性的，類(lèi)似于術(shù)語(yǔ)“包含”。
[0064]另外，雖然已經(jīng)結(jié)合一個(gè)或多個(gè)實(shí)施方式示出并描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員基于對(duì)本說(shuō)明書(shū)和附圖的閱讀和理解將容易想到等效替代和修改。本發(fā)明包括所有這種修改和替代，并且僅由以下權(quán)利要求的范圍限制。特別是，對(duì)于由上述部件(例如，元件、資源等)實(shí)施的各種功能，除非另外說(shuō)明，即使與公開(kāi)的結(jié)構(gòu)在結(jié)構(gòu)上不等同，用于描述這些部件的術(shù)語(yǔ)旨在與實(shí)施所述的部件(例如，功能上等效)的特定功能的任何部件相對(duì)應(yīng)。另外，雖然已經(jīng)相對(duì)于若干實(shí)施方式中的一個(gè)公開(kāi)了本發(fā)明的特定特征，但是這種特征可以與其他實(shí)施方式的一個(gè)或多個(gè)其他特征組合，這是任何給定或特定申請(qǐng)期望的并且是有利的。
【權(quán)利要求】
1.一種半導(dǎo)體布置，包括: 第一納米線晶體管，包括: 第一鍺納米線溝道，形成在第一源極區(qū)和第一漏極區(qū)之間；和 第一柵極結(jié)構(gòu)，形成在所述第一鍺納米線溝道周?chē)灰约? 第二納米線晶體管，包括: 第一硅納米線溝道，形成在第二源極區(qū)和第二漏極區(qū)之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體布置，所述第一納米線晶體管包括: 第二鍺納米線溝道，形成在所述第一源極區(qū)和所述第一漏極區(qū)之間，在所述第二鍺納米線溝道周?chē)纬伤龅谝粬艠O結(jié)構(gòu)的至少一部分。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體布置，所述第二納米線晶體管包括: 第二柵極結(jié)構(gòu)，形成在所述第一硅納米線溝道周?chē)?br> 4.根據(jù)權(quán)利要求3所述的半導(dǎo)體布置，所述第二納米線晶體管包括: 第二硅納米線溝道，形成在所述第二源極區(qū)和所述第二漏極區(qū)之間，在所述第二硅納米線溝道周?chē)纬伤龅诙艠O結(jié)構(gòu)的至少一部分。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體布置，所述第一納米線晶體管被形成為PMOS晶體管，所述第一鍺納米線溝道被形成為所述PMOS晶體管的P溝道，所述第二納米線晶體管被形成為NMOS晶體管，并且所述第一硅納米線溝道被形成為所述NMOS晶體管的N溝道。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體布置，所述第一柵極結(jié)構(gòu)形成在所述第一鍺納米線溝道的第一表面、所述第一鍺納米線溝道的第二表面以及所述第一鍺納米線溝道的第三表面周?chē)灰约靶纬稍谒龅诙N納米線溝道的第一表面和所述第二鍺納米線溝道的第二表面周?chē)?br> 7.根據(jù)權(quán)利要求3所述的半導(dǎo)體布置，所述第一柵極結(jié)構(gòu)的第一柵極高度小于所述第二柵極結(jié)構(gòu)的第二柵極高度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體布置，包括: 界面層，形成在所述第一鍺納米溝道和所述第一柵極結(jié)構(gòu)之間。
9.一種用于形成半導(dǎo)體布置的方法，包括: 在襯底上方形成第一娃和娃鍺疊層，所述第一娃和娃鍺疊層包括第一娃層和第一娃鍺層； 鄰近所述第一硅和硅鍺疊層的第一側(cè)形成第一源極區(qū)； 鄰近所述第一硅和硅鍺疊層的第二側(cè)形成第一漏極區(qū)； 氧化所述第一硅和硅鍺疊層以形成第一鍺納米線溝道，所述氧化包括將所述第一硅層和所述第一硅鍺層中的硅轉(zhuǎn)化為氧化硅區(qū)，所述第一鍺納米線溝道形成在所述第一源極區(qū)和所述第一漏極區(qū)之間； 去除所述氧化硅區(qū)； 在所述第一鍺納米線溝道周?chē)纬傻谝粬艠O結(jié)構(gòu)，以形成第一納米線晶體管；以及 形成包括第一硅納米線溝道的第二納米線晶體管。
10.一種半導(dǎo)體布置，包括: PMOS納米線晶體管，包括: 第一鍺納米線溝道，形成在第一源極區(qū)和第一漏極區(qū)之間；和第一柵極結(jié)構(gòu)，形成在所述第一鍺納米線溝道周?chē)?；以及NMOS納米線晶體管，包括:第一硅納米線溝道，形成在第二源極區(qū)和第二漏極區(qū)之間；和第二柵極結(jié)構(gòu)，形成在所述第一硅納米線溝道周?chē)?br> 【文檔編號(hào)】H01L21/8238GK104425495SQ201310594134
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年11月21日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】江國(guó)誠(chéng), 卡洛斯·H·迪亞茲, 讓-皮埃爾·科林格 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司