互補(bǔ)金屬氧化物半導(dǎo)體電路及其制造方法
【專利摘要】一種半導(dǎo)體器件包括半導(dǎo)體襯底和形成在半導(dǎo)體襯底之上的柵絕緣層。在柵絕緣層之上形成柵電極。柵電極包括含硅電極，含硅電極包括摻雜劑、捕獲摻雜劑的捕獲材料以及控制摻雜劑的激活的激活控制材料。
【專利說明】互補(bǔ)金屬氧化物半導(dǎo)體電路及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年12月28日提交的申請?zhí)枮?0-2012-0157246的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的各種示例性實(shí)施例涉及一種半導(dǎo)體器件，更具體而言，涉及一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路以及用于制造CMOS電路的方法。
【背景技術(shù)】
[0004]諸如金屬氧化物半導(dǎo)體場效晶體管(MOSFET)的晶體管包括作為柵電極的多晶硅。因?yàn)槎嗑Ч璋▽?dǎo)電雜質(zhì)，諸如磷(P)和硼(B)的摻雜劑，所以可以獲得低的電阻值。
[0005]互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路包括NM0SFET和PMOSFET。NM0SFET包括包含N-型摻雜劑的多晶硅柵，在下文中被稱作為N-型多晶硅柵，而PMOSFET包括包含P-型摻雜劑的多晶硅柵，在下文中被稱作為P-型多晶硅柵。N-型多晶硅柵包括磷(P )，而P-型多晶硅柵包括硼(B)。
[0006]控制晶體管的飽和電流對于諸如動態(tài)隨機(jī)存取存儲(DRAM)器件和快閃存儲器件的存儲器件的高速操作是重要的。飽和電流的控制與多晶硅耗盡比(polysilicondepletion ratio, PDR)有關(guān)。
[0007]然而，關(guān)于飽和電流的控制的問題是，在P-型多晶硅柵的形成中的兩個重要特性處于權(quán)衡關(guān)系(trade-off relationships)。一個特性是硼穿透現(xiàn)象(boron penetrationphenomenon),而另一個特性是多晶娃耗盡比(PDR)。硼穿透現(xiàn)象表示摻雜在多晶娃柵的內(nèi)部的硼(B)穿透至柵絕緣層中。多晶硅耗盡比(PDR)表示減少在多晶硅柵的下部分中的摻雜濃度。當(dāng)發(fā)生硼穿透現(xiàn)象或多晶硅耗盡比(PDR)特性差時，晶體管的操作特性惡化。
[0008]如上所述，提出了一種還包括捕獲材料(capturing material)以改善P-型多晶硅柵的硼穿透現(xiàn)象和惡化的多晶硅耗盡比的方法。
[0009]可以通過在多晶硅柵中包括用于捕獲摻雜劑的捕獲材料，且因而具有堆積在柵絕緣層周圍的摻雜劑，來增加摻雜劑的摻雜濃度。以這種方式，可以改善多晶硅耗盡比。此外，由于捕獲材料防止硼穿透，所以可以抑制硼穿透現(xiàn)象。
[0010]然而，在包含捕獲材料的N-型多晶硅柵的情況下，由于N-型摻雜劑過度地堆積在柵絕緣層周圍，所以柵氧化物的擊穿電壓(breakdown voltage)惡化。

【發(fā)明內(nèi)容】

[0011]一種示例性半導(dǎo)體器件包括:半導(dǎo)體襯底；柵絕緣層，形成在半導(dǎo)體襯底之上；柵電極，形成在柵絕緣層之上，所述柵電極包括含硅電極，所述含硅電極包含摻雜劑、捕獲摻雜劑的捕獲材料、以及控制摻雜劑的激活的激活控制材料。
[0012]一種示例性CMOS電路包括:PM0SFET柵，包括P-型摻雜的含硅電極，所述P-型摻雜的含硅電極包含P-型摻雜劑、捕獲P-型摻雜劑的第一捕獲材料以及促進(jìn)P-型摻雜劑的激活的激活促進(jìn)材料；以及NMOSFET柵，包括N-型摻雜的含硅電極，所述N-型摻雜的含硅電極包含N-型摻雜劑、捕獲N-型摻雜劑的第二捕獲材料以及抑制N-型摻雜劑的激活的激活抑制材料。
[0013]一種用于制造半導(dǎo)體器件的示例性方法包括以下步驟:在半導(dǎo)體襯底之上形成柵絕緣層；在柵絕緣層之上形成含娃層；通過用摻雜劑摻雜于含娃層來形成摻雜的含娃層；以及通過刻蝕摻雜的含硅層來形成柵電極，其中，含硅層包括捕獲摻雜劑的捕獲材料和控制摻雜劑的激活的激活控制材料。所述方法還可以包括以下步驟:在柵電極的相對側(cè)形成源極區(qū)和漏極區(qū)；以及將形成源極區(qū)和漏極區(qū)的所得結(jié)構(gòu)退火。捕獲材料可以包括碳，而激活控制材料包括鍺。形成含硅層的步驟可以包括形成多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括:包含捕獲材料的含硅層和包含激活控制材料的未摻雜的含硅層。形成含硅層的步驟可以包括形成多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括:包含捕獲材料的非晶硅層和包含激活控制材料的未摻雜的非晶硅層。捕獲材料可以包括碳。激活控制材料可以包括鍺。鍺可以具有約20at%至約40&丨％的濃度。形成非晶硅層的步驟可以包括形成多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括:包含捕獲材料的未摻雜的非晶娃層和包含激活控制材料的未摻雜的含非晶娃層。
[0014]一種用于制造CMOS電路的示例性方法包括以下步驟:在具有NMOSFET區(qū)和PMOSFET區(qū)的半導(dǎo)體襯底之上形成柵絕緣層；在柵絕緣層之上形成非晶硅層；通過用P-型摻雜劑和N-型摻雜劑摻雜于非晶娃層來分別形成P-型摻雜的非晶娃層和N-型摻雜的非晶硅層；通過刻蝕P-型摻雜的非晶硅層和N-型摻雜的非晶硅層來形成柵結(jié)構(gòu)；以及將柵結(jié)構(gòu)退火以激活P-型摻雜劑和N-型摻雜劑，其中，非晶硅層包括捕獲P-型摻雜劑和N-型摻雜劑的捕獲材料和控制P-型摻雜劑和N-型摻雜劑的激活的激活控制材料。
【專利附圖】

【附圖說明】
[0015]圖1A是說明一種示例性CMOS電路的截面圖。
[0016]圖1B是說明一種示例性修改的CMOS電路的截面圖。
[0017]圖2A至圖2F是說明一種制造CMOS電路的示例性方法的截面圖。
[0018]圖3A是說明一種示例性CMOS電路的截面圖。
[0019]圖3B是說明一種示例性修改的CMOS電路的截面圖。
[0020]圖4A是說明一種示例性CMOS電路的截面圖。
[0021]圖4B是說明一種示例性CMOS電路的截面圖。
[0022]圖5說明一種示例性存儲卡。
[0023]圖6是說明一種示例性電子系統(tǒng)的框圖。
【具體實(shí)施方式】
[0024]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限制于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例使得本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本公開中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示同樣的部分。
[0025]附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對比例做夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。
[0026]圖1A是說明一種示例性互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的截面圖。圖1B是說明一種示例性修改的CMOS電路的截面圖。圖1A示出具有平面柵結(jié)構(gòu)的CMOS電路，而圖1B示出具有凹陷柵結(jié)構(gòu)的CMOS電路。
[0027]參見圖1A和圖1B，半導(dǎo)體襯底11包括第一區(qū)和第二區(qū)。半導(dǎo)體襯底11也包括用于將第一區(qū)和第二區(qū)彼此隔離的隔離區(qū)12。隔離區(qū)12是可以通過淺溝槽隔離(STI)工藝形成的溝槽結(jié)構(gòu)。隔離區(qū)12可以包括絕緣層，例如氧化硅層。第一區(qū)和第二區(qū)可以包括晶體管區(qū)。第一區(qū)和第二區(qū)可以分別包括PMOSFET區(qū)和NMOSFET區(qū)。在下文中，形成有PMOSFET的第一區(qū)是PMOS區(qū)，而形成有NMOSFET的第二區(qū)是NMOS區(qū)。為了便于描述，描述了第一 PMOS區(qū)和第二 NMOS區(qū)的位置，而這些位置可以相互交換。半導(dǎo)體襯底11可以包括:例如硅襯底、鍺襯底或硅鍺襯底。此外，可以使整個半導(dǎo)體襯底或部分半導(dǎo)體襯底11產(chǎn)生應(yīng)變。
[0028]在第一 PMOS區(qū)和第二 NMOS區(qū)的每個的半導(dǎo)體襯底11之上形成柵結(jié)構(gòu)。圖1A中所示的柵結(jié)構(gòu)可以包括平面柵結(jié)構(gòu)。平面柵結(jié)構(gòu)是形成有水平溝道的柵結(jié)構(gòu)。圖1B中所示的柵結(jié)構(gòu)可以包括凹陷柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)是形成在凹陷圖案R中的柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)具有比平面柵結(jié)構(gòu)更長的溝道長度。
[0029]第一 PMOS區(qū)的柵結(jié)構(gòu)可以包括:第一柵絕緣層13P、P_型摻雜的含硅電極101P以及第一金屬電極17P。在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底11的內(nèi)部形成P-型源極/漏極區(qū)18P。第一柵絕緣層13P可以包括氧化硅或高電介質(zhì)材料。如果第一柵絕緣層13P包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底11與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。P-型摻雜的含硅電極101P可以摻雜有P-型摻雜劑，并且還可以包括第一捕獲材料和第一激活控制材料。P-型摻雜的含硅電極101P可以包括第一 P-型摻雜的含硅電極14P、第二 P-型摻雜的含娃電極15P以及第三P-型摻雜的含娃電極16P。P-型摻雜的含硅電極101P可以包括多晶硅。P-型摻雜的含硅電極101P可以包括通過將非晶硅結(jié)晶產(chǎn)生的多晶硅。第一 P-型摻雜的含硅電極14P、第二 P-型摻雜的含硅電極15P以及第三P-型摻雜的含硅電極16P可以包括摻雜有P-型摻雜劑的摻雜的多晶硅。P-型摻雜劑可以包括硼(B)。第一 P-型摻雜的含硅電極14P可以包括第一捕獲材料。第二 P-型摻雜的含硅電極15P可以包括第一激活控制材料。第三P-型摻雜的含硅電極16P不包括第一捕獲材料或第一激活控制材料，而摻雜有P-型摻雜劑。第一捕獲材料可以包括碳，而第一激活控制材料可以包括鍺(Ge)。碳是捕獲硼(B)的材料，而鍺(Ge)控制硼(B)的激活并且促進(jìn)硼(B)的激活。第一金屬電極17P可以包括低電阻材料。例如,第一金屬電極17P可以包括含鎢材料或含鈦材料。
[0030]參見圖1B，P-型摻雜的含硅電極101P填充凹陷圖案R，并且在P-型摻雜的含硅電極101P之上形成第一金屬電極17P。
[0031]第二 NMOS區(qū)的柵結(jié)構(gòu)包括:第二柵絕緣層13N、N_型摻雜的含硅電極101N以及第二金屬電極17N。
[0032]在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底11的內(nèi)部形成N-型源極/漏極區(qū)18N。第二柵絕緣層13N可以包括氧化硅或高電介質(zhì)材料。如果第二柵絕緣層13N包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底11與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。N-型摻雜的含硅電極IOlN可以摻雜有N-型摻雜劑，并且還可以包括第二捕獲材料和第二激活控制材料。N-型摻雜的含硅電極IOlN可以包括:第一 N-型摻雜的含硅電極14N、第二 N-型摻雜的含娃電極15N以及第三N-型摻雜的含娃電極16N。N-型摻雜的含娃電極IOlN可以包括多晶硅。N-型摻雜的含硅電極IOlN可以包括通過將非晶硅結(jié)晶產(chǎn)生的多晶娃。第一 N-型摻雜的含娃電極14N、第二 N-型摻雜的含娃電極15N以及第三N-型摻雜的含硅電極16N可以包括摻雜有N-型摻雜劑的摻雜的多晶硅。N-型摻雜劑可以包括磷(P)。第一 N-型摻雜的含硅電極14N可以包括第二捕獲材料。第二 N-型摻雜的含硅電極15N可以包括第二激活控制材料。第三N-型摻雜的含硅電極16N不包括第二捕獲材料或第二激活控制材料，但是摻雜有N-型摻雜劑。第二捕獲材料可以包括碳，而第二激活控制材料可以包括鍺(Ge)。碳是捕獲磷(P)的材料，而鍺(Ge)控制磷(P)的激活并抑制磷(P)的激活。第二金屬電極17N可以包括低電阻材料。例如，第二金屬電極17N可以包括含鎢材料或含鈦材料。
[0033]參見圖1B，N-型摻雜的含硅電極IOlN填充凹陷圖案R，并且在N-型摻雜的含硅電極IOlN之上形成第二金屬電極17N。
[0034]參見圖1A和圖1B，P_型摻雜的含硅電極IOlP包括第一捕獲材料和第一激活控制材料。N-型摻雜的含硅電極IOlN包括第二捕獲材料和第二激活控制材料。第一捕獲材料和第二捕獲材料兩個都可以包括碳，而第一激活控制材料和第二激活控制材料兩個都可以包括鍺(Ge)。第一捕獲材料增加第一柵絕緣層13P與P-型摻雜的含硅電極IOlP之間的界面處的P-型摻雜劑的濃度。第二捕獲材料增加第二柵絕緣層13N與N-型摻雜的含硅電極IOlN之間的界面處的N-型摻雜劑的濃度。因而，可以改善NMOSFET和PMOSFET的多晶硅耗盡比(PDR)，并且可以增加電流。
[0035]第一激活控制材料促進(jìn)激活，而第二激活控制材料抑制激活。例如，第二激活控制材料抑制磷(P)的激活，而第一激活控制材料促進(jìn)硼(B)的激活。第一激活控制材料和第二激活控制材料包括鍺(Ge )。鍺(Ge )抑制磷(P )的激活，而促進(jìn)硼(B )的激活。在P-型摻雜的含硅電極IOlP中包括的鍺(Ge)將由第一 P-型摻雜的含硅電極14P捕獲的硼(B)激活。摻雜劑的激活根據(jù)鍺(Ge)的量來控制。具體地，鍺(Ge)的濃度范圍可以從約20at%至約40at%o
[0036]磷(P)的濃度可以通過第二捕獲材料來增加，但是這引起磷(P)的過度積聚，進(jìn)而造成惡化的柵極擊穿電壓和閾值電壓Vt。因此，通過形成包括第二激活控制材料的第二N-型摻雜的含硅電極15N，可以防止在第一 N-型摻雜的含硅電極14N處過量磷(P)的激活。換言之，鍺(Ge)(第二激活控制材料)將磷(P)去激活。因此，可以防止過量的磷(P)穿透至第二柵絕緣層13N和在第二柵絕緣層13N之下的溝道區(qū)中。
[0037]因而，第一捕獲材料和第二捕獲材料改善PMOSFET和NMOSFET的多晶硅耗盡比(PDR)，并且第二激活控制材料防止NMOSFET的柵極擊穿電壓和閾值電壓降低。此外，第一激活控制材料增加硼(B)的激活。
[0038]此外，由于捕獲材料被設(shè)置在柵絕緣層之上，所以可以防止摻雜劑擴(kuò)散至柵絕緣層和溝道區(qū)。因此，可以省略為了防止摻雜劑的穿透而將柵絕緣層的表面氮化的工藝。因?yàn)椴槐乜紤]穿透并擴(kuò)散至柵絕緣層和溝道區(qū)的摻雜劑，所以可以減少摻雜含硅電極的摻雜劑的濃度。通過利用鍺(Ge)的激活效率，可以補(bǔ)償摻雜劑的減少的濃度。
[0039]圖2A至圖2F是說明一種形成示例性CMOS電路的示例性方法的截面圖。所述方法并非局限于制造CMOS電路，也可以用來制造包括NMOSFET和PMOSFET的任何半導(dǎo)體器件。NMOSFET和PMOSFET可以形成在CMOS電路中。CMOS電路可以包括至少一個PMOSFET和至少一個NMOSFET。感測放大器可以包括CMOS電路。
[0040]參見圖2A，半導(dǎo)體襯底21包括多個晶體管區(qū)。多個晶體管區(qū)可以包括第一區(qū)和第二區(qū)。半導(dǎo)體襯底21也包括用于將第一區(qū)與第二區(qū)隔離的隔離區(qū)22。隔離區(qū)22是可以經(jīng)由淺溝槽隔離(STI)工藝形成的溝槽結(jié)構(gòu)。隔離區(qū)22可以包括絕緣層，例如氧化硅層。第一區(qū)可以包括形成有PMOSFET的區(qū)域，而第二區(qū)可以包括形成有NMOSFET的區(qū)域。在下文中，第一區(qū)是形成有PMOSFET的PMOS，而第二區(qū)是形成有NMOSFET的NM0S。為了便于描述，描述了第一 PMOS區(qū)和第二 NMOS區(qū)的位置，但這些位置可以相互交換。半導(dǎo)體襯底21可以包括例如硅襯底、鍺襯底以及硅鍺襯底。此外，可以使半導(dǎo)體襯底21的全部或部分產(chǎn)生應(yīng)變。
[0041]盡管未在附圖中示出，但是可以經(jīng)由典型的阱形成工藝，分別在第一 PMOS區(qū)和第二 NMOS區(qū)中形成第一阱和第二阱。可以在第一 PMOS區(qū)中形成N-型第一阱，并且可以在第二 NMOS區(qū)中形成P-型第二阱。為了形成N-型第一阱，可以將N-型摻雜劑(例如，磷(P)或砷(As))注入至半導(dǎo)體襯底21的為PMOS的第一區(qū)中。此外，為了形成P-型第二阱，可以將P-型摻雜劑(例如，硼(B))注入至半導(dǎo)體襯底21中的第二 NMOS區(qū)中。盡管也未在附圖中示出，但是可以離子注入雜質(zhì)，來控制閾值電壓。此后，這個工藝被稱作為閾值電壓控制離子注入工藝。在閾值電壓控制離子注入工藝期間，可以選擇適用于晶體管的溝道的雜質(zhì)。在閾值電壓控制離子注入工藝之前，可以在半導(dǎo)體襯底21的表面上形成犧牲層(未顯示)?？梢越?jīng)由熱氧化工藝來形成犧牲層，并且可以在閾值電壓控制離子注入工藝之后去除犧牲層。
[0042]隨后，在半導(dǎo)體襯底21之上形成柵絕緣層23。柵絕緣層23可以包括:氧化硅、氮化硅或高電介質(zhì)材料。柵絕緣層23可以經(jīng)由熱氧化工藝、等離子體氧化工藝、原子層沉積工藝或化學(xué)氣相沉積工藝來形成。隨后，可以將柵絕緣層23氮化。高電介質(zhì)材料包括具有高介電率(高-k)的材料。高電介質(zhì)材料通常具有比二氧化硅(SiO2)的介電率(約3.9)更高的介電率。此外，高電介質(zhì)材料實(shí)際上比氧化硅(SiO2)更厚且具有更低的等效氧化物厚度(EOT)。例如，高電介質(zhì)材料可以包括含金屬材料，諸如金屬氧化物或金屬硅酸鹽。金屬氧化物可以包括包含金屬(例如，鉿(Hf)、鋁(Al)、鑭(La)或鋯(Zr))的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化招(Al2O3)、氧化鑭(La2O3)、氧化錯(ZrO2)、或者他們的組合。金屬硅酸鹽可以包括包含金屬(例如，鉿(Hf)或鋯(Zr))的硅酸鹽。金屬硅酸鹽可以包括硅酸鉿(HfSi0x)、硅酸鋯(ZrSi0x)、或者他們的組合。形成高電介質(zhì)材料的工藝可以包括適用于要沉積的材料的沉積技術(shù)。例如，沉積工藝可以包括:化學(xué)氣相沉積(CVD)工藝、低壓CVD (LPCVD)工藝、等離子體增強(qiáng)CVD (PECVD)工藝、有機(jī)金屬CVD (MOCVD)工藝、原子層沉積(ALD)工藝、或等離子體增強(qiáng)ALD (PEALD)工藝?？梢岳肞EALD工藝來均勻地形成薄膜?？梢越?jīng)由后續(xù)的氮化工藝來暴露出高電介質(zhì)材料。氮化工藝可以包括等離子體氮化工藝,在等離子體氮化工藝期間將氮注入至高電介質(zhì)材料中。例如,如果高電介質(zhì)材料是硅酸鉿(HfSiO)，則在氮化工藝之后形成HfSiON。當(dāng)將氮注入至金屬硅酸鹽中時，會增加電介質(zhì)常數(shù)，并且可以在后續(xù)的熱工藝期間抑制金屬硅酸鹽的結(jié)晶化。
[0043]如果柵絕緣層23包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底21與高電介質(zhì)材料之間形成界面層。界面層可以包括氧化硅或氮氧化硅。
[0044]隨后，在包括柵絕緣層23的半導(dǎo)體襯底21之上形成柵導(dǎo)電層。柵導(dǎo)電層可以包括含硅層200。含硅層200包括硅作為其主要成分，并且還可以包括捕獲材料和激活控制材料。含娃層200可以包括娃層。含娃層200可以包括包含捕獲材料和激活控制材料的娃層。捕獲材料捕獲摻雜劑并積聚被捕獲的摻雜劑。捕獲材料可以包括碳。激活控制材料是促進(jìn)或抑制摻雜劑的激活的物質(zhì)。抑制摻雜劑的激活被稱作為去激活。激活控制材料包括鍺(Ge)。通過鍺(Ge)的存在來促進(jìn)其激活的摻雜劑可以包括硼(B)。通過鍺(Ge)的存在來抑制其激活的摻雜劑可以包括磷(P)。因此，摻雜有硼(B)的含硅層包括鍺(Ge)作為其激活促進(jìn)材料，而摻雜有磷(P)的含硅層包括鍺(Ge)作為其激活抑制材料(去激活材料)。
[0045]可以改變捕獲材料和激活控制材料在含硅層200中的分布。例如，捕獲材料可以被分布成與柵絕緣層23相鄰，而激活控制材料可以被分布在分布有捕獲材料的區(qū)域之上?？商孢x地，激活控制材料可以被分布成與柵絕緣層23相鄰，而捕獲材料可以被分布在分布有激活控制材料的區(qū)域之上。
[0046]分布有捕獲材料的區(qū)域和分布有激活控制材料的區(qū)域可以形成雙層結(jié)構(gòu)。例如，可以將包括捕獲材料的第一層和包括激活控制材料的第二層層疊。此外，可以將包括激活控制材料的第一層和包括捕獲材料的第二層層疊。
[0047]在一個示例性實(shí)施例中，含硅層200可以包括包含捕獲材料的第一含硅層24和包含激活控制材料的第二含娃層25。含娃層200還可以包括設(shè)置在第二含娃層25之上的第三含娃層26。第三含娃層26不包括捕獲材料或激活控制材料。
[0048]可以通過形成多個娃層來提供第一含娃層24、第二含娃層25以及第三含娃層26。此外，第一含硅層24、第二含硅層25、或第三含硅層26中的每個可以由硅形成以在原位包括捕獲材料和激活控制材料。
[0049]此后,將描述含娃層200可以由第一含娃層24、第二含娃層25以及第三含娃層26的順序?qū)盈B形成的一個實(shí)例。
[0050]第一含娃層24形成在柵絕緣層23之上。第一含娃層24可以包括捕獲材料。捕獲材料捕獲并存儲摻雜劑，以及在后續(xù)退火工藝期間擴(kuò)散摻雜劑。例如，捕獲材料可以包括碳。因此，第一含硅層24可以是含碳硅層。當(dāng)碳的量高時，抑制摻雜劑的激活。例如，碳的濃度可以小于或等于約IOltl原子/cm3。為了沉積含碳硅層，可以利用含碳?xì)怏w和硅源氣體。含碳?xì)怏w可以包括例如C2H2，而硅源氣體可以包括例如SiH4。第一含硅層24可以具有約50A至約丨50A的厚度。第一含硅層24可以包括非晶硅。因此，第一含硅層24可以是含碳非晶娃層。第一含娃層24可以是未摻雜的含碳非晶娃層。
[0051]隨后,第二含娃層25形成在第一含娃層24之上。第二含娃層25可以包括激活控制材料。激活控制材料促進(jìn)或抑制摻雜劑的激活。例如，激活控制材料可以包括鍺(Ge)。因此，第二含硅層25可以是包括鍺(Ge)的含鍺硅層。摻雜劑的激活根據(jù)鍺(Ge)的量來控制。例如，鍺(Ge)的濃度范圍可以從約20at%至約40at%。為了沉積含鍺的硅層，可以利用含鍺氣體和娃源氣體。含鍺氣體可以包括GeH4,而娃源氣體可以包括SiH4。第二含娃層25可以具有約150A至約200人的厚度。第二含硅層25可以包括非晶硅。因此，第二含硅層25可以是含鍺非晶硅層。第二含硅層25可以是未摻雜的含鍺非晶硅層。
[0052]摻雜劑的激活率根據(jù)在第二含硅層25中包括的鍺(Ge)的濃度而不同。例如，如果鍺(Ge)的濃度大于或等于約40at%，則磷(P)的激活率在摻雜有磷(P)的含鍺硅層中大大減少。如果鍺(Ge)的濃度為約25at%，則磷(P)的激活率約為35%。在摻雜有硼(B)的含鍺硅層中，鍺(Ge)的濃度與硼(B)的激活率成比例。如果鍺(Ge)的濃度約25at%，則硼(B)的激活率約60%。激活率由后續(xù)退火工藝期間的激活與摻雜于硅層的摻雜劑的注入濃度的比率來表示。
[0053]如上所述，可以看出，鍺(Ge)顯著地增加硼(B)的激活率，但是抑制磷(P)的激活率。
[0054]因此，可以通過在含硅層200中包含諸如碳的捕獲材料來防止硼穿透現(xiàn)象。結(jié)果，可以改善多晶硅耗盡比(PDR)特性。
[0055]因?yàn)楹鑼?00包括諸如鍺(Ge)的激活控制材料，所以促進(jìn)硼(B)的激活，而抑制磷(P)的激活。因此，可以更加改善多晶硅柵的多晶硅耗盡比(PDR)特性。此外，因?yàn)橐种七^量磷(P)的激活，所以可以防止柵絕緣層的擊穿。換言之，將分布在柵絕緣層周圍的過量磷(P)去激活可以防止柵絕緣層的擊穿。
[0056]隨后,第三含娃層26形成在第二含娃層25之上。第三含娃層26不包括捕獲材料或激活控制材料。第三含硅層26可以僅利用硅源氣體來形成。硅源氣體可以包括SiH4。第三含硅層26可以具有約300A至約400A的厚度。第三含硅層26可以包括非晶硅。因而，第三含娃層26可以是未摻雜的非晶娃層。
[0057]可以經(jīng)由化學(xué)氣相沉積(CVD)工藝或原子層沉積(ALD)工藝來沉積第一含硅層24、第二含娃層25以及第三含娃層26。
[0058]如上所述，含硅層200包括捕獲材料和激活控制材料，并且可以包括未摻雜的非
晶娃層。
[0059]參見圖2B,在含娃層200之上形成開放任意一個區(qū)域的第一掩模圖案27,以暴露出為PMOS的第一區(qū)或第二 NMOS區(qū)。例如，第一掩模圖案27可以覆蓋第二 NMOS區(qū)，而暴露出為PMOS的第一區(qū)。
[0060]隨后，執(zhí)行第一摻雜工藝28，以提供第一摻雜劑,第一摻雜劑是用于提供導(dǎo)電性的材料。因?yàn)榈谝?PMOS區(qū)是PMOSFET區(qū)，所以第一摻雜劑可以包括P-型摻雜劑。P-型摻雜劑的實(shí)例可以包括硼(B)。第一摻雜工藝28可以是等離子體摻雜工藝或注入工藝。對于硼
(B)的摻雜源，可以利用11B、49BF2*BF3。
[0061]當(dāng)執(zhí)行第一摻雜工藝28時，用第一摻雜劑來摻雜為PMOS的第一區(qū)的含硅層200。
[0062]當(dāng)用第一摻雜劑來摻雜含硅層200時，用第一摻雜劑來摻雜為PMOS的第一區(qū)的第一含娃層24、第二含娃層25和第三含娃層26。具體地,通過在第一含娃層24中的捕獲材料來捕獲并積聚第一摻雜劑。
[0063]如上所述，隨著第一摻雜劑的摻雜，為PMOS的第一區(qū)的含硅層200變成P-型摻雜的含硅層201P。P-型摻雜的含硅層201P可以包括:第一 P-型摻雜的含硅層24P、第二P-型摻雜的含硅層25P以及第三P-型摻雜的含硅層26P。第一 P-型摻雜的含硅層24P還包括捕獲材料，而第二 P-型摻雜的含硅層25P還包括激活控制材料。在第二 NMOS區(qū)中，未摻雜的含硅層200保留下來。
[0064]參見圖2C，去除第一掩模圖案27。隨后，形成覆蓋為PMOS的第一區(qū)并暴露出第二NMOS區(qū)的第二掩模圖案29。第二掩模圖案29覆蓋P-型摻雜的含硅層201P。
[0065]隨后，執(zhí)行第二摻雜工藝30以摻雜第二摻雜劑，第二摻雜劑是用于提供導(dǎo)電性的材料。因?yàn)榈诙^(qū)是NMOS區(qū)，所以第二摻雜劑可以包括N-型摻雜劑。N-型摻雜劑的實(shí)例可以包括磷(P)。第二摻雜工藝30可以是等離子體摻雜工藝或注入工藝。對于第二摻雜劑的摻雜源，可以利用31P。
[0066]當(dāng)執(zhí)行第二摻雜工藝30時，用第二摻雜劑來摻雜第二 NMOS區(qū)的含硅層200。
[0067]當(dāng)經(jīng)由等離子體摻雜工藝或注入工藝用第二摻雜劑來摻雜含硅層200時，用第二摻雜劑來摻雜第二 NMOS區(qū)的第一含娃層24、第二含娃層25以及第三含娃層26。具體地，通過在第一含硅層24中的捕獲材料來捕獲并堆積第二摻雜劑。
[0068]如上所述，隨著第二摻雜劑的摻雜，第二 NMOS區(qū)的含硅層200變成N-型摻雜的含硅層201N。N-型摻雜的含硅層201N可以包括:第一 N-型摻雜的含硅層24N、第二 N-型摻雜的含硅層25N以及第三N-型摻雜的含硅層26N。第一 N-型摻雜的含硅層24N還包括捕獲材料，而第二 N-型摻雜的含硅層25N還包括激活控制材料。
[0069]盡管未在附圖中示出，但是可以在摻雜第二摻雜劑之后執(zhí)行退火工藝，以使第一摻雜劑和第二摻雜劑擴(kuò)散。退火工藝可以是快速退火工藝。退火工藝使第一摻雜劑和第二摻雜劑擴(kuò)散，并且捕獲材料可以在柵絕緣層23周圍積聚被擴(kuò)散的摻雜劑。
[0070]參見圖2D，可以在P-型摻雜的含硅層201P和N-型摻雜的含硅層201N之上形成含金屬層31。含金屬層31可以包括含鶴材料或含鈦材料。含金屬層31可以包括例如鶴、氮化鎢、氮化鈦或鈦。
[0071]參見圖2E，執(zhí)行柵刻蝕工藝。例如，通過利用掩模圖案(未顯示)作為刻蝕阻擋層來刻蝕含金屬層31、P-型摻雜的含硅層201P、N-型摻雜的含硅層201N以及柵絕緣層23。結(jié)果，在第一 PMOS區(qū)和第二 NMOS區(qū)的每個中形成柵結(jié)構(gòu)。
[0072]在第一 PMOS區(qū)中，形成包括由第一柵絕緣層23P、P-型摻雜的含硅電極202P、以及第一金屬電極31P形成的層疊的平面柵結(jié)構(gòu)。P-型摻雜的含硅電極202P可以包括:第
一P-型摻雜的含硅電極24P、第二 P-型摻雜的含硅電極25P以及第三P-型摻雜的含硅電極26P。第一 P-型摻雜的含娃電極24P可以包括捕獲材料。第二 P-型摻雜的含娃電極25P可以包括激活控制材料。第三P-型摻雜的含硅電極26P不包括捕獲材料和激活控制材料，而第三P-型摻雜的含硅電極26P摻雜有P-型摻雜劑。捕獲材料可以包括碳，而激活控制材料可以包括鍺(Ge)。碳是捕獲硼(B)的材料。鍺(Ge)是控制硼(B)的激活的材料，并且鍺(Ge)促進(jìn)硼(B)的激活。
[0073]在第二 NMOS區(qū)中，形成包括由第二柵絕緣層23N、N_型摻雜的含硅電極202N以及第二金屬電極31N形成的層疊的平面柵結(jié)構(gòu)。N-型摻雜的含硅電極202N可以包括:第一N-型摻雜的含娃電極24N、第二 N-型摻雜的含娃電極25N以及第三N-型摻雜的含娃電極26N。第一 N-型摻雜的含娃電極24N可以包括捕獲材料。第二 N-型摻雜的含娃電極25N可以包括激活控制材料。第三N-型摻雜的含硅電極26N不包括捕獲材料或激活控制材料，而第三N-型摻雜的含硅電極26N摻雜有N-型摻雜劑。捕獲材料可以包括碳，而激活控制材料可以包括鍺(Ge)。碳是捕獲磷(P)的材料。鍺(Ge)是控制磷(P)的激活的材料，并且鍺(Ge)促進(jìn)磷(P)的激活。
[0074]盡管未在附圖中示出，但是可以在第一金屬電極31P和第二金屬電極31N之上形成柵硬掩模層。
[0075]盡管未在附圖中示出，但是可以在柵刻蝕工藝之后，執(zhí)行柵間隔件形成工藝。柵間隔件可以由氧化硅或氮化硅形成。
[0076]參見圖2F，形成P-型源極/漏極區(qū)32P和N-型源極/漏極區(qū)32N。為此，單獨(dú)執(zhí)行掩模形成工藝，然后可以執(zhí)行P-型摻雜劑離子注入和N-型摻雜劑離子注入。
[0077]隨后，執(zhí)行退火工藝33。退火工藝33可以是快速退火工藝。執(zhí)行退火工藝33，以激活注入至P-型源極/漏極區(qū)32P和N-型源極/漏極區(qū)32N中的摻雜劑。退火工藝33被稱作為激活退火工藝?？梢酝ㄟ^增加溫度使其比一般的激活退火工藝更高來執(zhí)行退火工藝33。結(jié)果，第一摻雜劑和第二摻雜劑積聚在柵絕緣層23的周圍，因而改善多晶硅耗盡比(PDR)0
[0078]當(dāng)執(zhí)行退火工藝33時，摻雜于P-型摻雜的含硅電極202P和N-型摻雜的含硅電極202N的摻雜劑被激活并擴(kuò)散。具體地，由于擴(kuò)散，可以分別在第一 P-型摻雜的含硅電極24P和第一 N-型摻雜的含硅電極24N中積聚P-型摻雜劑和N-型摻雜劑。此外，可以經(jīng)由退火工藝33使P-型摻雜的含硅電極202P和N-型摻雜的含硅電極202N結(jié)晶。結(jié)果，在退火工藝33之后，P-型摻雜的含硅電極202P和N-型摻雜的含硅電極202N可以分別變成P-型摻雜的多晶硅電極和N-型摻雜的多晶硅電極。
[0079]當(dāng)完成退火工藝33時，可以分別用P-型摻雜劑和N-型摻雜劑充分地?fù)诫s第一P-型摻雜的含硅電極24P的下部和第一 N-型摻雜的含硅電極24N的下部。此外，經(jīng)由退火工藝33，激活控制材料(鍺(Ge))將由P-型摻雜的含硅電極202P的第一 P-型摻雜的含硅電極24P捕獲的硼(B)激活。此外，激活控制材料(鍺(Ge))將由N-型摻雜的含硅電極202N的第一 N-型摻雜的含硅電極24N捕獲的過剩的磷(P)去激活。
[0080]在以上描述中，在含硅層200中包括捕獲材料之后，可以通過執(zhí)行第一摻雜工藝28、第二摻雜工藝30以及退火工藝33充分地?fù)诫sN-型摻雜劑和P-型摻雜劑。具體地，因?yàn)橥ㄟ^執(zhí)行退火工藝33引起摻雜劑的連續(xù)擴(kuò)散，所以可以在第一柵絕緣層23P和第二柵絕緣層23N周圍摻雜充足量的N-型摻雜劑和P-型摻雜劑。此外，第一 P-型摻雜的含硅電極24P和第一 N-型摻雜的含硅電極24N中包括的捕獲材料可以防止P-型摻雜劑和N-型摻雜劑穿透至第一柵絕緣層23P、第二柵絕緣層23N以及溝道區(qū)中。
[0081]此外，因?yàn)橥ㄟ^在第一柵絕緣層23P和第二柵絕緣層23N之上設(shè)置捕獲材料來防止摻雜劑擴(kuò)散至第一柵絕緣層23P、第二柵絕緣層23N以及溝道區(qū)中，所以可以省略為了防止摻雜劑的穿透而將柵絕緣層的表面氮化的工藝。因此，因?yàn)閾诫s劑未穿透并擴(kuò)散，所以可以減少摻雜于含硅電極的摻雜劑的濃度。摻雜劑的減少的濃度可以通過利用鍺(Ge)的激活效率來補(bǔ)償。
[0082]圖3A是說明一種示例性CMOS電路的截面圖。圖3B是說明一種修改的示例性CMOS電路的截面圖。圖3A是具有平面柵結(jié)構(gòu)的CMOS電路，而圖3B是具有凹陷柵結(jié)構(gòu)的CMOS電路。
[0083]參見圖3A和圖3B，半導(dǎo)體襯底41包括第一區(qū)和第二區(qū)。半導(dǎo)體襯底41也包括用于將第一區(qū)與第二區(qū)彼此隔離的隔離區(qū)42。隔離區(qū)42是經(jīng)由淺溝槽隔離(STI)工藝形成的溝槽結(jié)構(gòu)。隔離區(qū)42可以包括絕緣層，例如氧化硅層。第一區(qū)和第二區(qū)可以包括晶體管區(qū)。第一區(qū)和第二區(qū)可以分別包括PMOSFET區(qū)和NMOSFET區(qū)。此后，形成PMOSFET的第一區(qū)是PMOS區(qū)，而形成NMOSFET的第二區(qū)是NMOS區(qū)。為了便于描述，描述了第一 PMOS區(qū)和第二 NMOS區(qū)的位置,而這些位置可以相互交換。半導(dǎo)體襯底41可以包括娃襯底、鍺襯底或硅鍺襯底，但是本發(fā)明的實(shí)施例的范圍和精神并非局限于此。此外，可以使整個半導(dǎo)體襯底或部分半導(dǎo)體襯底41產(chǎn)生應(yīng)變。
[0084]在第一 PMOS區(qū)和第二 NMOS區(qū)的每個的半導(dǎo)體襯底41之上形成柵結(jié)構(gòu)。圖3A中所示的柵結(jié)構(gòu)可以包括平面柵結(jié)構(gòu)。平面柵結(jié)構(gòu)是形成有水平溝道的柵結(jié)構(gòu)。圖3B中所示的柵結(jié)構(gòu)可以包括凹陷柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)是形成在凹陷圖案R中的柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)具有比平面柵結(jié)構(gòu)更長的溝道長度。
[0085]第一 PMOS區(qū)的柵結(jié)構(gòu)可以包括:第一柵絕緣層43P、P-型摻雜的含硅電極401P、以及第一金屬電極48P。在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底41的內(nèi)部形成P-型源極/漏極區(qū)49P。第一柵絕緣層43P可以包括氧化硅或高電介質(zhì)材料。如果第一柵絕緣層43P包括高電介質(zhì)材料，則還可以在半導(dǎo)體襯底41與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。P-型摻雜的含硅電極401P可以摻雜有P-型摻雜劑，并且還可以包括第一捕獲材料和第一激活控制材料。P-型摻雜的含硅電極401P可以包括:第一 P-型摻雜的含硅電極44P、第二 P-型摻雜的含硅電極45P、第三P-型摻雜的含硅電極46P以及第四P-型摻雜的含娃電極47P。P-型摻雜的含娃電極401P可以包括多晶娃。P-型摻雜的含娃電極40IP可以包括通過使非晶娃結(jié)晶產(chǎn)生的多晶娃。第一 P-型摻雜的含娃電極44P、第
二P-型摻雜的含硅電極45P、第三P-型摻雜的含硅電極46P以及第四P-型摻雜的含硅電極47P可以包括摻雜有P-型摻雜劑的摻雜的多晶硅。P-型摻雜劑可以包括硼(B)。第二P-型摻雜的含娃電極45P可以包括第一捕獲材料。第三P-型摻雜的含娃電極46P可以包括第一激活控制材料。第一捕獲材料可以包括碳，而第一激活控制材料可以包括鍺(Ge)。鍺(Ge)控制硼(B)的激活并促進(jìn)硼(B)的激活。第一金屬電極48P可以包括低電阻材料。例如，第一金屬電極48P可以包括含鶴材料或含鈦材料。
[0086]參見圖3B，P-型摻雜的含硅電極40IP填充凹陷圖案R，并且第一金屬電極48P形成在P-型摻雜的含硅電極40IP之上。
[0087]第二 NMOS區(qū)的柵結(jié)構(gòu)包括:第二柵絕緣層43N、N_型摻雜的含硅電極401N以及第二金屬電極48N。
[0088]在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底41的內(nèi)部形成N-型源極/漏極區(qū)49N。第二柵絕緣層43N可以包括氧化硅或高電介質(zhì)材料。如果第二柵絕緣層43N包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底41與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。N-型摻雜的含硅電極401N可以摻雜有N-型摻雜劑，并且還可以包括第二捕獲材料和第二激活控制材料。N-型摻雜的含硅電極401N可以包括:第一 N-型摻雜的含硅電極44N、第二 N-型摻雜的含硅電極45N、第三N-型摻雜的含硅電極46N以及第四N-型摻雜的含硅電極47N。N-型摻雜的含硅電極401N可以包括多晶硅。N-型摻雜的含硅電極401N可以包括通過使非晶娃結(jié)晶產(chǎn)生的多晶娃。第一 N-型摻雜的含娃電極44N、第二 N-型摻雜的含娃電極45N、第三N-型摻雜的含娃電極46N以及第四N-型摻雜的含娃電極47N可以包括摻雜有N-型摻雜劑的摻雜的多晶硅。N-型摻雜劑可以包括磷(P)。第二 N-型摻雜的含硅電極45N可以包括第二捕獲材料。第三N-型摻雜的含硅電極46N可以包括第二激活控制材料。第二捕獲材料可以包括碳，而第二激活控制材料可以包括鍺(Ge)。鍺(Ge)控制磷(P)的激活并抑制磷(P)的激活。第二金屬電極48N可以包括低電阻材料。例如，第二金屬電極48N可以包括含鎢材料或含鈦材料。
[0089]參見圖3B，N_型摻雜的含硅電極401N填充凹陷圖案R，并且第二金屬電極48N形成在N-型摻雜的含硅電極40 IN之上。
[0090]參見圖3A和圖3B，P_型摻雜的含硅電極401P包括第一捕獲材料和第一激活控制材料。N-型摻雜的含硅電極401N包括第二捕獲材料和第二激活控制材料。第一捕獲材料和第二捕獲材料兩個都可以包括碳，并且第一激活控制材料和第二激活控制材料兩個都可以包括鍺(Ge)。第一捕獲材料增加第一柵絕緣層43P與P-型摻雜的含硅電極40IP之間的界面處的P-型摻雜劑的濃度。第二捕獲材料增加第二柵絕緣層43N與N-型摻雜的含硅電極401N之間的界面處的N-型摻雜劑的濃度。因而，可以改善NMOSFET和PMOSFET的多晶硅耗盡比(PDR)，并且可以增加電流。
[0091]第一激活控制材料促進(jìn)激活，而第二激活控制材料抑制激活。例如，第二激活控制材料抑制磷(P)的激活，而第一激活控制材料促進(jìn)硼(B)的激活。第一激活控制材料和第二激活控制材料包括鍺(Ge )。鍺(Ge )抑制磷(P )的激活，而促進(jìn)硼(B )的激活。在P-型摻雜的含硅電極40IP中包括的鍺(Ge)將由第二 P-型摻雜的含硅電極45P捕獲的硼(B)激活。摻雜劑的激活根據(jù)鍺(Ge)的量來控制。具體地，鍺(Ge)的濃度范圍可以從約20at%至約40at%o
[0092]第二捕獲材料可以增加磷(P)的濃度，但是這引起磷(P)的過度積聚，進(jìn)而引起惡化的柵極擊穿電壓和閾值電壓Vt。因此，通過形成包含第二激活控制材料的第三N-型摻雜的含硅電極46N，可以防止在第二 N-型摻雜的含硅電極45N處過量磷(P)的激活。換言之，鍺(Ge)(第二激活控制材料)將磷(P)去激活。因此，可以防止過量磷(P)穿透至第二柵絕緣層43N和第二柵絕緣層43N之下的溝道區(qū)中。
[0093]因而，第一捕獲材料和第二捕獲材料改善PMOSFET和NMOSFET的多晶硅耗盡比(PDR)，而第二激活控制材料防止NMOSFET的柵極擊穿電壓和閾值電壓降低。此外，第一激活控制材料增加硼(B)的激活。
[0094]圖4A是說明一種示例性CMOS電路的截面圖。圖4B是說明一種修改的示例性CMOS電路的截面圖。圖4A是具有平面柵結(jié)構(gòu)的CMOS電路，而圖4B是具有凹陷柵結(jié)構(gòu)的CMOS電路。
[0095]參見圖4A和4B，半導(dǎo)體襯底51包括第一區(qū)和第二區(qū)。半導(dǎo)體襯底51也包括用于將第一區(qū)與第二區(qū)彼此隔離的隔離區(qū)52。隔離區(qū)52是可以經(jīng)由淺溝槽隔離(STI)工藝形成的溝槽結(jié)構(gòu)。隔離區(qū)52可以包括絕緣層，例如氧化硅層。第一區(qū)和第二區(qū)可以包括晶體管區(qū)。第一區(qū)和第二區(qū)可以分別包括PMOSFET區(qū)和NMOSFET區(qū)。此后，形成PMOSFET的第一區(qū)是PMOS區(qū)，而形成NMOSFET的第二區(qū)是NMOS區(qū)。為了便于描述，描述了第一 PMOS區(qū)和第二 NMOS區(qū)的位置,而這些位置可以相互交換。半導(dǎo)體襯底51可以包括例如娃襯底、鍺襯底或硅鍺襯底。此外，可以使半導(dǎo)體襯底51的全部或部分產(chǎn)生應(yīng)變。
[0096]在第一 PMOS區(qū)和第二 NMOS區(qū)的每個的半導(dǎo)體襯底51之上形成柵結(jié)構(gòu)。圖4A中所示的柵結(jié)構(gòu)可以包括平面柵結(jié)構(gòu)。平面柵結(jié)構(gòu)是形成有水平溝道的柵結(jié)構(gòu)。圖4B中所示的柵結(jié)構(gòu)可以包括凹陷柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)是形成在凹陷圖案R中的柵結(jié)構(gòu)。凹陷柵結(jié)構(gòu)具有比平面柵結(jié)構(gòu)更長的溝道長度。
[0097]第一 PMOS區(qū)的柵結(jié)構(gòu)可以包括:第一柵絕緣層53P、P_型摻雜的含硅電極501P以及第一金屬電極58P。在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底51的內(nèi)部形成P-型源極/漏極區(qū)59P。第一柵絕緣層53P可以包括氧化硅或高電介質(zhì)材料。如果第一柵絕緣層53P包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底51與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。P-型摻雜的含硅電極501P可以摻雜有P-型摻雜劑，并且還可以包括第一捕獲材料和第一激活控制材料。P-型摻雜的含硅電極501P可以包括:第一 P-型摻雜的含娃電極54P、第二 P-型摻雜的含娃電極55P、第三P-型摻雜的含娃電極56P以及第四P-型摻雜的含娃電極57P。P-型摻雜的含娃電極501P可以包括多晶娃。P-型摻雜的含娃電極501P可以包括通過使非晶娃結(jié)晶產(chǎn)生的多晶娃。第一 P-型摻雜的含娃電極54P、第二 P-型摻雜的含娃電極55P、第三P-型摻雜的含娃電極56P以及第四P-型摻雜的含娃電極57P可以包括摻雜有P-型摻雜劑的摻雜的多晶硅。P-型摻雜劑可以包括硼(B)。第二 P-型摻雜的含硅電極55P可以包括第一激活控制材料。第三P-型摻雜的含硅電極56P可以包括第一捕獲材料。第一捕獲材料可以包括碳，而第一激活控制材料可以包括鍺(Ge)。鍺(Ge)控制硼(B)的激活并促進(jìn)硼(B)的激活。第一金屬電極58P可以包括低電阻材料。例如，第一金屬電極58P可以包括含鶴材料或含鈦材料。
[0098]參見圖4B，P-型摻雜的含硅電極50IP填充凹陷圖案R，并且第一金屬電極58P形成在P-型摻雜的含硅電極501P之上。
[0099]第二 NMOS區(qū)的柵結(jié)構(gòu)可以包括:第二柵絕緣層53N、N_型摻雜的含硅電極501N以及第二金屬電極58N。
[0100]在每個柵結(jié)構(gòu)的兩側(cè)，在半導(dǎo)體襯底51的內(nèi)部形成N-型源極/漏極區(qū)59N。第二柵絕緣層53N可以包括氧化硅或高電介質(zhì)材料。如果第二柵絕緣層53N包括高電介質(zhì)材料，則可以在半導(dǎo)體襯底51與高電介質(zhì)材料之間形成諸如氧化硅層或氮氧化硅層的界面層。N-型摻雜的含硅電極501N可以摻雜有N-型摻雜劑，并且還可以包括第二捕獲材料和第二激活控制材料。N-型摻雜的含娃電極501N可以包括:第一 N-型摻雜的含娃電極54N、第二 N-型摻雜的含娃電極55N、第三N-型摻雜的含娃電極56N以及第四N-型摻雜的含娃電極57N。N-型摻雜的含娃電極501N可以包括多晶娃。N-型摻雜的含娃電極501N可以包括通過使非晶娃結(jié)晶產(chǎn)生的多晶娃。第一 N-型摻雜的含娃電極54N、第二 N-型摻雜的含娃電極55N、第三N-型摻雜的含娃電極56N以及第四N-型摻雜的含娃電極57N可以包括摻雜有N-型摻雜劑的摻雜的多晶硅。N-型摻雜劑可以包括磷(P)。第二 N-型摻雜的含硅電極55N可以包括第二激活控制材料。第三N-型摻雜的含硅電極56N可以包括第二捕獲材料。第二捕獲材料可以包括碳，而第二激活控制材料可以包括鍺(Ge )。鍺(Ge )控制磷(P )的激活并抑制磷(P)的激活。第二金屬電極58N可以包括低電阻材料。例如,第二金屬電極58N可以包括含鎢材料或含鈦材料。
[0101]參見圖4B，N-型摻雜的含硅電極501N填充凹陷圖案R，并且第二金屬電極58N形成在N-型摻雜的含硅電極50 IN之上。
[0102]參見圖4A和圖4B，P_型摻雜的含硅電極501P包括第一捕獲材料和第一激活控制材料。N-型摻雜的含硅電極501N包括第二捕獲材料和第二激活控制材料。第一捕獲材料和第二捕獲材料兩個都可以包括碳，而第一激活控制材料和第二激活控制材料兩個都可以包括鍺(Ge)。第一捕獲材料增加第一柵絕緣層53P與P-型摻雜的含硅電極50IP之間的界面處的P-型摻雜劑的濃度。第二捕獲材料增加第二柵絕緣層53N與N-型摻雜的含硅電極501N之間的界面處的N-型摻雜劑的濃度。以這種方式，可以改善NMOSFET和PMOSFET的多晶硅耗盡比(PDR)，并且可以增加電流。
[0103]第一激活控制材料促進(jìn)激活，而第二激活控制材料抑制激活。例如，第二激活控制材料抑制磷(P)的激活，而第一激活控制材料促進(jìn)硼(B)的激活。第一激活控制材料和第二激活控制材料包括鍺(Ge )。鍺(Ge )抑制磷(P )的激活，而促進(jìn)硼(B )的激活。在P-型摻雜的含硅電極50IP中包括的鍺(Ge)將由第三P-型摻雜的含硅電極56P捕獲的硼(B)激活。摻雜劑的激活根據(jù)鍺(Ge)的量來控制。具體地，鍺(Ge)的濃度范圍可以從約20at%至約40at%o
[0104]第二捕獲材料可以增加磷(P)的濃度，但是這引起磷(P)的過度積聚，進(jìn)而造成惡化的柵極擊穿電壓和閾值電壓Vt。因此，通過形成包含第二激活控制材料的第二N-型摻雜的含娃電極55N,可以防止在第三N-型摻雜的含娃電極56N中的過量磷(P)的積聚。換言之，鍺(Ge)(第二激活控制材料)引起磷(P)的去激活，且因此，可以防止過量積聚的磷(P)穿透至第二柵絕緣層53N和在第二柵絕緣層53N之下的溝道區(qū)中。
[0105]總之，第一捕獲材料和第二捕獲材料改善PMOSFET和NMOSFET的多晶硅耗盡比(PDR)，而第二激活控制材料防止NMOSFET的柵極擊穿電壓和閾值電壓降低。此外，第一激活控制材料增加硼(B)的激活。
[0106]示例性CMOS電路可以應(yīng)用于例如動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、快閃存儲器、鐵電隨機(jī)存取存儲器(FeRAM)、磁性隨機(jī)存取存儲器(MRAM)、相變隨機(jī)存取存儲器(PRAM)等。
[0107]圖5說明一種示例性存儲卡。
[0108]參見圖5，示例性存儲卡600可以包括控制器610和存儲器620?？刂破?10和存儲器620可以相互交換電信號。例如，存儲器620和控制器610可以在控制器610的命令下接收和傳送數(shù)據(jù)。因此，存儲卡600可以將數(shù)據(jù)存儲在存儲器620中，或者將數(shù)據(jù)從存儲器620輸出至外部。存儲器620的特定部分(外圍電路區(qū))可以包括上述的CMOS電路。存儲卡600可以用作各種便攜設(shè)備的數(shù)據(jù)儲存介質(zhì)。例如，存儲卡600可以包括記憶棒卡、智能媒體(SM)卡、安全數(shù)字(SD)卡、迷你安全數(shù)字(SD)卡、或者多媒體卡(MMC)。
[0109]圖6是說明一種不例性電子系統(tǒng)的框圖。參見圖6,不例性電子系統(tǒng)700可以包括:處理器710、輸入/輸出設(shè)備730以及芯片720。處理器710、輸入/輸出設(shè)備730以及芯片720經(jīng)由總線740參與數(shù)據(jù)通信。處理器710執(zhí)行編程并且控制電子系統(tǒng)700。輸入/輸出設(shè)備730用于輸入/輸出電子系統(tǒng)700的數(shù)據(jù)。電子系統(tǒng)700與諸如個人計(jì)算機(jī)或網(wǎng)絡(luò)的外部設(shè)備連接，并且通過利用輸入/輸出設(shè)備730與外部設(shè)備交換數(shù)據(jù)。芯片720可以存儲用于操作處理器710的編碼和數(shù)據(jù)，以及處理由處理器710命令的部分操作。例如，芯片720可以包括上述的CMOS電路。電子系統(tǒng)700可以形成需要芯片720的各種電子控制設(shè)備。例如，電子系統(tǒng)700可以用作移動電話、MP3播放器、導(dǎo)航器、固態(tài)硬盤(SSD)、家用電器等。
[0110]盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
[0111]通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0112]技術(shù)方案1.一種半導(dǎo)體器件，包括:
[0113]半導(dǎo)體襯底；
[0114]柵絕緣層，所述柵絕緣層形成在所述半導(dǎo)體襯底之上；
[0115]柵電極，所述柵電極形成在所述柵絕緣層之上，所述柵電極包括含硅電極，所述含硅電極包括摻雜劑、捕獲所述摻雜劑的捕獲材料、以及控制所述摻雜劑的激活的激活控制材料。
[0116]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述含硅電極包括:
[0117]第一含硅層，所述第一含硅層形成在所述柵絕緣層之上，并且包括所述捕獲材料；
[0118]第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述激活控制材料；以及
[0119]第三含硅層，所述第三含硅層形成在所述第二含硅層之上。
[0120]技術(shù)方案3.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述含硅電極包括:
[0121]第一含硅層，所述第一含硅層形成在所述柵絕緣層之上；
[0122]第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述捕獲材料；
[0123]第三含硅層，所述第三含硅層形成在所述第二含硅層之上，并且包括所述激活控制材料；以及
[0124]第四含硅層，所述第四含硅層形成在所述第三含硅層之上。
[0125]技術(shù)方案4.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述含硅電極包括:
[0126]第一含硅層，所述第一含硅層形成在所述柵絕緣層之上；
[0127]第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述激活控制材料；
[0128]第三含硅層，所述第三含硅層形成在所述第二含硅層之上，并且包括所述捕獲材料；以及
[0129]第四含硅層，所述第四含硅層形成在所述第三含硅層之上。
[0130]技術(shù)方案5.如技術(shù)方案I所述的半導(dǎo)體器件,其中,所述含娃電極包括摻雜有磷或硼的多晶硅。
[0131]技術(shù)方案6.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述捕獲材料包括碳。
[0132]技術(shù)方案7.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述激活控制材料包括鍺。
[0133]技術(shù)方案8.如技術(shù)方案7所述的半導(dǎo)體器件，其中，所述鍺具有約20at%至約40at%的濃度。
[0134]技術(shù)方案9.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述柵電極還包括形成在所述含娃電極之上的金屬電極。
[0135]技術(shù)方案10.—種互補(bǔ)金屬氧化物半導(dǎo)體CMOS電路，包括:
[0136]PMOSFET柵，所述PMOSFET柵包括P-型摻雜的含硅電極，所述P-型摻雜的含硅電極包含P-型摻雜劑、捕獲所述P-型摻雜劑的第一捕獲材料、以及促進(jìn)所述P-型摻雜劑的激活的激活促進(jìn)材料；以及
[0137]NMOSFET柵，所述NMOSFET柵包括N-型摻雜的含硅電極，所述N-型摻雜的含硅電極包含N-型摻雜劑、捕獲所述N-型摻雜劑的第二捕獲材料、以及抑制所述N-型摻雜劑的激活的激活抑制材料。
[0138]技術(shù)方案11.如技術(shù)方案10所述的CMOS電路，其中，所述激活促進(jìn)材料和所述激活抑制材料包括鍺。
[0139]技術(shù)方案12.如技術(shù)方案11所述的CMOS電路，其中，所述鍺具有約20at%至約40at%的濃度。
[0140]技術(shù)方案13.如技術(shù)方案10所述的CMOS電路，其中，所述第一捕獲材料和所述第二捕獲材料包括碳。
[0141]技術(shù)方案14.如技術(shù)方案10所述的CMOS電路，其中，所述P-型摻雜的含硅電極包括:
[0142]第一 P-型摻雜的含硅層，所述第一 P-型摻雜的含硅層包括所述第一捕獲材料；
[0143]第二 P-型摻雜的含硅層，所述第二 P-型摻雜的含硅層形成在所述第一 P-型摻雜的含硅層之上，并且包括所述激活促進(jìn)材料；以及
[0144]第三P-型摻雜的含硅層，所述第三P-型摻雜的含硅層形成在所述第二 P-型摻雜的含硅層之上。
[0145]技術(shù)方案15.如技術(shù)方案10所述的CMOS電路，其中，所述P-型摻雜的含硅電極包括:
[0146]第一 P-型摻雜的含硅層；
[0147]第二 P-型摻雜的含硅層，所述第二 P-型摻雜的含硅層形成在所述第一 P-型摻雜的含硅層之上，并且包括所述第一捕獲材料；
[0148]第三P-型摻雜的含硅層，所述第三P-型摻雜的含硅層形成在所述第二 P-型摻雜的含硅層之上，并且包括所述激活促進(jìn)材料；以及
[0149]第四P-型摻雜的含硅層，所述第四P-型摻雜的含硅層形成在所述第三P-型摻雜的含硅層之上。
[0150]技術(shù)方案16.如技術(shù)方案10所述的CMOS電路，其中，所述P-型摻雜的含硅電極包括:
[0151]第一 P-型摻雜的含硅層；
[0152]第二 P-型摻雜的含硅層，所述第二 P-型摻雜的含硅層形成在所述第一 P-型摻雜的含硅層之上，并且包括所述激活促進(jìn)材料；
[0153]第三P-型摻雜的含硅層，所述第三P-型摻雜的含硅層形成在所述第二 P-型摻雜的含硅層之上，并且包括所述第一捕獲材料；以及
[0154]第四P-型摻雜的含硅層，所述第四P-型摻雜的含硅層形成在所述第三P-型摻雜的含硅層之上。
[0155]技術(shù)方案17.如技術(shù)方案10所述的CMOS電路，其中，所述N-型摻雜的含硅電極包括:
[0156]第一 N-型摻雜的含硅層，所述第一 N-型摻雜的含硅層包括所述第二捕獲材料；
[0157]第二 N-型摻雜的含硅層，所述第二 N-型摻雜的含硅層形成在所述第一 N-型摻雜的含硅層之上，并且包括所述激活抑制材料；以及
[0158]第三N-型摻雜的含硅層，所述第三N-型摻雜的含硅層形成在所述第二 N-型摻雜的含硅層之上。
[0159]技術(shù)方案18.如技術(shù)方案10所述的CMOS電路，其中，所述N-型摻雜的含硅電極包括:
[0160]第一 N-型摻雜的含硅層；
[0161 ] 第二 N-型摻雜的含硅層，所述第二 N-型摻雜的含硅層形成在所述第一 N-型摻雜的含硅層之上，并且包括所述第二捕獲材料；
[0162]第三N-型摻雜的含硅層，所述第三N-型摻雜的含硅層形成在所述第二 N-型摻雜的含硅層之上，并且包括所述激活抑制材料；以及
[0163]第四N-型摻雜的含硅層，所述第四N-型摻雜的含硅層形成在所述第三N-型摻雜的含硅層之上。
[0164]技術(shù)方案19.如技術(shù)方案10所述的CMOS電路，其中，所述N-型摻雜的含硅電極包括:
[0165]第一 N-型摻雜的含硅層；
[0166]第二 N-型摻雜的含硅層，所述第二 N-型摻雜的含硅層形成在所述第一 N-型摻雜的含硅層之上，并且包括所述激活抑制材料；
[0167]第三N-型摻雜的含硅層，所述第三N-型摻雜的含硅層形成在所述第二 N-型摻雜的含硅層之上，并且包括所述第二捕獲材料；以及
[0168]第四N-型摻雜的含硅層，所述第四N-型摻雜的含硅層形成在所述第三N-型摻雜的含硅層之上。
[0169]技術(shù)方案20.如技術(shù)方案10所述的CMOS電路，還包括:
[0170]金屬電極，所述金屬電極分別形成在所述P-型摻雜的含硅電極和所述N-型摻雜的含硅電極之上。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底； 柵絕緣層，所述柵絕緣層形成在所述半導(dǎo)體襯底之上； 柵電極，所述柵電極形成在所述柵絕緣層之上，所述柵電極包括含硅電極，所述含硅電極包括摻雜劑、捕獲所述摻雜劑的捕獲材料、以及控制所述摻雜劑的激活的激活控制材料。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述含硅電極包括: 第一含硅層，所述第一含硅層形成在所述柵絕緣層之上，并且包括所述捕獲材料； 第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述激活控制材料；以及 第三含硅層，所述第三含硅層形成在所述第二含硅層之上。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述含硅電極包括: 第一含硅層，所述第一含硅層形成在所述柵絕緣層之上； 第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述捕獲材料；第三含硅層，所述第三含硅層形成在所述第二含硅層之上，并且包括所述激活控制材料；以及 第四含硅層，所述第四含硅層形成在所述第三含硅層之上。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述含硅電極包括: 第一含硅層，所述第一含硅層形成在所述柵絕緣層之上； 第二含硅層，所述第二含硅層形成在所述第一含硅層之上，并且包括所述激活控制材料； 第三含硅層，所述第三含硅層形成在所述第二含硅層之上，并且包括所述捕獲材料；以及 第四含硅層，所述第四含硅層形成在所述第三含硅層之上。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述含硅電極包括摻雜有磷或硼的多晶硅。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述捕獲材料包括碳。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述激活控制材料包括鍺。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中，所述鍺具有約20at%至約40at%的濃度。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柵電極還包括形成在所述含硅電極之上的金屬電極。
10.一種互補(bǔ)金屬氧化物半導(dǎo)體CMOS電路，包括: PM0SFET柵，所述PM0SFET柵包括P-型摻雜的含硅電極，所述P-型摻雜的含硅電極包含P-型摻雜劑、捕獲所述P-型摻雜劑的第一捕獲材料、以及促進(jìn)所述P-型摻雜劑的激活的激活促進(jìn)材料；以及 NM0SFET柵，所述NM0SFET柵包括N-型摻雜的含硅電極，所述N-型摻雜的含硅電極包含N-型摻雜劑、捕獲所述N-型摻雜劑的第二捕獲材料、以及抑制所述N-型摻雜劑的激活的激活抑制材料。
【文檔編號】H01L29/49GK103915487SQ201310606755
【公開日】2014年7月9日 申請日期:2013年11月25日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】盧徑奉, 李美梨, 羅相君, 李憲晟 申請人:愛思開海力士有限公司