功率半導體器件及其制造方法
【專利摘要】本發(fā)明提供了一種功率半導體器件及其制造方法，所述功率半導體器件包括：主體區(qū)域，具有第一導電性；阱區(qū)，形成在主體區(qū)域的上部中，并且具有第二導電性；以及導電通過件，形成在主體區(qū)域中，同時穿過所述阱區(qū)。
【專利說明】功率半導體器件及其制造方法
[0001]本申請要求于2012年12月13日提交到韓國知識產權局的第10_2012_0145167號韓國專利申請的權益，該申請的公開內容通過引用包含于此。
【技術領域】
[0002]本公開涉及一種功率半導體器件及其制造方法。
【背景技術】
[0003]金屬氧化物半導體場效應晶體管(MOSFET)是在數(shù)字和模擬電路中最常用的類型的場效應晶體管(FET)。
[0004]通過在半導體基底上堆疊由二氧化硅(SiO2)形成的耗盡層、金屬層或多晶硅層來獲得金屬氧化物半導體(MOS)結構。
[0005]由于二氧化硅是介電材料，所以MOS結構是利用半導體來代替平行板電容器的兩個金屬電極中的一個金屬電極的結構。
[0006]當電壓施加到MOS結構時，在半導體基底與二氧化硅彼此接觸的部分中的電荷分布改變。
[0007]也就是說，當正(+ )電壓被施加到MOS結構時，P型半導體的空穴濃度趨于減小，而其電子濃度趨于增大。
[0008]當正(+ )電壓足夠高時，在接近柵極的位置形成電子濃度顯著高于空穴濃度的區(qū)域。該區(qū)域通常被稱作反轉層(inversion layer)。
[0009]接下來，將描述MOSFET的操作原理。在施加到MOSFET的柵極的電壓低于器件的閾值電壓的情況下，未形成反轉層。
[0010]因此，根據(jù)基本的閾值模式，晶體管截止，從而不出現(xiàn)源極和漏極之間的傳導。
[0011]在施加到MOSFET的柵極的電壓高于器件的閾值電壓的情況下，在鄰近柵極的位置的P型主體層中電子濃度增大，從而形成反轉層。
[0012]因此，當晶體管被導通并且形成溝道時，電流在源極和漏極之間流動。
[0013]在這種情況下，MOSFET以與通過與源極電壓和漏極電壓相關聯(lián)的柵極電壓來控制的電阻器相似的方式來工作，并且MOSFET具有隨著電壓增大而線性地增大的電流。
[0014]作為各種類型的MOSFET，提供了雙柵MOSFET、耗盡型MOSFET、NMOS邏輯柵極、功率MOSFET 等。
[0015]在這些類型的MOSFET中，功率MOSFET可以保持高電壓和高電流。因此，近來，功率MOSFET所應用的領域的范圍已經增大。
[0016]功率MOSFET具有垂直結構，以保持高電壓和高電流。
[0017]與其它功率半導體器件(例如，絕緣柵雙極晶體管、晶閘管等)相比，功率MOSFET在低電壓下具有更好的通信速度和效率。
[0018]由于集電極中供應的空穴導致電導調制，所以可以在高電壓下使用絕緣柵雙極晶體管。然而，由于在電壓增大的情況下，由于器件的主體區(qū)域中的導通電阻快速升高，所以會難以在高電壓下使用MOSFET。
[0019]因此，需要與其它功率半導體器件相比能夠具有更快的切換速度并且能夠在高電壓下使用的功率MOSFET。
[0020]下面的現(xiàn)有技術文獻(專利文獻I)中的發(fā)明與本公開的發(fā)明不同并且是可區(qū)分的，其中，該現(xiàn)有技術文獻涉及一種具有填充有介電材料的通孔并且具有緊湊的絕緣結構的絕緣集成電路(IC)器件及其制造方法。
[0021][現(xiàn)有技術文獻]
[0022](專利文獻I)第2010-0132953號韓國專利公開
【發(fā)明內容】

[0023]本公開的一方面可以提供一種具有快速的切換速度并能夠在高壓下使用的功率半導體器件。
[0024]本公開的另一方面可以提供一種通過降低主體區(qū)域中的導通電阻從而即使在高壓下也能使用的功率半導體器件。
[0025]根據(jù)本公開的一方面，一種功率半導體器件可以包括:主體區(qū)域，具有第一導電性；阱區(qū)，形成在主體區(qū)域的上部中，并且具有第二導電性；以及導電通過件，形成在主體區(qū)域中，同時穿過所述阱區(qū)。
[0026]導電通過件可以提供在功率半導體器件導通時電流流動所沿著的路徑。
[0027]導電通過件可以被形成為穿透主體區(qū)域。
[0028]功率半導體器件還可以包括形成在導電通過件和主體區(qū)域之間的通過件絕緣膜。
[0029]導電通過件可以由多晶硅和金屬中的至少一種形成。
[0030]功率半導體器件還可以包括形成在主體區(qū)域的上部并與所述阱區(qū)分隔開的源區(qū)，所述源區(qū)具有第二導電性。
[0031]功率半導體器件還可以包括在阱區(qū)、主體區(qū)域和源區(qū)上的柵極部。
[0032]功率半導體器件還可以包括形成在主體區(qū)域的下部中的漏區(qū)。
[0033]第一導電性和第二導電性可以分別為P型導電性和η型導電性。
[0034]根據(jù)本公開的另一方面，一種制造功率半導體器件的方法可以包括下述步驟:準備其中形成有通孔并具有第一導電性的主體區(qū)域；將具有第二導電性的雜質注入到主體區(qū)域的表面的一部分中，以形成阱區(qū)和源區(qū)；利用多晶硅或金屬填充所述通孔，以形成導電通過件；以及在導電通過件和主體區(qū)域上形成柵極部。
[0035]導電通過件可以提供在功率半導體器件導通時電流流動所沿著的路徑。
[0036]所述方法還可以包括:去除主體區(qū)域的后表面，從而將導電通過件形成為穿透主體區(qū)域。
[0037]所述方法還可以包括在導電通過件和主體區(qū)域之間形成通過件絕緣膜。
[0038]所述方法還可以包括:在形成柵極部之后，在主體區(qū)域的下部中形成漏區(qū)。
[0039]第一導電性和第二導電性可以分別是η型導電性和P型導電性。
【專利附圖】

【附圖說明】
[0040]通過下面結合附圖進行的詳細描述，本公開的上述和其它方面、特征和其它優(yōu)點將被更清楚地理解，在附圖中:
[0041]圖1是根據(jù)本公開的示例性實施例的功率半導體器件的示意性剖視圖；
[0042]圖2A至圖2G是根據(jù)本公開的示例性實施例的功率半導體器件的制造工藝的圖。
【具體實施方式】
[0043]在下文中，將參照附圖詳細地描述本發(fā)明的實施例。然而，本發(fā)明可以以許多不同的形式實施，而不應被解釋為局限于這里闡述的實施例。相反，提供這些實施例使得本公開將是徹底的和完整的，并將把本發(fā)明的范圍充分地傳達給本領域技術人員。在附圖中，為了清楚起見，可以夸大元件的形狀和尺寸，并且相同的標號將始終用于指示相同或相似的元件。
[0044]可以通過功率金屬氧化物半導體場效應晶體管(MO S FE T )、絕緣柵雙極晶體管(IGBT)、多種類型的晶閘管以及與上述器件相似的器件中的任意一種來實現(xiàn)功率開關。
[0045]將基于MOSFET來描述這里公開的新技術的大部分。
[0046]然而，這里公開的本公開的多個示例性實施例不限于M0SFET，而是除了二極管之夕卜，也可以應用到包括IGBT和多種類型的晶閘管在內的其它類型的功率開關技術中。
[0047]此外，本公開的多個示例性實施例將被描述為包括特定的P型區(qū)域和η型區(qū)域。
[0048]然而，這里公開的多個區(qū)域的導電性可以被相似地應用于具有與之相反的導電性的裝置中。
[0049]另外，這里使用的η型或P型可以被定義為第一導電性或第二導電性。同時，第一導電性和第二導電性為不同的導電性。
[0050]此外，“ + ”通常表示區(qū)域被重度摻雜的狀態(tài)，表示區(qū)域被輕微摻雜的狀態(tài)。
[0051]在下文中，將參照附圖來描述根據(jù)本公開的示例性實施例的功率半導體器件。
[0052]圖1是根據(jù)本公開的示例性實施例的功率半導體器件的示意性剖視圖。
[0053]參照圖1，根據(jù)本公開的示例性實施例的功率半導體器件可以包括具有第一導電性的主體區(qū)域10、形成在主體區(qū)域10的上部并具有第二導電性的阱區(qū)20以及形成在主體區(qū)域10中同時穿過講區(qū)20的導電通過件(conductive via) 30。
[0054]導電通過件30可以提供在功率半導體器件導通時電流可以沿其流動的路徑。
[0055]當普通MOSFET導通時，電流可以穿過主體區(qū)域流動。
[0056]當功率半導體器件的柵極電壓高于功率半導體器件的閾值電壓時，可以出現(xiàn)功率半導體器件的導通，并且功率半導體器件的導通可以被分為其中電流流(current flow)與電壓的增大成比例地增大的線性區(qū)域和電流流不與電壓的增大成比例地增大的飽和區(qū)域。
[0057]因在主體區(qū)域中產生的損失而使得可以形成飽和區(qū)域。
[0058]因此，導電通過件30提供了在功率半導體器件的導通操作時電流流動可以沿著的低電阻路徑，從而根據(jù)本公開的示例性實施例的功率半導體器件即使在高電壓下也可以被驅動。
[0059]導電通過件30可以被形成為穿透主體區(qū)域10。
[0060]S卩，當導電通過件30被形成為穿透主體區(qū)域10時，由于電流不流至具有相對高的電阻的主體區(qū)域10，所以功率半導體器件的效率可以進一步提高。
[0061]根據(jù)本公開的示例性實施例的功率半導體器件還可以包括形成在導電通過件30和主體區(qū)域10之間的通過件絕緣膜31。
[0062]導電通過件30可以通過通過件絕緣膜31與主體區(qū)域10分開，并且具有形成在其上的柵絕緣膜52，從而與柵極部50分開。
[0063]因此，導電通過件30可以與具有第二導電性的阱區(qū)20接觸。
[0064]導電通過件30可以由多晶硅和金屬中的至少一種形成。
[0065]導電通過件30可以由電阻比主體區(qū)域10的材料的電阻低的材料形成。
[0066]所述金屬的電阻可以顯著低于多晶硅的電阻。然而，在使用金屬制造器件的過程中，需要執(zhí)行高溫熱處理，從而在使用金屬時存在著局限性。
[0067]雖然多晶硅的電阻高于金屬的電阻，但是其可以利用雜質的濃度來容易地控制閾值電壓、電阻等。
[0068]根據(jù)本公開的示例性實施例的功率半導體器件還可以包括源區(qū)40，源區(qū)40形成在主體區(qū)域10的上部，與阱區(qū)20分隔開并且具有第二導電性。
[0069]阱區(qū)20和源區(qū)40可以被主體區(qū)域10彼此分隔開。
[0070]由于主體區(qū)域10具有與阱區(qū)20和源區(qū)40的導電性不同的導電性并且具有低雜質濃度，所以在電壓未施加到柵極部50的情況下，電流不會在源區(qū)40和阱區(qū)20之間流動。
[0071]根據(jù)本公開的示例性實施例的功率半導體器件還可以包括在阱區(qū)20、主體區(qū)域10和源區(qū)40上的柵極部50。
[0072]柵極部50可以包括形成在其下部的柵絕緣膜52、形成在柵絕緣膜52上的多晶硅51以及形成在多晶娃51上的介電層53。
[0073]當向柵極部50施加正(+ )電壓時，電子可以被吸引至主體區(qū)域10的與柵極部50相鄰的部分。
[0074]因此，可以形成如圖1中的虛線所示出的反轉層，并且電流可以通過反轉層流動。
[0075]根據(jù)本公開的示例性實施例的功率半導體器件還可以包括形成在主體區(qū)域10的下部中的漏區(qū)。
[0076]第一導電性和第二導電性可以分別是η型導電性和P型導電性，反之亦然。
[0077]另外，如果需要，可以適當?shù)乜刂茖щ娦缘臐舛取?br> [0078]圖2Α至圖2G是示出根據(jù)本公開的示例性實施例的半導體器件的制造工藝的圖。
[0079]參照圖2Α至圖2G，根據(jù)本公開的示例性實施例的功率半導體器件的制造方法可以包括:準備其中形成有通孔并且具有第一導電性的主體區(qū)域10 (見圖2A);將具有第二導電性的雜質注入到主體區(qū)域10的表面的一部分中，以形成阱區(qū)20和源區(qū)40 (見圖2C);利用多晶硅或金屬填充通孔，以形成導電通過件30 ;在導電通過件30和主體區(qū)域上形成柵極部50。
[0080]根據(jù)本公開的示例性實施例的功率半導體器件的制造方法還可以包括:去除主體區(qū)域10的后表面，使得導電通過件30被形成為穿透主體區(qū)域10 (見圖2G)。
[0081]可以在主體區(qū)域10的前表面所需的全部工藝完成之后執(zhí)行去除主體區(qū)域10的后表面的步驟(見圖2G)。
[0082]可以通過研磨或拋光來執(zhí)行去除主體區(qū)域10的后表面的步驟(見圖2G)。
[0083]另外，可以適當?shù)乜刂坪蟊砻姹蝗コ恋纳疃取?br> [0084]根據(jù)本公開的示例性實施例的功率半導體器件的制造方法還可以包括在導電通過件30和主體區(qū)域10之間形成通過件絕緣膜31。
[0085]可以在執(zhí)行了準備其中形成有通孔的主體區(qū)域10 (見圖2A)的步驟之后通過沉積氧化物來形成通過件絕緣膜31 (見圖2B)。
[0086]在沉積氧化物之后，可以利用掩模去除所沉積的氧化物的一部分，以形成阱區(qū)20和源區(qū)40 (見圖2C)。
[0087]形成柵極部50 (見圖2D和圖2E)的步驟可以包括在除了源區(qū)40的一部分之外的其中形成有阱區(qū)20和源區(qū)40的功率半導體器件上形成氧化物膜52 ;在氧化物膜上形成多晶娃51 ;在多晶娃51上形成介電層53。
[0088]根據(jù)本公開的示例性實施例的功率半導體器件的制造方法還可以包括:在形成柵極部50之后，在主體區(qū)域10的下部中形成漏區(qū)。
[0089]第一導電性和第二導電性可以分別是η型導電性和P型導電性，反之亦然。
[0090]如上所述，根據(jù)本公開的示例性實施例，可以解決根據(jù)現(xiàn)有技術的問題。
[0091]更具體地說，根據(jù)本公開的示例性實施例，可以提供通過形成導電通過件而減小了導通電阻的功率半導體器件。
[0092]雖然已經在上面示出并描述了示例性實施例，但是本領域技術人員應當理解，在不脫離由權利要求所限定的本公開的精神和范圍的情況下，可以進行修改和改變。
【權利要求】
1.一種功率半導體器件，所述功率半導體器件包括: 主體區(qū)域，具有第一導電性； 阱區(qū)，形成在主體區(qū)域的上部中，并且具有第二導電性；以及 導電通過件，形成在主體區(qū)域中，同時穿過所述阱區(qū)。
2.如權利要求1所述的功率半導體器件，其中，導電通過件提供在功率半導體器件導通時電流流動所沿著的路徑。
3.如權利要求1所述的功率半導體器件，其中，導電通過件被形成為穿透主體區(qū)域。
4.如權利要求1所述的功率半導體器件，所述功率半導體器件還包括形成在導電通過件和主體區(qū)域之間的通過件絕緣膜。
5.如權利要求1所述的功率半導體器件，其中，導電通過件由多晶硅和金屬中的至少一種形成。
6.如權利要求1所述的功率半導體器件，所述功率半導體器件還包括形成在主體區(qū)域的上部并與所述阱區(qū)分隔開的源區(qū)，所述源區(qū)具有第二導電性。
7.如權利要求6所述的功率半導體器件，所述功率半導體器件還包括位于阱區(qū)、主體區(qū)域和源區(qū)上的柵極部。
8.如權利要求1所述的功率半導體器件，所述功率半導體器件還包括形成在主體區(qū)域的下部中的漏區(qū)。
9.如權利要求1所述的功率半導體器件，其中，第一導電性和第二導電性分別為P型導電性和η型導電性。
10.一種制造功率半導體器件的方法，所述方法包括下述步驟: 準備形成有通孔并具有第一導電性的主體區(qū)域； 將具有第二導電性的雜質注入到主體區(qū)域的表面的一部分中，以形成阱區(qū)和源區(qū)； 利用多晶硅或金屬填充所述通孔，以形成導電通過件；以及 在導電通過件和主體區(qū)域上形成柵極部。
11.如權利要求10所述的方法，其中，導電通過件提供在功率半導體器件導通時電流流動所通過的路徑。
12.如權利要求10所述的方法，所述方法還包括:去除主體區(qū)域的后表面，從而將導電通過件形成為穿透主體區(qū)域。
13.如權利要求10所述的方法，所述方法還包括在導電通過件和主體區(qū)域之間形成通過件絕緣膜。
14.如權利要求10所述的方法，所述方法還包括:在形成柵極部之后，在主體區(qū)域的下部中形成漏區(qū)。
15.如權利要求10所述的方法，其中，第一導電性和第二導電性分別是η型導電性和P型導電性。
【文檔編號】H01L21/336GK103872134SQ201310685135
【公開日】2014年6月18日 申請日期:2013年12月13日 優(yōu)先權日:2012年12月13日
【發(fā)明者】金洸洙, 徐范錫, 鄭仁和, 樸志賢, 樸在勛 申請人:三星電機株式會社