包括半導(dǎo)體二極管的晶體管單元陣列的制作方法
【專利摘要】包括半導(dǎo)體二極管的晶體管單元陣列。半導(dǎo)體裝置的一個實施例包括密集溝槽晶體管單元陣列。密集溝槽晶體管單元陣列包括在半導(dǎo)體本體中的多個晶體管單元。多個晶體管單元中的每個的晶體管臺面區(qū)域的寬度w3和多個晶體管單元的每個的第一溝槽的寬度w1滿足下面的關(guān)系：w3<1.5×w1。半導(dǎo)體裝置進一步包括半導(dǎo)體二極管。半導(dǎo)體二極管中的至少一個被布置在多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域。第一溝槽的深度d1和第二溝槽的深度d2相差至少20%。
【專利說明】包括半導(dǎo)體二極管的晶體管單元陣列
【技術(shù)領(lǐng)域】
[0001]本申請涉及一種包括半導(dǎo)體二極管的晶體管單元陣列。
【背景技術(shù)】
[0002]通過減小面比導(dǎo)通電阻Rm X A來驅(qū)動新一代場效應(yīng)晶體管(FET)的發(fā)展。因為考慮到可靠性要求，定義明確的擊穿特性和高雪崩強度也是所需的，所以需要晶體管單元布局關(guān)于擊穿特性的優(yōu)化。作為示例，在密集溝槽晶體管中，窄臺面區(qū)域?qū)е略跍喜鄣酌嬷車鷧^(qū)域中的電擊穿。當(dāng)關(guān)于面比導(dǎo)通電阻和定義明確的雪崩擊穿特性來優(yōu)化密集溝槽晶體管時，必須滿足多個裝置布局參數(shù)之間的折中。
[0003]存在對具有在面比導(dǎo)通電阻和雪崩強度之間改進的折中的半導(dǎo)體裝置的需要。

【發(fā)明內(nèi)容】

[0004]根據(jù)實施例，一種半導(dǎo)體裝置包括密集溝槽晶體管單元陣列。密集溝槽晶體管單元陣列包括在半導(dǎo)體本體中的多個晶體管單元。多個晶體管中的每個的晶體管臺面區(qū)域的寬度W3和多個晶體管單元中的每個的第一溝槽的寬度1滿足下面的關(guān)系:w3 < 1.5 X W1O半導(dǎo)體裝置進一步包括半導(dǎo)體二極管。半導(dǎo)體二極管中的至少一個被布置在多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域。第一溝槽的深度Cl1和第二溝槽的深度d2相差至少20%。
[0005]根據(jù)半導(dǎo)體裝置的另一實施例，該半導(dǎo)體裝置包括密集溝槽晶體管單元陣列。密集溝槽晶體管單元陣列包括在半導(dǎo)體本體中的多個晶體管單元。多個晶體管單元中的每個的晶體管臺面區(qū)域的寬度W3和多個晶體管單元中的每個的第一溝槽的寬度W1滿足下面的關(guān)系:w3 < 1.5 X W1。半導(dǎo)體裝置進一步包括半導(dǎo)體二極管。半導(dǎo)體二極管中的至少一個被布置在多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域。晶體管臺面區(qū)域的寬度W3和二極管臺面區(qū)域的寬度W2相差至少20%。
[0006]根據(jù)半導(dǎo)體裝置的又一實施例，半導(dǎo)體裝置包括密集溝槽晶體管單元陣列。密集溝槽晶體管單元陣列包括在半導(dǎo)體本體中的多個晶體管單元。多個晶體管單元中的每個的晶體管臺面區(qū)域的寬度W3和多個晶體管單元中的每個的第一溝槽的寬度W1滿足下面的關(guān)系:w3〈 1.5 X W1。半導(dǎo)體裝置進一步包括半導(dǎo)體二極管。半導(dǎo)體二極管中的至少一個被布置在多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域。第一溝槽包括Ii1個電極，其中Il1 ^ 1，并且第二溝槽中的每個包括112個電極，其中 n2 ( Ii1-1o
[0007]本領(lǐng)域技術(shù)人員在閱讀下面詳細的描述時，并且在瀏覽附圖時將認識到另外的特征和優(yōu)點。
【專利附圖】

【附圖說明】
[0008]附圖被包括用以提供對本發(fā)明的進一步的理解并且被并入和構(gòu)成該說明書的一部分。這些圖示出本發(fā)明的實施例并且與描述一起用來解釋本發(fā)明的原理。將容易領(lǐng)會本發(fā)明的其它實施例和本發(fā)明的多個預(yù)期的優(yōu)點，因為參考以下詳細描述它們將變得更好理解。這些圖的元件不一定相對于彼此按比例。相似的參考數(shù)字表示相應(yīng)的相似部分。各種所示實施例的特征可以被組合，除非它們互相排斥。
[0009]實施例在圖中被描繪并且在接下來的描述中被詳述。
[0010]圖1示出包括密集溝槽晶體管單元陣列和鄰接溝槽的相對壁的半導(dǎo)體二極管的半導(dǎo)體裝置的一個實施例的示意截面圖，所述溝槽具有小于在密集溝槽晶體管單元陣列中的柵極溝槽的深度Cl1的深度d2。
[0011]圖2示出與圖1相似的半導(dǎo)體裝置的一個實施例的示意截面圖，該半導(dǎo)體裝置進一步包括比二極管臺面區(qū)域的寬度W2更小的晶體管臺面區(qū)域的寬度w3。
[0012]圖3示出與圖1相似的半導(dǎo)體裝置的一個實施例的示意截面圖，該半導(dǎo)體裝置進一步包括在密集晶體管單元陣列的柵極溝槽中的場電極，其不存在于鄰接半導(dǎo)體二極管的溝槽中。
[0013]圖4示出與圖1相似的半導(dǎo)體裝置的一個實施例的示意截面圖，該半導(dǎo)體裝置進一步包括在半導(dǎo)體二極管中的掩埋摻雜區(qū)。
[0014]圖5示出與圖1相似的半導(dǎo)體裝置的一個實施例的示意截面圖，該半導(dǎo)體裝置進一步包括在鄰近的兩個半導(dǎo)體二極管之間布置的η個密集溝槽晶體管單元。
[0015]圖6示出包括密集溝槽晶體管單元陣列和鄰接溝槽的相對壁的半導(dǎo)體二極管的半導(dǎo)體裝置的一個實施例的示意截面圖，所述溝槽具有大于晶體管臺面區(qū)域的寬度W2的二極管臺面區(qū)域的寬度w3。
[0016]圖7A示出沿著在圖1和4中示出的線AA’和BB’的凈摻雜輪廓的示例的示意圖。
[0017]圖7B示出在圖4中示出的半導(dǎo)體二極管D的pn結(jié)處的掩埋摻雜區(qū)域的摻雜劑輪廓的示例性圖。
[0018]圖8示出與圖6相似的半導(dǎo)體裝置的一個實施例的示意截面圖，該半導(dǎo)體裝置進一步包括在密集晶體管單元陣列的柵極溝槽中的場電極，其不存在于鄰接半導(dǎo)體二極管的溝槽中。
【具體實施方式】
[0019]在下面的詳細描述中，參考附圖，這些附圖構(gòu)成了詳細描述的一部分，在這些圖中借助圖示示出了可以實施本發(fā)明的特定實施例。在這方面，方向性的術(shù)語，例如“頂部”、“底部”、“前”、“后”、“前面”、“后面”、“上方”、“上面”、“下面”等等，是參考所描述的圖的方向來使用的。由于本發(fā)明的實施例的部件可被定位在許多不同的方向上，因此方向性的術(shù)語僅用于說明的目的，并且決不是限制性的。應(yīng)當(dāng)理解也可以利用其它實施例，并且可以在不脫離本發(fā)明的范圍的情況下做出結(jié)構(gòu)或邏輯改變。例如，作為一個實施例的一部分說明或者描述的特征可以在其它實施例上或者結(jié)合其它實施例使用以產(chǎn)生又一實施例。本發(fā)明旨在包括這種修改和變型。使用不應(yīng)被解釋為限制所附權(quán)利要求的范圍的特定語言來描述示例。各圖沒有按比例并且僅用于說明目的。為了清楚，如果不被另外說明，在不同圖中相同的元件或者制作過程已經(jīng)由相同的參考標記指明。
[0020]如在本說明書中使用的術(shù)語“橫向的”和“水平的”旨在描述與半導(dǎo)體襯底或半導(dǎo)體本體的第一表面平行的方向。這可以是例如晶片或者管芯的表面。
[0021]如在本說明書中使用的術(shù)語“垂直的”旨在描述被布置成與半導(dǎo)體襯底或者半導(dǎo)體本體的第一表面垂直的方向。
[0022]如在本說明書中使用的，術(shù)語“耦合”和/或“電耦合”不意味著表示元件必須被直接地耦合在一起的意思一中間元件可以被提供在“耦合的”或“電耦合的”元件之間。作為示例，沒有中間元件、部分或者全部中間元件可以是可控的以提供在“耦合的”或“電耦合的”元件之間的低歐姆連接，和在其它時間提供在“耦合的”或“電耦合的”元件之間的非低歐姆連接。術(shù)語“電連接的”旨在描述電連接在一起的元件之間的低歐姆電連接，例如通過金屬和/或高度摻雜的半導(dǎo)體的連接。
[0023]在本說明書中，η摻雜的可以指的是第一導(dǎo)電類型而P摻雜的指的是第二導(dǎo)電類型。不言而喻的是半導(dǎo)體裝置可以用相反的摻雜關(guān)系來形成以便第一導(dǎo)電類型可以是P摻雜的并且第二導(dǎo)電類型可以是η摻雜的。此外，一些圖通過在摻雜類型旁邊標明或“+”來說明相對摻雜濃度。例如，“η_”表示小于“η”摻雜區(qū)域的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)域具有比“η”摻雜區(qū)域更大的摻雜濃度。然而，除非另外說明，標明相對摻雜濃度不表示相同的相對摻雜濃度的摻雜區(qū)域具有相同的絕對摻雜濃度。例如，兩個不同的η+摻雜區(qū)域可以具有不同的絕對摻雜濃度。這同樣適用于例如“η+”摻雜的和“ρ+”摻雜的區(qū)域。
[0024]圖1示出半導(dǎo)體裝置1010的一個實施例的示意截面圖，該半導(dǎo)體裝置包括密集溝槽晶體管單元陣列和鄰接溝槽108的相對壁105，106的半導(dǎo)體二極管D，所述溝槽具有小于在密集溝槽晶體管單元陣列中的柵極溝槽110的深度Cl1的深度d2。術(shù)語溝槽的深度被定義為在溝槽底部的頂點到鄰接溝槽的臺面區(qū)域的頂面之間的距離。臺面區(qū)域的頂面是在此處臺面區(qū)域的半導(dǎo)體材料被覆蓋有電介質(zhì)的界面。
[0025]密集溝槽晶體管單元陣列和半導(dǎo)體二極管D被形成在可包括半導(dǎo)體襯底，例如硅(Si)襯底或者半導(dǎo)體化合物襯底，例如SiC或II1-V化合物半導(dǎo)體襯底的半導(dǎo)體本體109中?？梢栽诎雽?dǎo)體襯底上形成一個或多個半導(dǎo)體層，例如外延半導(dǎo)體層。
[0026]密集溝槽晶體管單元陣列包括多個晶體管單元C。每個晶體管臺面區(qū)域M的寬度W3和在第一面112處的柵極溝槽110的寬度W1滿足下面的關(guān)系:w3 < 1.5 X W10術(shù)語臺面區(qū)域的寬度被定義為三個寬度(即在鄰接臺面區(qū)域的溝槽的深度的20%處的第一寬度，在鄰接臺面區(qū)域的溝槽的深度的50%處的第二寬度和在鄰接臺面區(qū)域的溝槽的深度的80%處的第三寬度)的平均值。臺面區(qū)域的寬度的定義同樣適用于溝槽的寬度。晶體管單元C中的每個包括沿著垂直方向I從第一面112 (例如正面)延伸到半導(dǎo)體本體109中的柵極溝槽110。柵極溝槽110包括柵極電極114和由電介質(zhì)結(jié)構(gòu)118電隔離的場電極116。電介質(zhì)結(jié)構(gòu)118可以包括多個電介質(zhì)材料和/或?qū)樱鐖鲭娊橘|(zhì)(諸如在圍繞場電極116的柵極溝槽110的底部中的場氧化物)和柵極電介質(zhì)，諸如在柵極電極114和半導(dǎo)體本體109的周圍部分之間的溝槽的頂部中的柵極氧化物。場電極116是可選的并且取決于例如對裝置的電壓阻斷能力的要求，其它實施例可以不包括或包括甚至多于一個的場電極。在溝槽108中，一個或多個場電極也可以存在于柵極電極114的下面。
[0027]每個晶體管單元C的晶體管臺面區(qū)域M包括P摻雜的本體區(qū)域120和n+摻雜的源極區(qū)域122。P摻雜的本體區(qū)域120和n+摻雜的源極區(qū)域122被電耦合到在第一面112處的接觸124。接觸124以簡化的方式被示出在圖1中并且可以包括在溝槽接觸的側(cè)壁處鄰接n+摻雜的源極區(qū)域122和在溝槽接觸的底面處鄰接P摻雜的本體區(qū)域120的溝槽接觸。作為另一示例，接觸124可以電接觸在第一面112處的第一表面區(qū)域中的n+摻雜的源極區(qū)域122和在第一面112處的第二表面區(qū)域處的P摻雜的本體區(qū)域120。換句話說，n+摻雜的源極區(qū)域122和P摻雜的本體區(qū)域120鄰接在第一面112處的不同表面區(qū)域。作為示例，η+摻雜的源極區(qū)域122可以通過將離子掩模注入到半導(dǎo)體本體109中來制作。
[0028]半導(dǎo)體二極管D位于密集溝槽晶體管單元陣列的晶體管單元C之間。半導(dǎo)體二極管D包括P摻雜的陽極區(qū)域126。根據(jù)一個實施例，P摻雜的陽極區(qū)域126和P摻雜的本體區(qū)域120例如通過一個或多個離子注入和/或擴散過程來被同時地加工。根據(jù)另一實施例，與P摻雜的本體區(qū)域120相比，P摻雜的陽極區(qū)域126可以包括其它或另外的摻雜過程。根據(jù)一個實施例，P摻雜的陽極區(qū)域126和P摻雜的本體區(qū)域120被電耦合，例如短路。因此，晶體管單元C和半導(dǎo)體二極管D被并聯(lián)連接。
[0029]η摻雜的漂移區(qū)128形成半導(dǎo)體本體109的一部分。在半導(dǎo)體二極管D的區(qū)域中的η摻雜的漂移區(qū)128的一部分構(gòu)成二極管D的陰極區(qū)域的一部分。η摻雜的漂移區(qū)128通過η+摻雜的接觸區(qū)130被電耦合到接觸132，例如在與第一面112相對的第二面134處
的金屬或金屬合金層堆疊。
[0030]在密集溝槽晶體管單元中，在柵極溝槽110的底面周圍開始雪崩擊穿。通過調(diào)整比在密集溝槽晶體管單元陣列中的柵極溝槽Iio的深度Cl1更小的鄰接半導(dǎo)體二極管D的溝槽108的深度d2。雪崩擊穿從密集溝槽晶體管單元C移動到半導(dǎo)體二極管D的區(qū)域，例如沿著二極管臺面區(qū)域的橫向方向的中心。根據(jù)一個實施例，在深度Cl1和深度d2之間的差被適當(dāng)?shù)剡x擇以便在P摻雜的本體區(qū)域120和η摻雜的漂移區(qū)128之間的電擊穿電壓Vbrt和在半導(dǎo)體二極管D的陽極區(qū)域126和陰極區(qū)域之間的電擊穿電壓Vfc2滿足下面的關(guān)系:5
V( Vbrl - Vbr2 ( 20 V。
[0031]與柵極溝槽110的深度Cl1相比，鄰接半導(dǎo)體二極管D的溝槽108的深度d2的減小允許密集溝槽晶體管單元概念的維持，同時將雪崩擊穿從密集溝槽晶體管單元C移開到半導(dǎo)體二極管D。因此，可以避免和/或抵消電裝置參數(shù)的非預(yù)期的漂移，例如由于在電介質(zhì)結(jié)構(gòu)118的場氧化物和/或柵極氧化物中熱載流子的捕獲引起的在晶體管單元陣列中的擊穿電壓和/或閾值電壓的漂移。
[0032]根據(jù)一個實施例，在兩個鄰近半導(dǎo)體二極管之間的密集溝槽晶體管單元C的數(shù)目是在2到20的范圍中。作為示例，可以應(yīng)用密集溝槽晶體管單元C和半導(dǎo)體二極管D的交替的布局。因為在條紋陣列布局中密集溝槽晶體管單元條紋的寬度有點小，例如在2到15 μ m之間的范圍中，在半導(dǎo)體二極管的雪崩擊穿期間生成的熱被熱傳導(dǎo)到密集溝槽晶體管單元陣列中并且不僅在半導(dǎo)體二極管D中而且遍及密集溝槽晶體管單元陣列來消散。
[0033]除了減小鄰接半導(dǎo)體二極管D的溝槽108的深度d2，可以采取替代的和/或另外的措施來將雪崩擊穿從密集溝槽晶體管單元陣列移動到半導(dǎo)體二極管D。
[0034]圖2示出半導(dǎo)體裝置1011的一個實施例的示意截面圖。除了與在圖1中示出的實施例相似的結(jié)構(gòu)特征以外，晶體管臺面區(qū)域M的寬度W3比半導(dǎo)體二極管D的臺面區(qū)域的寬度W2小至少20%。通過增加半導(dǎo)體二極管D的臺面區(qū)域的寬度w2，與密集溝槽晶體管單元C的擊穿電壓Vbrt相比，半導(dǎo)體二極管D的電擊穿電壓Vfc2可被進一步減小。因此，措施的結(jié)合，即相比于深度Cl1來減小深度d2并且相比于寬度W3來增加寬度W2允許將雪崩擊穿從密集晶體管單元陣列移動到半導(dǎo)體二極管D。增加寬度W2進一步允許半導(dǎo)體二極管D的雪崩擊穿區(qū)域的增加。這導(dǎo)致半導(dǎo)體二極管D的電流能力的增加。
[0035]除了相比于W3來增加寬度w2，當(dāng)通過相比于柵極溝槽110的深度Cl1進一步減小溝槽108的深度d2來過度補償對擊穿電壓的該影響時，寬度W2也可以相比于寬度W3被減小。根據(jù)實施例，寬度W2和W3相差至少20%。
[0036]圖3示出半導(dǎo)體裝置1012的一個實施例的示意截面圖。除了與在圖1中示出的實施例相似的結(jié)構(gòu)特征以外，在柵極溝槽Iio中的電極的數(shù)目比在溝槽108的每個中的電極的數(shù)目更大。然而，在圖3中示出的柵極溝槽110包括場電極116和柵極電極114，溝槽108中的每個缺少場電極116。根據(jù)一個實施例，其中柵極溝槽110包括Ii1個電極，其中Ii1≥1，并且第二溝槽中的每個包括n2個電極，其中n2≤n1-1。
[0037]當(dāng)相比于在鄰接二極管的溝槽108中的電極的數(shù)目來增加在柵極溝槽110中的電極的數(shù)目時，半導(dǎo)體二極管D的電擊穿電壓Vto2可以相比于密集溝槽晶體管單元C的擊穿電壓Vfcl而被減小。這導(dǎo)致將雪崩擊穿從密集晶體管單元陣列移開到半導(dǎo)體二極管D的益處。因此，可以避免和/或抵消電裝置參數(shù)的非預(yù)期的漂移，例如由于在電介質(zhì)結(jié)構(gòu)118的場氧化物和/或柵極氧化物中熱載流子的捕獲引起的在晶體管單元陣列中的擊穿電壓和/或閾值電壓的漂移。
[0038]圖4示出半導(dǎo)體裝置1013的一個實施例的示意截面圖。除了與在圖1中示出的實施例相似的結(jié)構(gòu)特征之外，半導(dǎo)體裝置1013包括在陽極區(qū)域126和作為η摻雜的漂移區(qū)128的一部分的陰極區(qū)域之間的接合處的在半導(dǎo)體二極管D中的被掩埋的摻雜區(qū)136。根據(jù)一個實施例，被掩埋的摻雜區(qū)136導(dǎo)致在陽極區(qū)域126和陰極區(qū)域之間的接合處的在陽極區(qū)域126中的增加的P摻雜。根據(jù)另一實施例，被掩埋的摻雜區(qū)136導(dǎo)致在陽極區(qū)域126和陰極區(qū)域之間的接合處的陰極區(qū)域中的增加的η摻雜。
[0039]當(dāng)如上面所描述地形成被掩埋的摻雜區(qū)136時，半導(dǎo)體二極管D的電擊穿電壓Vbrt可以相比于密集溝槽晶體管單元C的擊穿電壓Vbri而被減小。這導(dǎo)致將雪崩擊穿從密集晶體管單元陣列移開到半導(dǎo)體二極管D的益處。因此，可以避免和/或抵消電裝置參數(shù)的非預(yù)期的漂移，例如由于在電介質(zhì)結(jié)構(gòu)118的場氧化物和/或柵極氧化物中熱載流子的捕獲引起的在晶體管單元陣列中的擊穿電壓和/或閾值電壓的漂移。
[0040]圖5示出半導(dǎo)體裝置1014的一個實施例的示意截面圖。除了與在圖1中示出的實施例相似的結(jié)構(gòu)特征之外，半導(dǎo)體裝置1013包括在鄰近的兩個半導(dǎo)體二極管D1和D2之間布置的η個密集溝槽晶體管單元。根據(jù)一個實施例，數(shù)目η在2到20之間變動。密集溝槽晶體管單元C和二極管D1和D2的布局可以是條紋形狀的布局。根據(jù)其它實施例，密集溝槽晶體管單元C的布局也可以是多邊形的。
[0041]圖6示出半導(dǎo)體裝置1015的一個實施例的示意截面圖,其包括密集溝槽晶體管單元陣列和鄰接溝槽108的相對壁105，106的半導(dǎo)體二極管D，所述溝槽具有與在密集溝槽晶體管單元陣列中的柵極溝槽110相同的深度。通過調(diào)整比密集溝槽晶體管單元C的臺面區(qū)域的寬度W3更大的半導(dǎo)體二極管D的臺面區(qū)域的寬度w2，半導(dǎo)體二極管D的電擊穿電壓Vbr2可以相比于密集溝槽晶體管單元C的擊穿電壓Vtol被減小。這導(dǎo)致將雪崩擊穿從密集晶體管單元陣列移開到半導(dǎo)體二極管D的益處。因此，可以避免和/或抵消電裝置參數(shù)的非預(yù)期的漂移，例如由于在電介質(zhì)結(jié)構(gòu)118的場氧化物和/或柵極氧化物中熱載流子的捕獲引起的在晶體管單元陣列中的擊穿電壓和/或閾值電壓的漂移。
[0042]可選的P+摻雜的陽極接觸區(qū)域138可以被嵌入到P摻雜的陽極區(qū)域126中，用于將P摻雜的陽極區(qū)域126電耦合到在第一面112上方的布線區(qū)域中的導(dǎo)電層?？蛇x的P+摻雜的陽極接觸區(qū)域138也可以被用作中間區(qū)域，支持在P摻雜的本體區(qū)域120和在第一面112上方的布線區(qū)域中的導(dǎo)電層之間的電接觸。可選的P+摻雜的陽極接觸區(qū)域138也可以存在于上面或下面描述的實施例的任何一個中。
[0043]圖7A示出沿著在圖1和4中示出的線AA’和BB’的凈摻雜輪廓的示例的示意圖。在圖7A中，標記A表示沿著在圖1中示出的半導(dǎo)體二極管D的臺面區(qū)域的線AA’的凈摻雜曲線。在圖7A中，標記B表示沿著在圖4中示出的半導(dǎo)體二極管D的臺面區(qū)域的線BB’的凈摻雜曲線。在示出的實施例中，相比于在圖1中示出的半導(dǎo)體二極管D的陰極區(qū)域，被掩埋的摻雜區(qū)136導(dǎo)致在圖4中示出的半導(dǎo)體二極管D的陰極區(qū)域中摻雜水平的增加。相比于圖1的半導(dǎo)體二極管D，這引起在圖4的半導(dǎo)體二極管D中陽極區(qū)域和陰極區(qū)域之間的擊穿電壓Vfc2的進一步減小，并且因此是將雪崩擊穿從密集溝槽晶體管單元C移動到半導(dǎo)體二極管D的又一個措施。
[0044]根據(jù)另一實施例，被掩埋的摻雜區(qū)136也可以與用于減小半導(dǎo)體二極管D的擊穿電壓的其它措施相結(jié)合。在這種情況下，被掩埋的摻雜區(qū)136也可以包括補償摻雜劑，導(dǎo)致在相應(yīng)區(qū)域中凈摻雜的減小。如果與用于減小半導(dǎo)體二極管D的擊穿電壓的其它措施相結(jié)合，這仍可以導(dǎo)致半導(dǎo)體二極管的擊穿電壓的減小。
[0045]圖7B示出被掩埋的摻雜區(qū)136的摻雜輪廓的實例。輪廓Pl和P2接近箱形輪廓(box profile) PB,而輪廓Pl基于單個注入和向外擴散,導(dǎo)致寬平臺(broad plateau),輪廓P2基于在不同注入能量下的多個注入，導(dǎo)致在向外擴散期間的重疊子輪廓。這些輪廓可以被調(diào)整到半導(dǎo)體二極管D的任何所需的擊穿電壓。
[0046]圖8示出半導(dǎo)體裝置1016的一個實施例的示意截面圖。除了與在圖6中示出的實施例相似的結(jié)構(gòu)特征之外，在柵極溝槽110中的電極的數(shù)目比在溝槽108的每個中的電極的數(shù)目更大。在圖6中示出的柵極溝槽110包括場電極116和柵極電極114，而溝槽108中的每個缺少場電極116。根據(jù)一個實施例，其中柵極溝槽110包括Ii1個電極，其中Ii1 ^1，并且第二溝槽中的每個包括n2個電極，其中n2 (叫-1。
[0047]當(dāng)相比于在鄰接二極管的溝槽108中的電極的數(shù)目來增加在柵極溝槽110中的電極的數(shù)目時，半導(dǎo)體二極管D的電擊穿電壓Vto2可以相比于密集溝槽晶體管單元C的擊穿電壓Vfcl被減小。這導(dǎo)致將雪崩擊穿從密集晶體管單元陣列移開到半導(dǎo)體二極管D的益處。因此，可以避免和/或抵消電裝置參數(shù)的非預(yù)期的漂移，例如由于在電介質(zhì)結(jié)構(gòu)118的場氧化物和/或柵極氧化物中熱載流子的捕獲引起的在晶體管單元陣列中的擊穿電壓和/或閾值電壓的漂移。
[0048]上面描述的實施例的特征可以以任何方式被結(jié)合，除非它們不互相排斥。具體地，包括下述的措施可以以任何方式結(jié)合:相比于在密集溝槽晶體管單元陣列中電極的數(shù)目來減小在鄰接半導(dǎo)體二極管的溝槽108中電極的數(shù)目，相比于晶體管單元C的臺面區(qū)域的寬度^來改變半導(dǎo)體二極管D的臺面區(qū)域的寬度W2,在半導(dǎo)體二極管D中形成被掩埋的摻雜區(qū)136，相比于在密集溝槽晶體管單元陣列中的柵極溝槽110的深度Cl1來減小在鄰接半導(dǎo)體二極管D的溝槽108中的深度d2。[0049]在上面描述的實施例中，電擊穿可以被束縛在半導(dǎo)體二極管D的臺面區(qū)域的中心內(nèi)，即遠離在溝槽中的電介質(zhì)。因此，可以抵消或者避免在電介質(zhì)中截留的電荷和在電介質(zhì)處的界面損壞。
[0050]上面描述的密集溝槽晶體管單元和半導(dǎo)體二極管的實施例中的任何一個可以是包括另外的電路元件的集成電路的一部分。
[0051]盡管這里已經(jīng)示出并描述了具體的實施例，但本領(lǐng)域技術(shù)人員將認識到在不脫離本發(fā)明的范圍的情況下多種替換和/或等價實施方式可以替代示出和描述的具體實施例。本申請旨在覆蓋在這里討論的具體實施例的任何改編或變型。因此，本發(fā)明旨在僅由權(quán)利要求及其等價物來限制。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括: 密集溝槽晶體管單元陣列，其包括在半導(dǎo)體本體中的多個晶體管單元，其中所述多個晶體管單元中的每個的晶體管臺面區(qū)域的寬度W3和所述多個晶體管單元中的每個的第一溝槽的寬度W1滿足下面的關(guān)系:w3〈 1.5 X w1; 半導(dǎo)體二極管，其中半導(dǎo)體二極管中的至少一個被布置在所述多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域；并且其中 所述第一溝槽的深度Cl1和所述第二溝槽的深度d2相差至少20%。
2.權(quán)利要求1的半導(dǎo)體裝置，其中所述晶體管臺面區(qū)域的寬度W3和所述二極管臺面區(qū)域的寬度W2相差至少20%。
3.權(quán)利要求1的半導(dǎo)體裝置，其中所述第一溝槽包括Ii1個電極，其中Ii1^ 1，并且所述第二溝槽中的每個包括n2個電極，其中n2 ≤Ii1-U
4.權(quán)利要求1的半導(dǎo)體裝置，進一步包括: 與第二導(dǎo)電類型互補的第一導(dǎo)電類型的半導(dǎo)體區(qū)域，其中所述半導(dǎo)體區(qū)域鄰接所述多個晶體管單元的本體區(qū)域和對應(yīng)于所述至少一個半導(dǎo)體二極管的陽極區(qū)域和陰極區(qū)域中的一個的第二導(dǎo)電類型的二極管區(qū)域；并且進一步包括 補償摻雜劑，與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的凈摻雜相比，所述補償摻雜劑降低在所述至少一個半導(dǎo)體二極管的區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的凈摻雜。
5.權(quán)利要求2的半導(dǎo)體裝置，其中與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的凈摻雜相比，所述補償摻雜劑在50%到95%之間的范圍中降低在所述半導(dǎo)體二極管的所述區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的所述凈摻雜。
6.權(quán)利要求1的半導(dǎo)體裝置，其中在所述密集溝槽晶體管單元的本體區(qū)域和漏極區(qū)域之間的電擊穿電Svbrt和在所述半導(dǎo)體二極管中的至少一個的陽極區(qū)域和陰極區(qū)域之間的電擊穿電壓Vfc2滿足下面的關(guān)系:5 V≤Vbrl - Vbr2 ≤20 V。
7.權(quán)利要求1的半導(dǎo)體裝置，進一步包括在所述半導(dǎo)體二極管的區(qū)域中的至少一部分所述半導(dǎo)體區(qū)域中掩埋的摻雜區(qū)，其中所述摻雜區(qū)包括大于在所述半導(dǎo)體區(qū)域的周圍部分中的凈摻雜。
8.權(quán)利要求1的半導(dǎo)體裝置，其中在所述半導(dǎo)體二極管的鄰近兩個之間布置的密集溝槽晶體管單元的數(shù)目是在2到20的范圍中。
9.權(quán)利要求1的半導(dǎo)體裝置，其中所述晶體管單元和所述半導(dǎo)體二極管的并聯(lián)連接的電擊穿位于沿著所述二極管臺面區(qū)域的橫向方向的中心周圍。
10.一種半導(dǎo)體裝置，包括: 密集溝槽晶體管單元陣列，其包括在半導(dǎo)體本體中的多個晶體管單元，其中所述多個晶體管單元中的每個的晶體管臺面區(qū)域的寬度W3和所述多個晶體管單元中的每個的第一溝槽的寬度W1滿足下面的關(guān)系:w3〈 1.5 X w1; 半導(dǎo)體二極管，其中所述半導(dǎo)體二極管中的至少一個被布置在所述多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域；并且其中 所述晶體管臺面區(qū)域的寬度W3和所述二極管臺面區(qū)域的寬度W2相差至少20%。
11.權(quán)利要求10的半導(dǎo)體裝置，其中所述第一溝槽的深度Cl1和所述第二溝槽的深度d2相差至少20%。
12.權(quán)利要求10的半導(dǎo)體裝置，其中所述第一溝槽包括Ii1個電極，其中Ii1^ 1，并且所述第二溝槽中的每個包括n2個電極，其中n2 ( Ii1-U
13.權(quán)利要求10的半導(dǎo)體裝置，進一步包括: 與第二導(dǎo)電類型互補的第一導(dǎo)電類型的半導(dǎo)體區(qū)域，其中所述半導(dǎo)體區(qū)域鄰接所述多個晶體管單元的本體區(qū)域和對應(yīng)于所述至少一個半導(dǎo)體二極管的陽極區(qū)域和陰極區(qū)域中的一個的第二導(dǎo)電類型的二極管區(qū)域；和 補償摻雜劑，與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的凈摻雜相比，所述補償摻雜劑降低在所述至少一個半導(dǎo)體二極管的區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的凈摻雜。
14.權(quán)利要求10的半導(dǎo)體裝置，其中與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的凈摻雜相比，所述補償摻雜劑在50%到95%之間的范圍中降低在所述半導(dǎo)體二極管的所述區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的所述凈摻雜。
15.權(quán)利要求10的半導(dǎo)體裝置，其中在所述密集溝槽晶體管單元的本體區(qū)域和漏極區(qū)域之間的電擊穿電SVbrt和在所述半導(dǎo)體二極管中的至少一個的陽極區(qū)域和陰極區(qū)域之間的電擊穿電壓Vfc2滿足下面的關(guān)系:5 V≤Vbrl - Vbr2 ( 20 V。
16.權(quán)利要求10的半導(dǎo)體裝置，進一步包括在所述半導(dǎo)體二極管的區(qū)域中的至少一部分所述半導(dǎo)體區(qū)域中掩埋的摻雜區(qū)，其中所述摻雜區(qū)包括大于在所述半導(dǎo)體區(qū)域的周圍部分中的凈摻雜。
17.權(quán)利要求10的半導(dǎo)體裝置，其中在所述半導(dǎo)體二極管的鄰近兩個之間布置的密集溝槽晶體管單元的數(shù)目是在 2到20的范圍中。
18.一種半導(dǎo)體裝置，包括: 密集溝槽晶體管單元陣列，其包括在半導(dǎo)體本體中的多個晶體管單元，其中所述多個晶體管單元的晶體管臺面區(qū)域的寬度W3和所述多個晶體管單元的第一溝槽的寬度W1滿足下面的關(guān)系:w3 < 1.5 X W1 ； 半導(dǎo)體二極管，其中所述半導(dǎo)體二極管中的至少一個被布置在所述多個晶體管單元的第一和第二部分之間并且包括鄰接第二溝槽的相對壁的二極管臺面區(qū)域；并且其中 所述第一溝槽包括Ii1個電極，其中Ii1 ^ 1，并且所述第二溝槽中的每個包括n2個電極，其中 n2 ( Ii1-1o
19.權(quán)利要求18的半導(dǎo)體裝置，其中所述晶體管臺面區(qū)域的寬度W3和所述二極管臺面區(qū)域的寬度W2相差至少20%。
20.權(quán)利要求18的半導(dǎo)體裝置，其中所述第一溝槽的深度Cl1和所述第二溝槽的深度d2相差至少20%。
21.權(quán)利要求18的半導(dǎo)體裝置，進一步包括: 與第二導(dǎo)電類型互補的第一導(dǎo)電類型的半導(dǎo)體區(qū)域，其中所述半導(dǎo)體區(qū)域鄰接所述多個晶體管單元的本體區(qū)域和對應(yīng)于所述至少一個半導(dǎo)體二極管的陽極區(qū)域和陰極區(qū)域中的一個的第二導(dǎo)電類型的二極管區(qū)域；和 補償摻雜劑，與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的所述凈摻雜相比，所述補償摻雜 劑降低在所述至少一個半導(dǎo)體二極管的區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的凈摻雜。
22.權(quán)利要求18的半導(dǎo)體裝置，其中與在所述多個晶體管單元的區(qū)域中的半導(dǎo)體區(qū)域的對應(yīng)深度范圍中的凈摻雜相比，所述補償摻雜劑在50%到95%之間的范圍中降低在所述半導(dǎo)體二極管的所述區(qū)域中的所述半導(dǎo)體區(qū)域的深度范圍中的所述凈摻雜。
23.權(quán)利要求18的半導(dǎo)體裝置，其中在所述密集溝槽晶體管單元的本體區(qū)域和漏極區(qū)域之間的電擊穿電Svbrt和在所述半導(dǎo)體二極管中的至少一個的陽極區(qū)域和陰極區(qū)域之間的電擊穿電壓Vfc2滿足下面的關(guān)系:5 V≤Vbrl - Vbr2 ( 20 V。
24.權(quán)利要求18的半導(dǎo)體裝置，進一步包括在所述半導(dǎo)體二極管的區(qū)域中的至少一部分所述半導(dǎo)體區(qū)域中掩埋的摻雜區(qū)，其中所述摻雜區(qū)包括大于在所述半導(dǎo)體區(qū)域的周圍部分中的凈摻雜。
25.權(quán)利要求18的半導(dǎo)體裝置，其中在所述半導(dǎo)體二極管的鄰近兩個之間布置的密集溝槽晶體管單元的數(shù)目是在2到20的范圍中。
26.—種包括權(quán)利要`求1的半導(dǎo)體裝置的集成電路。
【文檔編號】H01L27/06GK103872042SQ201310691281
【公開日】2014年6月18日 申請日期:2013年12月17日 優(yōu)先權(quán)日:2012年12月17日
【發(fā)明者】P.內(nèi)勒, M.聰?shù)聽? 申請人:英飛凌科技股份有限公司