半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法
【專利摘要】半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。一種半導(dǎo)體器件包括半導(dǎo)體襯底，該半導(dǎo)體襯底包括具有多邊形幾何形狀的主表面和在半導(dǎo)體襯底上的主區(qū)域內(nèi)制造的主電路。主電路可操作用于執(zhí)行電主要功能。主區(qū)域在半導(dǎo)體襯底的主表面上延伸，保留開放在半導(dǎo)體襯底的主表面的多邊形幾何形狀的角處的至少一個(gè)角區(qū)。該角區(qū)在所述角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300μm。
【專利說明】半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]實(shí)施例涉及基于半導(dǎo)體的電路并且具體涉及半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]在制造過程期間半導(dǎo)體器件經(jīng)常被暴露于高溫和變化的壓強(qiáng)。而且在薄晶片上通過鋸割方法分離芯片期間，存在無意地在芯片的硅側(cè)壁處產(chǎn)生輕微預(yù)損傷的風(fēng)險(xiǎn)。在這樣的位置處，由于另外的溫度負(fù)載和應(yīng)力負(fù)載，在封裝芯片的進(jìn)一步處理期間在硅內(nèi)可能出現(xiàn)長(zhǎng)距離裂縫的發(fā)展或傳播。這種裂縫可能導(dǎo)致故障或者擊穿。希望避免這種電擊穿。

【發(fā)明內(nèi)容】

[0003]一種根據(jù)實(shí)施例的半導(dǎo)體器件包括:半導(dǎo)體襯底，其包括具有多邊形幾何形狀的主表面，和在半導(dǎo)體襯底上的主區(qū)域內(nèi)制造的主電路。主電路可操作用于執(zhí)行電主要功能。主區(qū)域在半導(dǎo)體襯底的主表面上延伸，保留開放在半導(dǎo)體襯底的主表面的多邊形幾何形狀的角處的至少一個(gè)角區(qū)。角區(qū)在角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300 μ m。
[0004]實(shí)施例可以基于發(fā)現(xiàn)在制造過程期間在半導(dǎo)體襯底內(nèi)由不同種類的負(fù)載引起的裂縫可以經(jīng)常在半導(dǎo)體器件的角的附近到達(dá)半導(dǎo)體的主表面?？梢酝ㄟ^從主電路的元件保留開放角區(qū)來避免半導(dǎo)體器件的故障和/或擊穿以便半導(dǎo)體器件的主要電功能明顯地更少被這些裂縫危害。這樣，也可以改善可靠性和/或生產(chǎn)產(chǎn)量。
[0005]在一些實(shí)施例中，半導(dǎo)體器件可以包括在半導(dǎo)體襯底上的至少一個(gè)角區(qū)內(nèi)制造的電測(cè)試電路。電測(cè)試電路可操作用于能夠?qū)崿F(xiàn)電測(cè)試功能。這樣，角區(qū)的空間可被用于測(cè)試測(cè)量(例如導(dǎo)通狀態(tài)電阻)的結(jié)構(gòu)。然而，在角區(qū)內(nèi)的裂縫可能不導(dǎo)致主電路的故障或擊穿使得半導(dǎo)體器件可以仍是可用的。此外，在這種情況下角區(qū)可以不是被浪費(fèi)的空間。
[0006]在一些實(shí)施例中，在半導(dǎo)體襯底上的角區(qū)內(nèi)制造的所有導(dǎo)電結(jié)構(gòu)被電連接到半導(dǎo)體襯底或者被電隔離以便在半導(dǎo)體器件的操作狀態(tài)中導(dǎo)電結(jié)構(gòu)中的每個(gè)包括基本上與半導(dǎo)體襯底相同的電勢(shì)或者是電浮動(dòng)的。這樣，可以避免由裂縫引起的短路。
[0007]—些實(shí)施例涉及包括根據(jù)所描述的構(gòu)思的半導(dǎo)體器件的功率半導(dǎo)體器件，其中主電路的至少一個(gè)有源元件包括高于IOV的擊穿電壓。
【專利附圖】

【附圖說明】
[0008]設(shè)備和/或方法的一些實(shí)施例將在下面僅作為示例并且參照附圖被描述，其中 圖1示出半導(dǎo)體器件的示意鳥瞰圖；
圖2示出半導(dǎo)體器件的角區(qū)的示意圖示；
圖3示出半導(dǎo)體器件的示意鳥瞰圖；
圖4示出另一半導(dǎo)體器件的示意鳥瞰圖；
圖5示出角區(qū)的示意圖示； 圖6示出在半導(dǎo)體器件的半導(dǎo)體襯底上的角區(qū)內(nèi)和主區(qū)域內(nèi)的溝槽的示意圖示；
圖7示出半導(dǎo)體器件的晶體管的示意截面；和 圖8示出用于制作半導(dǎo)體器件的方法的流程圖。
【具體實(shí)施方式】
[0009]現(xiàn)在將參照其中一些示例實(shí)施例被示出的附圖來更完整地描述各種示例實(shí)施例。在圖中，為了清晰起見，線，層和/或區(qū)域的厚度可以被夸大。
[0010]因此，雖然示例實(shí)施例能夠有各種修改和替代形式，其實(shí)施例在圖中作為示例被示出并且將在本文被詳細(xì)地描述。然而，應(yīng)該理解沒有旨在將示例實(shí)施例限制到公開的特定形式，而是相反，示例實(shí)施例將覆蓋落入本發(fā)明范圍內(nèi)的所有修改，等同物，和替代。遍及各圖的描述，相似數(shù)字指的是相似或者類似的元件。
[0011]將理解的是當(dāng)元件被提及為“連接”或“耦合”到另一元件時(shí)，其可以被直接地連接或者耦合到該另一元件或者可以存在中間元件。相比之下，當(dāng)元件被提及為“直接連接”或者“直接耦合”到另一元件時(shí)，不存在中間元件。用來描述元件之間的關(guān)系的其它詞應(yīng)以類似的方式被解釋(例如“在兩者之間”對(duì)比“直接在兩者之間”，“鄰近”對(duì)比“直接鄰近”等)。
[0012]本文使用的術(shù)語僅用于描述特定實(shí)施例的目的并且不旨在為示例實(shí)施例的限制。如本文使用的，單數(shù)形式“一”，“一個(gè)”和“這個(gè)”旨在也包括復(fù)數(shù)形式，除非上下文清楚地另外表明。將進(jìn)一步理解當(dāng)在本文使用時(shí)，術(shù)語“包含”，“含有”，“包括”和/或“含括”指明所述特征，整數(shù)，步驟，操作，元件和/或部件的存在，但是不排除一個(gè)或多個(gè)其它特征，整數(shù)，步驟，操作，元件，部件和/或其組的存在或加入。
[0013]除非另外定義，本文使用的所有術(shù)語(包括技術(shù)和科技術(shù)語)具有與由示例實(shí)施例屬于的領(lǐng)域的普通技術(shù)人員通常理解的相同的意思。將進(jìn)一步理解到術(shù)語(例如在通常使用的字典中定義的術(shù)語)應(yīng)被解釋為具有與其在相關(guān)領(lǐng)域的情況下的意思一致的意思并且將不被以理想化或過度正式的意義來被解釋，除非本文明確地這樣定義。
[0014]圖1示出根據(jù)實(shí)施例的半導(dǎo)體器件100的示意圖。半導(dǎo)體器件100包括半導(dǎo)體襯底。該半導(dǎo)體襯底包括具有多邊形幾何形狀的主表面。此外，半導(dǎo)體器件100包括在半導(dǎo)體襯底上的主區(qū)域110內(nèi)制造的主電路。主電路可操作用于執(zhí)行半導(dǎo)體器件100的電主要功能。主區(qū)域110在半導(dǎo)體襯底的主表面上延伸，保留開放在半導(dǎo)體襯底的主表面的多邊形幾何形狀的角122處的至少一個(gè)角區(qū)120。角區(qū)120在角122處開始沿著半導(dǎo)體襯底的邊緣124延伸至少300 μ m。
[0015]在半導(dǎo)體器件100的制造過程(例如以后的晶片鋸割和封裝)期間，不同種類的應(yīng)力被施加到半導(dǎo)體器件100。應(yīng)力可能在半導(dǎo)體襯底中產(chǎn)生裂縫。例如，這些裂縫可能通常出現(xiàn)在背面的附近并且經(jīng)常留在那里(例如取決于封裝的類型和/或半導(dǎo)體器件的類型)。由于不同種類的應(yīng)力條件，尤其是靠近芯片角(半導(dǎo)體襯底的角122)，這些裂縫可以偏斜到在芯片角區(qū)(半導(dǎo)體襯底的角區(qū)120)內(nèi)的表面(半導(dǎo)體襯底的主表面)。這些裂縫中的大多數(shù)發(fā)生在半導(dǎo)體襯底的主表面處從半導(dǎo)體襯底的角起300 μ m的范圍內(nèi)。通過保留開放角區(qū)120，可以避免由這種裂縫引起的在有源芯片區(qū)域(半導(dǎo)體襯底的主區(qū)域110)內(nèi)的故障和/或擊穿。此外，可以改善半導(dǎo)體器件100的產(chǎn)量和/或可用性。
[0016]半導(dǎo)體襯底可以是在其上制造電路(例如主電路)的塊體材料。例如，取決于半導(dǎo)體器件的種類，半導(dǎo)體襯底可以包括任何半導(dǎo)體材料(例如硅或砷化鎵)。半導(dǎo)體襯底可以在半導(dǎo)體器件100的前端制造期間已經(jīng)成為晶片的一部分并且可以后來從其它半導(dǎo)體器件分離。半導(dǎo)體襯底可以包括基本摻雜(例如η或P摻雜)。
[0017]半導(dǎo)體襯底的主表面可以是在上面制造主電路的表面。這個(gè)主表面包括多邊形幾何形狀(例如矩形，正方形或三角形)。
[0018]主電路能夠?qū)崿F(xiàn)半導(dǎo)體器件100的電主要功能。取決于半導(dǎo)體器件的種類，主電路可以包括任意數(shù)目和/或任意類型的電有源和/或無源元件。例如，主電路可以包括單一晶體管(例如功率半導(dǎo)體器件)或者可以是例如具有模擬(例如電荷泵，鎖相環(huán)和/或放大器)和/或數(shù)字(例如算術(shù)邏輯單元)部分的高度復(fù)雜電路以及如存儲(chǔ)塊的不同功能塊，模-數(shù)轉(zhuǎn)換器和/或輸入-輸出接口或者任何其它電路。然而，用于生產(chǎn)測(cè)試或監(jiān)測(cè)的電測(cè)試電路(例如用于導(dǎo)通狀態(tài)電阻測(cè)量)可以不是主電路的一部分，因?yàn)檫@些電測(cè)試電路可能無助于半導(dǎo)體器件100的電主要功能的執(zhí)行。
[0019]主電路被制造在半導(dǎo)體襯底上。這可以意味著主電路的元件被制造在半導(dǎo)體襯底(例如晶體管柵極，接觸或金屬層)的主表面的頂部上。然而，其也可以包括從表面開始制造在襯底中的元件(例如溝槽，柵極氧化物，注入阱或者與半導(dǎo)體襯底的基本注入不同的其它注入?yún)^(qū)域)。換句話說，主電路被制造在半導(dǎo)體襯底上并且可以包括從注入?yún)^(qū)域(例如有源區(qū)，柵極，接觸)變動(dòng)到在半導(dǎo)體襯底上面的金屬層的結(jié)構(gòu)。
[0020]主電路被制造在主區(qū)域110內(nèi)。換句話說，主區(qū)域110包含在半導(dǎo)體襯底上制造的主電路的元件。然而，半導(dǎo)體襯底本身也可以被用作電極(例如塊體電極或背面漏極電極)并且在這些方面來看可以是主電路的一部分?？墒?，半導(dǎo)體襯底顯然被制造在半導(dǎo)體襯底上以便半導(dǎo)體襯底可以成為主電路的一部分，然而其也可以延伸通過角區(qū)120。
[0021]主區(qū)域110保留開放至少一個(gè)角區(qū)120。換句話說，例如除了至少一個(gè)角區(qū)120以及可選地除了每個(gè)另外的角區(qū)之外，主區(qū)域110可以在半導(dǎo)體襯底的整個(gè)主表面上延伸。
[0022]角區(qū)120包含多邊形幾何形狀的角122并且在角122處開始沿著半導(dǎo)體襯底的邊緣124延伸至少300 μ m。換句話說，角區(qū)120在角區(qū)120的角122處開始在兩邊以半導(dǎo)體襯底的邊緣124為界。這樣，多邊形幾何形狀的角122可以被定義為角區(qū)120的起點(diǎn)并且在角122處互相交叉(meet)的半導(dǎo)體襯底的兩個(gè)邊緣124在角區(qū)120的兩邊形成角區(qū)120的邊界。角區(qū)120的這些邊在角122處開始沿著邊緣124延伸至少300 μ m。
[0023]圖2示出角區(qū)120的詳細(xì)視圖。在半導(dǎo)體襯底200的角122附近的半導(dǎo)體襯底200的背面可以是在制造期間增強(qiáng)應(yīng)力210的區(qū)域。在增強(qiáng)應(yīng)力210的這些區(qū)域中，可以比在半導(dǎo)體襯底的其它區(qū)域中更可能產(chǎn)生裂縫220。在溫度負(fù)載和/或應(yīng)力負(fù)載下(例如在封裝期間晶片鋸割之后)，這些裂縫220可能傾向于傳播到半導(dǎo)體襯底200的主表面。這些裂縫220中的大多數(shù)在遠(yuǎn)離半導(dǎo)體襯底200的角122小于300 μ m的距離內(nèi)到達(dá)半導(dǎo)體襯底200的主表面。因此，遠(yuǎn)離角122來制造半導(dǎo)體器件100的主電路可以導(dǎo)致故障和/或擊穿數(shù)目的減少并且導(dǎo)致半導(dǎo)體器件100的改進(jìn)的產(chǎn)量和/或可靠性。
[0024]盡管半導(dǎo)體襯底的主表面的多邊形幾何形狀包括多于一個(gè)角，在多邊形幾何形狀的一個(gè)角122處保留開放僅一個(gè)角區(qū)120可以是足夠的，因?yàn)橹麟娐返囊恍┎糠挚梢员绕渌糠謱?duì)裂縫更敏感，使得一方面可以通過保留開放鄰近這樣的部分的角區(qū)來保護(hù)最敏感的部分并且另一方面沒有浪費(fèi)半導(dǎo)體襯底太多的面積。然而，可選地，可以在多邊形幾何形狀的每個(gè)角處保留開放角區(qū)域。換句話說，主區(qū)域110可以在半導(dǎo)體襯底的主表面上延伸，在半導(dǎo)體襯底的主表面的多邊形幾何形狀的每個(gè)角122處保留開放角區(qū)120。每個(gè)角區(qū)120可以在其相應(yīng)的角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300 μ m，例如如其在圖4中被示出的。
[0025]可替代地，而且，在多于一個(gè)角122處，但不是在多邊形幾何形狀的每個(gè)角處，多于一個(gè)角區(qū)120可以被保留開放，例如如其在圖3中被示出的。
[0026]半導(dǎo)體襯底和主區(qū)域110可以是任何大小。然而，因?yàn)榻菂^(qū)120可以占用半導(dǎo)體襯底的主表面的相當(dāng)大的部分，主區(qū)域110可以大于5mm2 (或者大于12mm2, 20mm2, 25mm2)。
[0027]下面，可以針對(duì)一個(gè)角區(qū)120描述可選方面。然而，這些方面可以被實(shí)現(xiàn)用于多邊形幾何形狀的多于一個(gè)角或者所有角。
[0028]可選地，為了進(jìn)一步減少半導(dǎo)體器件100的故障和/或擊穿的風(fēng)險(xiǎn)，角區(qū)120可以被延伸。例如，角區(qū)120可以在角122處開始沿著半導(dǎo)體襯底的邊緣延伸至少500 μ m。因?yàn)闆]有(或者還沒有)檢測(cè)到由所述機(jī)制引起的、遠(yuǎn)離半導(dǎo)體襯底的角122超過500 μ m到達(dá)半導(dǎo)體襯底的主表面的裂縫，所以可以顯著地減少由于這種失效類型引起的半導(dǎo)體器件的故障和/或擊穿的風(fēng)險(xiǎn)。由于安全原因，角區(qū)120可以被進(jìn)一步擴(kuò)大。例如，角區(qū)120可以在角122處開始沿著半導(dǎo)體襯底的邊緣延伸至少750 μ m。然而，這也顯著地減少了可用于主電路的面積。因此其可以取決于安全原因是否比面積消耗原因更重要的應(yīng)用。
[0029]因?yàn)榻菂^(qū)120沿著半導(dǎo)體襯底的邊緣124的擴(kuò)張可以不直接地影響由角區(qū)120覆蓋的總面積，因?yàn)檫吘?24僅在兩邊限制角區(qū)120。因此，用于角區(qū)120的最小面積可以可選地被限定。例如，角區(qū)120可以在角122處開始沿著半導(dǎo)體襯底的邊緣124延伸至少300 μ m并且在超過IOOOOOym2的半導(dǎo)體襯底的主表面上延伸。換句話說，至少一個(gè)角區(qū)120可以在超過100000 μ m2 (或超過200000 μ m2,或超過0.5mm2或超過Imm2)上延伸。
[0030]至少一個(gè)角區(qū)120在兩邊處以半導(dǎo)體襯底的邊緣124為界。然而，至少一個(gè)其它的邊可以包括任意形狀。然而，其可以覆蓋足夠區(qū)域以防止主電路太接近角區(qū)120而增強(qiáng)裂縫風(fēng)險(xiǎn)。因此，可選地，至少一個(gè)角區(qū)120可以至少在三角形上延伸，其中至少一個(gè)角區(qū)120的角是三角形的角并且由至少一個(gè)角區(qū)120構(gòu)成的半導(dǎo)體襯底的邊緣124是三角形的邊緣。例如，三角形的第三邊緣可以沿著邊緣124連接遠(yuǎn)離角122至少300μπι的點(diǎn)。這樣，還是在半導(dǎo)體襯底的主表面內(nèi)，主電路可以與角122充分地間隔開。然而，角區(qū)120還可以包括另一幾何形狀。例如，圖5示出角區(qū)120的階梯形狀的邊510，其沿著邊緣124連接遠(yuǎn)離角122至少300 μ m的角區(qū)120的點(diǎn)。
[0031]半導(dǎo)體襯底可以是任何厚度。然而，由于所描述的效應(yīng)發(fā)生裂縫的可能性可能隨著半導(dǎo)體襯底的厚度減小而增加。取決于半導(dǎo)體器件的種類和其應(yīng)用，半導(dǎo)體襯底可以包括小于120 μ m (或者小于100 μ m或者小于80 μ m或者小于50 μ m)的厚度。
[0032]主電路可以在主區(qū)域110內(nèi)被完全制造或者可以在主區(qū)域110內(nèi)被單獨(dú)制造。換句話說，主電路可以包括在半導(dǎo)體襯底上制造的所有必要的元件以提供在操作狀態(tài)中半導(dǎo)體器件的完整功能(例如用于智能功率半導(dǎo)體器件的與邏輯電路一起的功率晶體管)。然而，如已經(jīng)提到的，主電路可以使用半導(dǎo)體襯底作為電極。換句話說，主電路可以被完全制造在半導(dǎo)體襯底上的主區(qū)域110內(nèi)并且可以被配置為使用半導(dǎo)體襯底作為電極。這樣，只有這個(gè)電極可能被角區(qū)120中的裂縫影響，使得可以避免對(duì)主電路的其它元件的短路。[0033]例如，半導(dǎo)體襯底可以代表主電路的至少一個(gè)元件(例如晶體管)的塊體電極或者更多代表主電路的至少一個(gè)元件(例如功率晶體管)的漏極電極。這樣，可以實(shí)現(xiàn)例如功率晶體管以及邏輯晶體管，其中顯著減少了由于在角區(qū)域處的裂縫引起的故障或者擊穿的風(fēng)險(xiǎn)。
[0034]可選地，由半導(dǎo)體襯底代表的電極可以被實(shí)現(xiàn)在半導(dǎo)體襯底的主表面的相對(duì)表面處并且可以被配置為用作用于主電路的至少一個(gè)元件的背面接觸。可替代地，由半導(dǎo)體襯底代表的電極可以是從半導(dǎo)體襯底的主表面可連接的。這樣，可以實(shí)現(xiàn)各種各樣的半導(dǎo)體器件。
[0035]例如，角區(qū)120的空間可以被保留為空(沒有導(dǎo)電結(jié)構(gòu))或者可以被填充有虛設(shè)結(jié)構(gòu)或者可以被用于實(shí)現(xiàn)電測(cè)試電路。
[0036]在一個(gè)示例中，半導(dǎo)體器件100可以進(jìn)一步包括在半導(dǎo)體襯底上至少一個(gè)角區(qū)120內(nèi)制造的可選電測(cè)試電路。電測(cè)試電路可以可操作用于能夠?qū)崿F(xiàn)電測(cè)試功能。這個(gè)電測(cè)試功能可以是獨(dú)立于電主要功能可執(zhí)行的。換句話說，角區(qū)120可以被用來實(shí)現(xiàn)測(cè)試結(jié)構(gòu)(例如用于生產(chǎn)測(cè)試或者生產(chǎn)監(jiān)測(cè))?？蛇x地，例如電測(cè)試電路(也)可以使用半導(dǎo)體襯底作為電極。
[0037]取決于半導(dǎo)體器件的種類和/或應(yīng)用，不同電測(cè)試電路可以被實(shí)現(xiàn)。例如，電測(cè)試電路可以可操作用于能夠?qū)崿F(xiàn)半導(dǎo)體襯底的導(dǎo)通狀態(tài)電阻測(cè)量或者柵極氧化物擊穿電壓測(cè)量。
[0038]可替代地，半導(dǎo)體器件100可以進(jìn)一步可選地包括在半導(dǎo)體襯底上至少一個(gè)角區(qū)120內(nèi)制造的電虛設(shè)結(jié)構(gòu)。在這一點(diǎn)上，電虛設(shè)結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)可以被電連接到半導(dǎo)體襯底或者被電隔離以便在半導(dǎo)體器件100的操作狀態(tài)中電虛設(shè)結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)中的每個(gè)可以包括與半導(dǎo)體襯底基本相同的電勢(shì)(例如具有小于半導(dǎo)體襯底的電勢(shì)的30%、20%或者10%的容差)或者可以是電浮動(dòng)的(與其它導(dǎo)電結(jié)構(gòu)隔離)。換句話說，用于相比于主區(qū)域110提高角區(qū)120的結(jié)構(gòu)均勻性而實(shí)現(xiàn)的導(dǎo)電結(jié)構(gòu)可以是浮動(dòng)的或者處在與半導(dǎo)體襯底相同的電勢(shì)以便可以避免由于裂縫引起的具有不同電勢(shì)的導(dǎo)電結(jié)構(gòu)之間的短路。
[0039]由于相同的原因，例如，可選地在半導(dǎo)體襯底上的角區(qū)120內(nèi)制造的所有導(dǎo)電結(jié)構(gòu)可以被電連接到半導(dǎo)體襯底或者被電隔離以便在半導(dǎo)體器件的操作狀態(tài)中導(dǎo)電結(jié)構(gòu)中的每個(gè)包括與半導(dǎo)體襯底基本相同的電勢(shì)或者可以是電浮動(dòng)的。這樣，可以顯著地減少由于由所述效應(yīng)引起的裂縫導(dǎo)致的短路的可能性。
[0040]半導(dǎo)體器件100可以在角區(qū)120內(nèi)僅包括電測(cè)試結(jié)構(gòu)或僅包括電虛設(shè)結(jié)構(gòu)或者可替代地包括至少一個(gè)電測(cè)試電路和電虛設(shè)結(jié)構(gòu)。
[0041]如提到的，角區(qū)120也可以保留為空。然而，為了提高在角區(qū)120和具有主電路的主區(qū)域110之間的結(jié)構(gòu)均勻性，可以在角區(qū)120和主區(qū)域110內(nèi)實(shí)現(xiàn)相似結(jié)構(gòu)。
[0042]例如，主區(qū)域110和至少一個(gè)角區(qū)120可以包括通過使用至少相同溝槽蝕刻過程制作或可制作的結(jié)構(gòu)。溝槽蝕刻過程可以在半導(dǎo)體襯底的表面上產(chǎn)生大的拓?fù)?topology)或不均勻性(例如具有變化高度的表面)，其可能導(dǎo)致應(yīng)力。通過提高溝槽的分布的均勻性，應(yīng)力可以被減少。在圖6中示出用于由相同溝槽蝕刻過程制造的相似溝槽結(jié)構(gòu)的示例。在下部的左角中，在主區(qū)域110內(nèi)的平行溝槽610鄰近在上部的右角中角區(qū)域120內(nèi)的平行溝槽620。[0043]可選地，可替代地或另外地，主區(qū)域110和至少一個(gè)角區(qū)120可以包括通過使用至少相同溝槽氧化過程制作或可制作的結(jié)構(gòu)。這樣，例如，可以在兩個(gè)區(qū)域內(nèi)制造均勻氧化層以便可以減少在半導(dǎo)體襯底和氧化層之間的應(yīng)力。
[0044]可選地，可替代地或另外地，主區(qū)域110和至少一個(gè)角區(qū)120可以包括通過使用至少相同多晶硅填充過程制作或可制作的結(jié)構(gòu)。例如，溝槽可以由多晶硅填充。如果在兩個(gè)區(qū)域內(nèi)的溝槽可以由相同的多晶硅填充過程填充，在區(qū)域內(nèi)的均勻性可以被提高并且應(yīng)力可以被減少。
[0045]在圖7中示出用于在主區(qū)域110和角區(qū)120內(nèi)的相似結(jié)構(gòu)的示例。圖7示出在主區(qū)域Iio內(nèi)溝槽710的示意截面。溝槽可以通過由氧化層與第二多晶硅填充物730分離的第一多晶硅填充物720來填充。此外，氧化層740位于半導(dǎo)體襯底700和多晶硅填充物720，730之間。例如，結(jié)構(gòu)可以實(shí)現(xiàn)用于功率半導(dǎo)體器件的晶體管。在這個(gè)示例中，第一多晶硅填充物720可以是源極電極，第二多晶硅填充物730可以是柵極電極并且半導(dǎo)體襯底700可以代表晶體管的漏極電極。半導(dǎo)體器件可以包括很多這種并行結(jié)構(gòu)?？梢杂僧a(chǎn)生高度均勻性的角區(qū)域120構(gòu)成相似或者相同的結(jié)構(gòu)。由角區(qū)120包含的晶體管結(jié)構(gòu)可以包括連接到半導(dǎo)體襯底(代表漏極電極)的源極電極以避免在角區(qū)120內(nèi)的不同電勢(shì)。
[0046]例如，關(guān)于電測(cè)試電路，主電路可以包括至少一個(gè)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)結(jié)構(gòu)并且電測(cè)試電路可以包括至少一個(gè)MOSFET結(jié)構(gòu)。主電路的MOSFET結(jié)構(gòu)和電測(cè)試電路的MOSFET結(jié)構(gòu)可以是通過相同的制造過程被同時(shí)制作或可制作的。這樣，可以提高在主區(qū)域110和角區(qū)120內(nèi)的均勻性。
[0047]進(jìn)一步可選地，如果與在上層內(nèi)的主區(qū)域110相比，角區(qū)120還可以包括相似金屬占有密度，則主表面的拓?fù)浠虿痪鶆蛐砸部梢允歉鶆虻?。換句話說，主區(qū)域110和至少一個(gè)角區(qū)120可以包括至少一個(gè)金屬層，該金屬層包括相同的金屬占有密度，其中容差小于金屬占有率的20% (或小于10%或小于1%)。金屬層包括填充有金屬(例如銅或鋁)的區(qū)域和填充有絕緣體(例如二氧化硅)的區(qū)域。金屬占有密度可以是在金屬層內(nèi)填充有金屬的區(qū)域和填充有絕緣體的區(qū)域之間的比率。
[0048]一些示例涉及包括半導(dǎo)體襯底和導(dǎo)電結(jié)構(gòu)的半導(dǎo)體器件。半導(dǎo)體襯底包括具有多邊形幾何形狀的主表面。主表面包括在多邊形區(qū)的角處的角區(qū)。每個(gè)角區(qū)在相應(yīng)的角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300 μ m。此外，導(dǎo)電結(jié)構(gòu)被制造在半導(dǎo)體襯底上的角區(qū)內(nèi)。在半導(dǎo)體襯底上的角區(qū)內(nèi)制造的所有導(dǎo)電結(jié)構(gòu)被電連接到半導(dǎo)體襯底或者被電隔離以便在半導(dǎo)體器件的操作狀態(tài)中，導(dǎo)電結(jié)構(gòu)中的每個(gè)包括與半導(dǎo)體襯底基本相同的電勢(shì)或者是電浮動(dòng)的。
[0049]此外，半導(dǎo)體器件可以包括一個(gè)或多個(gè)另外的，可選的特征，實(shí)現(xiàn)上面描述的構(gòu)思的一個(gè)或多個(gè)方面。
[0050]在一些實(shí)施例中，半導(dǎo)體器件包括包含具有多邊形幾何形狀的主表面的半導(dǎo)體襯底。此外，在半導(dǎo)體襯底上的主區(qū)域內(nèi)制造用于執(zhí)行主要電功能的裝置。主區(qū)域在半導(dǎo)體襯底的主表面上延伸，保留開放在半導(dǎo)體襯底的主表面的多邊形幾何形狀的角處的至少一個(gè)角區(qū)。角區(qū)在角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300 μ m。
[0051]一些實(shí)施例涉及包括根據(jù)上面描述的構(gòu)思或者上面描述的實(shí)施例的半導(dǎo)體器件的功率半導(dǎo)體器件。在這一點(diǎn)上，主電路的至少一個(gè)有源元件(例如晶體管)包括高于IOV(或者高于20V，高于50V，高于200V或者高于1000V)的擊穿電壓。
[0052]一些實(shí)施例涉及包括根據(jù)描述的構(gòu)思或者上面描述的實(shí)施例的半導(dǎo)體器件的芯片，其具有用于主電路的至少一個(gè)輸入接口(例如用于接收輸入信號(hào)的墊)和至少一個(gè)輸出接口(例如用于輸出輸出信號(hào)的墊)。
[0053]圖8示出根據(jù)實(shí)施例的用于制造半導(dǎo)體襯底的方法800的流程圖。方法800包括提供包括具有多邊形幾何形狀的主表面的半導(dǎo)體襯底并且在半導(dǎo)體襯底上的主區(qū)域內(nèi)制造820主電路。主電路可操作用于執(zhí)行電主要功能。此外,主區(qū)域在半導(dǎo)體襯底的主表面上延伸，保留開放在半導(dǎo)體襯底的主表面的多邊形幾何形狀的角處的至少一個(gè)角區(qū)。角區(qū)在角處開始沿著半導(dǎo)體襯底的邊緣延伸至少300 μ m。
[0054]方法800可以包括一個(gè)或多個(gè)另外的，可選的步驟，實(shí)現(xiàn)在上面描述構(gòu)思的一個(gè)或多個(gè)方面中。
[0055]為了免除裂縫，一些實(shí)施例涉及用于MOSFET結(jié)構(gòu)的倒角芯片角。在這一點(diǎn)上，以這些區(qū)域被設(shè)置為與裂縫區(qū)域?qū)?yīng)的電勢(shì)的方式，所有(或一些)可能受影響的芯片區(qū)域(例如角)可以被設(shè)計(jì)為在電學(xué)上免除進(jìn)入裂縫。例如，所有區(qū)域被設(shè)置為漏極電勢(shì)。
[0056]可能存在多個(gè)芯片被角區(qū)中的裂縫影響的風(fēng)險(xiǎn)。裂縫可能起初是在半導(dǎo)體襯底的背面處的橫向裂縫。二次裂縫可能在該初始點(diǎn)處開始。二次裂縫可以進(jìn)一步傳播到芯片正面。
[0057]例如，建議在約500 μ m的區(qū)域中將芯片角倒角并且保留該區(qū)域從電結(jié)構(gòu)開放(例如在圖4中所示的)。
[0058]然而，在不同制造過程(例如溝槽蝕刻，多晶硅凹進(jìn)過程)期間保留開放這些區(qū)域可能干擾鄰近的電有源單元場(chǎng)區(qū)(半導(dǎo)體襯底的主區(qū)域)的均勻性，例如，因?yàn)樵搮^(qū)域(角區(qū))可以是相對(duì)大的。因此，保留開放的區(qū)域(角區(qū))可以被實(shí)現(xiàn)為小單元場(chǎng)和/或小MOSFET區(qū)域的(幾乎)精確的復(fù)制品，但是用漏極接觸將這個(gè)小MOSFET區(qū)域的所有電勢(shì)短路(例如圖5)。
[0059]例如，有源主MOSFET (或者半導(dǎo)體襯底的主區(qū)域)可以被標(biāo)準(zhǔn)的邊緣封閉和閉合的漏極環(huán)圍繞。然而，主MOSFET (以及角區(qū))也可以包括倒角形狀。小MOSFET (在角區(qū)內(nèi))可以在金屬中(在金屬層內(nèi))用在芯片角(角區(qū))中的漏極接觸被完全地短路。除此以外，在上面提到的制造過程期間，其可以被建成等同于主MOSFET并且提供良好的均勻性。此外，前端導(dǎo)通狀態(tài)電阻測(cè)量(Ron*A)也可以被改進(jìn)，因?yàn)楦鶕?jù)描述的構(gòu)思來實(shí)現(xiàn)的角可以在Ron測(cè)量期間被用于漏極電勢(shì)的感應(yīng)測(cè)量。這可以提供明顯更準(zhǔn)確的Ron測(cè)量數(shù)據(jù)，因?yàn)樵跊]有倒角角的情況下，漏極電勢(shì)在卡頭處被分接。由于通過真空將晶片擠壓到卡頭，這種方法具有未定義的附加接觸電阻，并且以這種方式竄改Ron測(cè)量數(shù)據(jù)。
[0060]根據(jù)一個(gè)方面，保留開放的角區(qū)可以是至少300μπι到500μπι大或者在大于100000 μ m2的區(qū)域上延伸(或者>750 μ m保留開放或者每個(gè)角大于0.5 μ m2的區(qū)域)。
[0061]切去的區(qū)域或者保留開放的區(qū)域(被半導(dǎo)體表面的主區(qū)域包含的區(qū)域)也可以是可能在芯片的其它位置(例如墊區(qū)或者柵極指狀物區(qū))處。還通?？梢栽趹?yīng)力關(guān)鍵區(qū)保留開放在0.1 μ Hi2到0.5 μ Hi2的范圍中或者甚至更大的區(qū)域。
[0062]此外，切去的區(qū)域或者在芯片(角)區(qū)中保留開放的區(qū)域可以利用使它們?cè)陔妼W(xué)上免除裂縫的類似單元場(chǎng)的漏極接觸結(jié)構(gòu)來實(shí)現(xiàn)。類似單元場(chǎng)也可以表示只有一個(gè)或很少的光層(例如光技術(shù)溝槽)的意思。例如，漏極接觸結(jié)構(gòu)通常也可以是對(duì)任意電勢(shì)的接觸結(jié)構(gòu)，該任意電勢(shì)在裂縫條件下可能不干擾MOSFET功能。
[0063]保留開放的角可以被用于大面積MOSFET (例如> 25mm2，> 20mm2或者> 12mm2)。
[0064]實(shí)施例可以進(jìn)一步提供具有程序代碼的計(jì)算機(jī)程序，當(dāng)計(jì)算機(jī)程序在計(jì)算機(jī)或者處理器上被執(zhí)行時(shí)所述程序代碼用于執(zhí)行上面方法中的一個(gè)。本領(lǐng)域技術(shù)人員將容易地認(rèn)識(shí)到各種上面描述方法的步驟可以通過編程的計(jì)算機(jī)來執(zhí)行。在此，一些實(shí)施例也旨在覆蓋程序存儲(chǔ)裝置，例如數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)介質(zhì)，其是機(jī)器或者計(jì)算機(jī)可讀的并且給機(jī)器可執(zhí)行的或者計(jì)算機(jī)可執(zhí)行的指令程序編碼，其中所述指令執(zhí)行所述上面描述方法的一些步驟或者所有步驟。程序存儲(chǔ)裝置可以是例如數(shù)字存儲(chǔ)器、磁性存儲(chǔ)介質(zhì)，例如磁盤和磁帶、硬盤驅(qū)動(dòng)器、或者光可讀數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)介質(zhì)。實(shí)施例也旨在覆蓋被編程來執(zhí)行上面描述方法的所述步驟的計(jì)算機(jī)，或被編程來執(zhí)行上面描述方法的所述步驟的(場(chǎng))可編程邏輯陣列((F)PLA)或(場(chǎng))可編程門陣列((F) PGA)。
[0065]所述描述和附圖僅示出了本發(fā)明的原理。將因此領(lǐng)會(huì)到盡管在本文沒有明確地描述或示出，本領(lǐng)域技術(shù)人員將能夠想出體現(xiàn)本發(fā)明的原理并被包括在其精神和范圍內(nèi)的各種布置。此外，本文闡明的所有示例主要明確地旨在僅用于教學(xué)目的以幫助讀者理解本發(fā)明的原理和由
【發(fā)明者】貢獻(xiàn)的構(gòu)思以深化(furthering)本領(lǐng)域,并被解釋為對(duì)這種特定闡明的示例和條件沒有限制。而且，本文闡明本發(fā)明的原理、方面和實(shí)施例的所有敘述以及其特定示例旨在包括其等同物。
[0066]表示為“用于......的裝置”(執(zhí)行某功能)的功能塊應(yīng)被理解為包括分別適合于
執(zhí)行某功能的電路的功能塊。因此，“用于某事的裝置”也可以被理解為“適用或適合于某事的裝置”。因此適用于執(zhí)行某功能的裝置不暗示這樣的裝置必然執(zhí)行所述功能(在給定時(shí)間實(shí)例處)。
[0067]可以通過專用硬件，例如“信號(hào)供應(yīng)商”，“信號(hào)處理單元”，“處理器”，“控制器”等以及能夠聯(lián)合適當(dāng)?shù)能浖?zhí)行軟件的硬件的使用來提供在圖中示出的各種元件的功能，包括被標(biāo)記為“裝置”，“用于執(zhí)行電主要功能的裝置”等的任何功能塊。而且，本文描述為“裝置”的任何實(shí)體可以對(duì)應(yīng)于或者被實(shí)現(xiàn)為“一個(gè)或多個(gè)模塊”，“一個(gè)或多個(gè)裝置”，“一個(gè)或多個(gè)單元”等。當(dāng)由處理器提供時(shí)，所述功能可以由單一專用處理器，由單一共享處理器，或由多個(gè)單個(gè)處理器來提供，其一些可以被共享。而且，術(shù)語“處理器”或“控制器”的明確使用不應(yīng)被解釋為排它地指代能夠執(zhí)行軟件的硬件，并且可以沒有限制地模糊地包括數(shù)字信號(hào)處理器(DSP)硬件，網(wǎng)絡(luò)處理器，專用集成電路(ASIC)，場(chǎng)可編程門陣列(FPGA)，用于存儲(chǔ)軟件的只讀存儲(chǔ)器(R0M)，隨機(jī)存取存儲(chǔ)器(RAM)，和非易失性存儲(chǔ)裝置。也可以包括傳統(tǒng)的和/或定制的其它硬件。
[0068]本領(lǐng)域技術(shù)人員應(yīng)該領(lǐng)會(huì)到本文的任何框圖代表體現(xiàn)本發(fā)明的原理的說明性電路的概念視圖。類似地，將領(lǐng)會(huì)到任何流程圖，流程圖表，狀態(tài)變換圖，偽代碼等代表可在計(jì)算機(jī)可讀介質(zhì)中大致表示的各種過程并且因此由計(jì)算機(jī)或處理器執(zhí)行，無論這種計(jì)算機(jī)或者處理器是否被明確示出。
[0069]此外，下面的權(quán)利要求在此被并入到詳細(xì)的描述中，此處每個(gè)權(quán)利要求可以獨(dú)立作為單獨(dú)的實(shí)施例。雖然每個(gè)權(quán)利要求可以獨(dú)立作為單獨(dú)的實(shí)施例，應(yīng)該注意盡管從屬權(quán)利要求可以在權(quán)利要求中引用與一個(gè)或多個(gè)其它權(quán)利要求的特定結(jié)合一其它實(shí)施例也可以包括從屬權(quán)利要求與每個(gè)其它從屬權(quán)利要求的主題的結(jié)合。這種結(jié)合在本文被提出，除非聲明具體結(jié)合不是預(yù)期的。此外，旨在也包括到任何其它獨(dú)立權(quán)利要求的權(quán)利要求的特征，即使這個(gè)權(quán)利要求不直接地從屬于該獨(dú)立權(quán)利要求。
[0070]進(jìn)一步注意到在說明書中或者在權(quán)利要求中公開的方法可以通過具有用于執(zhí)行這些方法的每個(gè)相應(yīng)的步驟的裝置的設(shè)備來實(shí)現(xiàn)。
[0071]此外，應(yīng)理解在說明書或者權(quán)利要求中公開的多個(gè)步驟或者功能的披露可以不被解釋為在特定順序內(nèi)。因此，多個(gè)步驟或者功能的披露將不把這些限制到具體順序，除非因?yàn)榧夹g(shù)原因這樣的步驟或者功能是不可互換的。此外，在一些實(shí)施例中，單一步驟可以包括或者可以被分解成多個(gè)子步驟。這種子步驟可以被包括且是這個(gè)單一步驟的公開的一部分，除非被明確排除。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底，其包括具有多邊形幾何形狀的主表面；和 在所述半導(dǎo)體襯底上的主區(qū)域內(nèi)制造的主電路，其中所述主電路可操作用于執(zhí)行電主要功能， 其中所述主區(qū)域在所述半導(dǎo)體襯底的所述主表面上延伸，保留開放在所述半導(dǎo)體襯底的所述主表面的所述多邊形幾何形狀的角處的至少一個(gè)角區(qū)，其中所述角區(qū)在所述角處開始沿著所述半導(dǎo)體襯底的邊緣延伸至少300 μ m。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主區(qū)域在所述半導(dǎo)體襯底的主表面上延伸，保留開放在所述半導(dǎo)體襯底的所述主表面的所述多邊形幾何形狀的每個(gè)角處的角區(qū)，其中每個(gè)角區(qū)在相應(yīng)的角處開始沿著所述半導(dǎo)體襯底的邊緣延伸至少300 μ m。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述至少一個(gè)角區(qū)至少在三角形區(qū)上延伸，其中所述至少一個(gè)角區(qū)的所述角是所述三角形的角并且由所述至少一個(gè)角區(qū)構(gòu)成的所述半導(dǎo)體襯底的邊緣是所述三角形的邊緣。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，進(jìn)一步包括在所述半導(dǎo)體襯底的所述主表面上的所述至少一個(gè)角區(qū)內(nèi)制造的電測(cè)試電路，其中所述電測(cè)試電路可操作用于能夠?qū)崿F(xiàn)電測(cè)試功倉泛。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中所述主電路包括至少一個(gè)MOSFET結(jié)構(gòu)并且所述電測(cè)試電路包括至少一個(gè)MOSFET結(jié)構(gòu)，其中所述主電路的所述MOSFET結(jié)構(gòu)和所述電測(cè)試電路的所述MOSFET結(jié)構(gòu)是通過相同的制造過程同時(shí)可制造的。
6.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中所述電測(cè)試電路可操作用于能夠?qū)崿F(xiàn)在所述半導(dǎo)體襯底上的所述主電路的器件的導(dǎo)通狀態(tài)電阻測(cè)量。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，進(jìn)一步包括在所述半導(dǎo)體襯底的所述主表面上的所述至少一個(gè)角區(qū)內(nèi)制造的電虛設(shè)結(jié)構(gòu)，其中所述電虛設(shè)結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)被電連接到所述半導(dǎo)體襯底或者被電隔離以便在所述半導(dǎo)體器件的操作狀態(tài)中所述電虛設(shè)結(jié)構(gòu)的所述導(dǎo)電結(jié)構(gòu)中的每個(gè)分別包括與所述半導(dǎo)體襯底基本相同的電勢(shì)或者是電浮動(dòng)的。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底上的角區(qū)內(nèi)制造的所有導(dǎo)電結(jié)構(gòu)被電連接到所述半導(dǎo)體襯底或者被電隔離以便在所述半導(dǎo)體器件的操作狀態(tài)中所述導(dǎo)電結(jié)構(gòu)中的每個(gè)分別包括與所述半導(dǎo)體襯底基本相同的電勢(shì)或者是電浮動(dòng)的。
9.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主區(qū)域和所述至少一個(gè)角區(qū)包括通過使用至少相同的溝槽蝕刻過程可制造的結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主區(qū)域和所述至少一個(gè)角區(qū)包括通過使用至少相同的溝槽氧化過程可制造的結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主區(qū)域和所述至少一個(gè)角區(qū)包括通過使用至少相同的多晶硅填充過程可制造的結(jié)構(gòu)。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主區(qū)域和所述至少一個(gè)角區(qū)包括至少一個(gè)金屬層，所述金屬層包括相同的金屬占有密度，其中容差小于所述主區(qū)域的金屬占有密度的20%。
13.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述半導(dǎo)體襯底包括小于120μ m的厚度。
14.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述至少一個(gè)角區(qū)在超過1000OOym2上延伸。
15.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述至少一個(gè)角區(qū)在所述角處開始沿著所述半導(dǎo)體襯底的所述邊緣延伸至少500 μ m。
16.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中所述主電路在所述半導(dǎo)體襯底上的主區(qū)域內(nèi)被完全制造并且被配置為使用所述半導(dǎo)體襯底作為電極。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中所述半導(dǎo)體襯底代表所述主電路的至少一個(gè)元件的塊體電極或者代表所述主電路的至少一個(gè)元件的漏極電極。
18.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中所述半導(dǎo)體襯底的所述主表面的相對(duì)表面被配置為用作用于所述主電路的至少一個(gè)元件的背面接觸。
19.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主電路包括在所述半導(dǎo)體襯底上制造的所有必要的元件以在操作狀態(tài)中提供所述半導(dǎo)體器件的完整功能。
20.—種半導(dǎo)體器件,包括: 包括具有多邊形幾何形狀的主表面的半導(dǎo)體襯底，其中所述主表面包括在所述多邊形主表面的角處的角區(qū)，其中每個(gè)角區(qū)在相應(yīng)的角處開始沿著所述半導(dǎo)體襯底的邊緣延伸至少 300μL? ;和 在所述半導(dǎo)體襯底上的所述角區(qū)內(nèi)制造的導(dǎo)電結(jié)構(gòu)，其中在所述半導(dǎo)體襯底上的角區(qū)內(nèi)制造的所有導(dǎo)電結(jié)構(gòu)被電連接到所述半導(dǎo)體襯底或者與所述半導(dǎo)體襯底電隔離以便在所述半導(dǎo)體器件的操作狀態(tài)中導(dǎo)電結(jié)構(gòu)中的每個(gè)包括與所述半導(dǎo)體襯底基本相同的電勢(shì)或者是電浮動(dòng)的。
21.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述主電路的至少一個(gè)有源元件包括高于IOV的擊穿電壓。
22.一種包括半導(dǎo)體器件的功率半導(dǎo)體器件，所述半導(dǎo)體器件包括: 包括具有多邊形幾何形狀的主表面的半導(dǎo)體襯底，其中所述半導(dǎo)體襯底包括小于120 μ m的厚度； 在所述半導(dǎo)體襯底上的主區(qū)域內(nèi)制造的主電路，其中所述主電路可操作用于執(zhí)行電主要功能， 其中所述主區(qū)域在所述半導(dǎo)體襯底的主表面上延伸，保留開放在所述半導(dǎo)體襯底的所述主表面的所述多邊形幾何形狀的每個(gè)角處的角區(qū)，其中每個(gè)角區(qū)在所述角處開始沿著所述半導(dǎo)體襯底的邊緣延伸至少500 μ m ;和 在所述半導(dǎo)體襯底上的至少一個(gè)角區(qū)內(nèi)制造的電測(cè)試電路，其中所述電測(cè)試電路可操作用于能夠?qū)崿F(xiàn)電測(cè)試功能， 其中所述主電路的至少一個(gè)有源元件包括高于IOV的擊穿電壓。
23.一種用于制作半導(dǎo)體器件的方法，所述方法包括: 提供包括具有多邊形幾何形狀的主表面的半導(dǎo)體襯底；并且 在所述半導(dǎo)體襯底上的主區(qū)域內(nèi)制作主電路，其中所述主電路可操作用于執(zhí)行電主要功能， 其中所述主區(qū)域在所述半導(dǎo)體襯底的主表面上延伸，保留開放在所述半導(dǎo)體襯底的所述主表面的所述多邊形幾何形狀的角處的至少一個(gè)角區(qū)，其中所述角區(qū)在所述角處開始沿著所述半導(dǎo)體襯底的邊緣延伸至少300 μ m。
【文檔編號(hào)】H01L21/77GK103985709SQ201310704314
【公開日】2014年8月13日 申請(qǐng)日期:2013年12月19日 優(yōu)先權(quán)日:2012年12月19日
【發(fā)明者】V.卡波迪西, M.丁克爾, U.施馬爾茨鮑爾, M.聰?shù)聽? 申請(qǐng)人:英飛凌科技股份有限公司