陣列基板制作方法、陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明公開一種陣列基板制作方法、陣列基板及顯示裝置，為解決現(xiàn)有陣列基板制作工藝繁雜，經濟效益低等問題而設計。本發(fā)明陣列基板制作方法包括通過一次構圖工藝在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形；形成包括絕緣層的圖形；通過一次構圖工藝形成包括柵極及柵線的圖形。本發(fā)明所述陣列基板制作方法、陣列基板及顯示裝置，具有制作工藝簡單、結構簡單巧妙、耗材設備成本低，經濟效益好等多重優(yōu)點。
【專利說明】陣列基板制作方法、陣列基板及顯示裝置
【技術領域】
[0001]本發(fā)明涉及顯示領域，尤其涉及一種陣列基板制作方法、陣列基板及顯示裝置。
【背景技術】
[0002]現(xiàn)有的用于多維電場顯示面板的陣列基板，在制作過程中需要依次經過6-7次構圖工藝才能完成陣列基板的制作。而每一次構圖工藝均需經過被刻蝕材料的形成，光刻膠的涂布、曝光以及顯影，刻蝕，光刻膠的去除。如常見的制作方法包括以下步驟:
[0003]第一次構圖工藝:形成包括公共電極、公共電極線、柵極以及柵線的圖形；
[0004]第二次構圖工藝:形成有源層；
[0005]第三次構圖工藝:形成過孔；
[0006]第四次構圖工藝:形成包括源極和漏極的圖形；
[0007]第五次構圖工藝:形成絕緣層；
[0008]第六次構圖工藝:形成包括像素電極的圖形。
[0009]由上述可知，現(xiàn)有的多維電場的顯示面板的陣列基板制作工藝復雜繁瑣、生產效率低、成本高且經濟效益低。

【發(fā)明內容】

[0010](一)發(fā)明目的
[0011]針對上述問題，本發(fā)明旨在提供一種制作工藝簡單、生產效率高且經濟效益好的陣列基板制作方法、陣列基板及顯示裝置。
[0012](二)技術方案
[0013]為解決上述技術問題，本發(fā)明提供了一種陣列基板制作方法，包括
[0014]通過一次構圖工藝在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形；
[0015]形成包括絕緣層的圖形；
[0016]通過一次構圖工藝形成包括柵極及柵線的圖形。
[0017]其中，所述在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形的步驟具體包括:
[0018]在透明基板上形成半導體薄膜；
[0019]在所述半導體薄膜上涂布光刻膠，通過雙色調掩膜板對所述光刻膠進行曝光、顯影，完全保留有源層圖案所在區(qū)域對應的光刻膠，部分保留所述源極、漏極、數(shù)據線以及像素電極圖案所在區(qū)域對應的光刻膠，完全去除其他區(qū)域對應的光刻膠；
[0020]刻蝕暴露出的半導體薄膜；
[0021]對光刻膠進行灰化處理，僅保留有源層圖案所在區(qū)域對應的光刻膠；
[0022]通過等離子處理使暴露出的半導體薄膜對應形成包括源極、漏極、數(shù)據線以及像素電極的圖形；[0023]去除剩余的光刻膠。
[0024]其中，在形成包括柵極及柵線的圖形的過程中還包括形成公共電極線及梳狀公共電極的圖形，具體包括:
[0025]在絕緣層之上依次形成透明導電薄膜和金屬薄膜；
[0026]在所述金屬薄膜上涂布光刻膠，通過雙色調掩膜板對所述光刻膠進行曝光、顯影，完全保留柵極、柵線以及公共電極線圖案所在區(qū)域對應光刻膠，部分保留梳狀公共電極圖案所在區(qū)域對應的光刻膠，去除其他區(qū)域對應的光刻膠；
[0027]刻蝕暴露的金屬薄膜及透明導電薄膜；
[0028]采用灰化工藝去除梳狀公共電極圖案所在區(qū)域對應的光刻膠；
[0029]刻蝕暴露的金屬薄膜；
[0030]去除剩余的光刻膠，形成包括有柵極、柵線、公共電極線以及梳狀公共電極的圖形。
[0031]其中，所述像素電極為梳狀電極。
[0032]其中，所述半導體薄膜的材質選自銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。
[0033]本發(fā)明還提供了一種陣列基板，包括形成在透明基板上的柵線、數(shù)據線及柵線和數(shù)據線交叉環(huán)繞形成的像素單元；所述像素單元包括薄膜晶體管及與所述薄膜晶體管連接的像素電極，所述像素電極、數(shù)據線、所述薄膜晶體管的有源層、源極以及漏極位于同一層。
[0034]其中，所述像素電極、數(shù)據線、所述薄膜晶體管的有源層、源極以及漏極位于所述透明基板之上，所述陣列基板還包括位于所述像素電極、數(shù)據線、有源層、源極以及漏極之上的絕緣層；
[0035]所述絕緣層上方還設有柵極和柵線。
[0036]其中，所述絕緣層上方還設有公共電極線以及與所述公共電極線連接的梳狀公共電極。
[0037]其中，所述梳狀公共電極位于所述絕緣層之上；所述柵極、柵線及公共電極線位于公共電極上方。
[0038]其中，所述像素電極為梳狀像素電極。
[0039]其中，所述像素電極、數(shù)據線和所述薄膜晶體管的有源層、源極以及漏極的制作材質選自銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。
[0040]本發(fā)明還提供了一種顯示裝置，包括上述任一項所述的陣列基板。
[0041](三)本發(fā)明的有益效果
[0042]本發(fā)明陣列基板制作方法、陣列基板及顯示裝置，相對于傳統(tǒng)的制作工藝，僅需兩次構圖工藝即完成陣列基板的制作，制作步驟少且簡便，大大的降低了制作的繁瑣度，從而極大的提升了生產效率，降低了生產成本，提高了經濟效益。
【專利附圖】

【附圖說明】
[0043]圖1為本發(fā)明實施例所述的陣列基板制作方法的流程圖；
[0044]圖2為本發(fā)明實施例所述的形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形的流程圖；[0045]圖3為本發(fā)明實施例所的形成包括有柵極、柵線、公共電極以及公共電極線的圖形的流程圖；
[0046]圖4a?圖16a為本發(fā)明實施例所述陣列基板制作方法剖面示意圖；
[0047]圖4b?圖16b為本發(fā)明實施例所述陣列基板制作方法平面示意圖，其中圖4a?圖16a為對應的圖4b?圖16b沿A-A剖面圖；
[0048]圖17為本發(fā)明實施例所述陣列基板的剖面結構示意圖。
【具體實施方式】
[0049]下面結合說明書附圖以及實施例對本發(fā)明做進一步的說明。
[0050]如圖1所示，本實施例陣列基板制作方法，包括
[0051]步驟S1:通過一次構圖工藝在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形；
[0052]步驟S2:形成包括絕緣層的圖形；
[0053]步驟S3:通過一次構圖工藝形成包括柵極及柵線的圖形。
[0054]在步驟SI中通過一次構圖工藝形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形；
[0055]步驟S2中在步驟SI所形成的圖形上，通過沉積所述絕緣層，形成包括絕緣層的圖形，其中所述沉積可以選用現(xiàn)有的任意一種沉積法，在本實施例中優(yōu)選氣相沉積法。
[0056]在本實施例所述的陣列基板中采用的是頂柵結構的薄膜晶體管，故在所述步驟S3為形成包括柵極以及柵線的圖形。具體的制作方法為通過一次構圖工藝形成柵極以及柵線。所述掩膜板構圖工藝包括沉積，光刻膠的涂布、曝光、顯影，刻蝕，光刻膠的剝離等步驟。
[0057]總結上述可知，在本實施例所述的陣列基板制作方法中，僅在步驟SI以及步驟S3中各采用了一次構圖工藝，相對于現(xiàn)有的傳統(tǒng)技術中用到的4-6次構圖工藝，步驟少且簡單快捷，從而大大的提升了生產效率，降低了生產成本，提高了經濟效益。
[0058]進一步的，如圖2所示，所述通過一次構圖工藝在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形的步驟具體包括:
[0059]如圖4a、圖4b所示，在透明基板I上形成半導體薄膜2。具體地，形成半導體薄膜2可以采用化學氣相沉積(PECVD)的方法沉積、濺射等多種方式，在此不做限定。
[0060]如圖5a、圖5b所示，在所述半導體薄膜2上涂布光刻膠，通過雙色調掩膜板對所述光刻膠進行曝光、顯影，使得顯影后對應有源層圖案所在區(qū)域的光刻膠31完全保留，對應源極、漏極、數(shù)據線以及像素電極圖案所在區(qū)域的光刻膠33、32、35、34部分保留，且厚度小于光刻膠31的厚度，完全去除其他區(qū)域對應的光刻膠，以暴露出其他區(qū)域對應的半導體薄膜2。其中雙色調掩膜板可以是半色調掩膜板，也可是灰色調掩膜板。
[0061]如圖6a、圖6b所示，刻蝕暴露出的半導體薄膜2。
[0062]對光刻膠進行灰化處理，灰化掉部分保留的光刻膠32、33、34、35，僅保留有源層區(qū)域對應的光刻膠31，以暴露出除有源層區(qū)域對應的半導體薄膜2。
[0063]如圖7a、圖7b、圖8a和圖8b所示,通過等離子(Plasma)處理使暴露出的半導體薄膜2變成導體，從而對應形成源極42、漏極43、數(shù)據線46以及像素電極45的圖形。通過等離子處理，使得保留的半導體薄膜中的半導體材質發(fā)生了改變，形成了導體。而有源層由于有光刻膠的防護，在進行Plasma處理時，有源層區(qū)域對應的半導體薄膜的性質不發(fā)生改變，依舊為半導體故可用作薄膜晶體管的有源層。
[0064]去除剩余的光刻膠31，從而形成暴露出的有源層41，即在透明基板I上形成了有薄膜晶體管的有源層41、源極42、漏極43、數(shù)據線46以及像素電極45，且上述結構位于同一層。
[0065]在本實施例中，由于采用等離子的方式使半導體薄膜變成導體，對應形成源極42、漏極43、數(shù)據線46以及像素電極45，因此整個形成有源層41、源極42、漏極43、數(shù)據線46以及像素電極45的工藝只需要一次構圖工藝。而這些結構在傳統(tǒng)的制作工藝中需要采用3-5次構圖工藝才能完成，而每一次的構圖工藝至少包括光刻膠的涂覆、曝光以及顯影，對形成上述結構原材料的刻蝕以及光刻膠的去除等步驟，從而再次證實了本實施例所述的陣列基板的制作方法，大大減少了制作工藝流程及工藝成本。
[0066]其中，像素電極45可以是如圖8a和8b中所述的梳狀像素電極(或稱條狀、狹縫狀像素電極)，或者還可以是塊狀像素電極。
[0067]如圖9a以及圖9b所示,所述步驟S2包括在形成有所述有源層41所在層的上方形成(通過化學氣相沉積、旋涂或印刷等方式形成)絕緣層5。在具體的實施過程中所述絕緣層5可由氮化硅、氧化硅或氮氧化硅中的一種或多種材質構成。
[0068]在具體的實施過程中，若形成的陣列基板用于組裝為TN (Twisted Nematic,扭曲向列)型的顯示面板，則在形成像素電極時形成塊狀像素電極。由于公共電極位于與陣列基板相對設置的彩膜基板上，因此在步驟S3中僅形成柵極以及柵線即可，具體在絕緣層5上沉積柵金屬薄膜，通過構圖工藝(構圖工藝通常包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠去除等工藝)形成柵極和柵線的圖形，柵極和柵線一體形成，柵極形成在對應有源層41的上方。
[0069]當本實施例所述制作方法用于制作多維電場型(例如ADS模式或者IPS模式等)陣列基板時，則還需在基板上形成梳狀的公共電極以及連接公共電極的公共電極線。即步驟S3包括:在形成包括柵極及柵線的圖形的過程中還包括形成梳狀公共電極及公共電極線的圖形，如圖3所示,具體包括:
[0070]如圖1Oa?圖1Ob所示,在絕緣層5之上形成(通過化學氣相沉積、旋涂或印刷等方式形成)透明導電薄膜6。
[0071]如圖1la?圖1lb所示，在所述透明導電薄膜6的上方形成(通過化學氣相沉積、旋涂或印刷等方式形成)金屬薄膜7。
[0072]如圖12a?圖12b所示，在所述金屬薄膜7上涂覆光刻膠，通過雙色調掩膜板對所述光刻膠曝光、顯影，使柵極、柵線及公共電極線圖案所在區(qū)域對應的光刻膠81、82完全保留，使梳狀公共電極圖案所在區(qū)域對應的光刻膠83部分保留，即光刻膠83的厚度小于光刻膠81和82的厚度，去除其他區(qū)域內的光刻膠，以暴露出其他區(qū)域的金屬薄膜7。
[0073]如圖13a?圖13b所不,刻蝕暴露的金屬薄膜7及透明導電薄膜6。
[0074]如圖14a?圖14b所示，采用灰化工藝去除公共電極圖案所在區(qū)域對應的光刻膠83，即僅保留柵極、柵線以及公共電極線圖案所在區(qū)域對應的光刻膠81和82 ；
[0075]如圖15a?圖15b所不,刻蝕暴露的金屬薄膜7 ；
[0076]如圖16a?圖16b所示，去除剩余的光刻膠81和82，形成包括有柵極101、柵線104、梳狀公共電極102以及公共電極線103的圖形。本實施例中，柵極101為柵線104與有源層41重疊的柵金屬部分和其下方的透明導電薄膜組成。
[0077]所述金屬薄膜可以使用Cr、W、T1、Ta、Mo、Al、Cu等金屬及其合金形成的薄膜,或多層金屬薄膜組成的復合薄膜。透明導電薄膜6可以使用IT0(Indium Tin Oxide,銦錫氧化物)或IZO (Indium Zinc Oxide,銦鋅氧化物)等。
[0078]在本實施例中所述柵極101、柵線104、公共電極線103可認為僅有各自所對應區(qū)域的金屬薄膜構成，則所述柵極101、柵線104、公共電極線103位于所述梳狀公共電極102上方，同時還可認為所述柵極101、柵線104以及公共電極線103均由兩部分材質組成，從上至下依次是金屬薄膜和透明導電薄膜。所述公共電極線103從上至下依次包括金屬薄膜以及透明導電薄膜。由于金屬薄膜以及透明導電薄膜都是導體材質，故不僅保持了柵極101、柵線104以及公共電極線103的導電性，且通過金屬薄膜為不透光材質故保持了遮光性。
[0079]在本實施例中均采用了一次構圖工藝，就完成了柵極101、柵線104、公共電極102以及公共電極線103的制作，制作簡單，快捷。
[0080]進一步地，所述半導體薄膜的材質為銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。其中，半導體材質銦鎵鋅氧化物(IGZ0),具有載流子遷移速率高，應用于形成薄膜晶體管時，具有反應速率快，從而提高了陣列基板的反應速度。
[0081]綜合上述，在本實施例所述的陣列基板制作方法，僅用兩次構圖工藝就完成了陣列基板的制作，制作簡便、快捷，生產效率高，將少了掩膜板、顯影設備、顯影液等耗材的損耗，從而制作成本低，經濟效益高。
[0082]本發(fā)明的另一實施例中還提供了一種陣列基板，可以為采用上述的陣列基板制作方法制作而成，如圖17所示，具體的的所述陣列基板，包括形成在基板I上柵線、數(shù)據線(圖17中未示出柵線和數(shù)據線)及柵線和數(shù)據線交叉環(huán)繞限定的像素單元；所述像素單元包括薄膜晶體管及與所述薄膜晶體管連接的像素電極，所述像素電極25、數(shù)據線和所述薄膜晶體管的有源層21、源極22以及漏極23位于同一層。陣列基板上是由透明基板I以及由多層結構組成的，在本實施例中所述像素電極25、數(shù)據線、有源層21、源極22、漏極23處在同一層，區(qū)別現(xiàn)有技術當中至少有源層部分位于所述源極22、漏極23之上的。且如圖17所示，所述像素電極25所在層位于所述透明基板I的表面。本實施例所述的陣列基板由于將有源層21、源極22、漏極23、數(shù)據線以及像素電極25設置在同一層，僅需一次構圖工藝即可完成制作，從而具有制作步驟簡單，快捷的特點，且在制作的過程中減少了掩膜板、光刻膠、顯影液、顯影設備的耗損，從而制作成本低，從而經濟效益好。
[0083]進一步地，所述像素電極25、數(shù)據線、薄膜晶體管的有源層21、源極22以及漏極23位于所述透明基板I之上，所述陣列基板還包括位于所述像素電極25、有源層21、源極22、漏極23以及數(shù)據線所在層上方的絕緣層29 ；
[0084]所述絕緣層29上方還設有柵極27和柵線。柵極27與柵線相連；柵線用于開啟或關閉薄膜晶體管。在本實施例所述的陣列基板中采用薄膜晶體管為頂柵結構。若本實施例所述的陣列基板用于制作TN型的液晶顯示面板時，與像素電極相對設置的公共電極設置在于陣列基板相對設置的對置基板上(具體的如彩膜基板)，故在陣列基板中無需制作公共電極以及公共電極線，而僅需制作柵極以及柵線即可，且可以采用普通的掩膜板工藝即可。
[0085]當本實施例所述的陣列基板還用于制作多維電場模式(例如ADS模式或者IPS模式等)的顯示面板時，則陣列基板上還需制作公共電極以及為公共電極提供電壓的公共電極線，且所述公共電極為梳狀公共電極。故本實施例所述陣列基板的所述絕緣層29上方還設有公共電極線28以及與所述公共電極線28連接的梳狀公共電極。
[0086]進一步地，所述梳狀公共電極26及公共電極線28位于所述絕緣層29之上；所述柵極27、柵線及公共電極線28位于公共電極26上方。
[0087]采用本實施例所述的陣列基板，僅需采用一次構圖工藝就完成了公共電極、公共電極線、柵極以及柵線等結構的形成，具有制作簡便方便，耗材和設備成本低，經濟效益好等優(yōu)點。
[0088]進一步地，如圖17所示，本實施例中所述像素電極為梳狀像素電極。在具體的實施過程中所示像素電極還可以是位于像素區(qū)域內的無間隙的整板電極。
[0089]進一步地，所述像素電極、數(shù)據線和薄膜晶體管的有源層、源極以及漏極的制作材質選自銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。作為本實施例進一步的改進，本實施例所述的陣列基板中所述像素電極、數(shù)據線和所述薄膜晶體管的有源層、源極以及漏極的制作原材料均為銦鎵鋅氧化物IGZ0。
[0090]有源層為半導體層，而IGZO本身就是半導體，而源極、漏極、數(shù)據線、像素電極均為導體，故在制作過程中需采用Plasma處理將半導體的IGZO轉換成導體，從而保證陣列基板的品質。
[0091]綜合上述，本實施例所述的陣列基板，具有結構簡單巧妙，制作成本低，經濟效益好等多重優(yōu)點。
[0092]上述陣列基板及其制作方法的實施例中均以頂柵結構的薄膜晶體管為例進行說明，但不限于頂柵結構。對于底柵結構薄膜晶體管的陣列基板只需將圖17中位于同一層的有源層21、源極22、漏極23、像素電極25及數(shù)據線與絕緣層29上方的層整體交換層級位置即可，即有源層21、源極22、漏極23、像素電極25及數(shù)據線位于絕緣層29上方，柵極27、柵線、公共電極26和公共電極線28位于絕緣層29下方。在制作方法上只需調整上述步驟SI和S3的順序，按照步驟S3-S2-S1制作即可，每一步的具體制作過程不變。
[0093]本發(fā)明顯示裝置，包括由本發(fā)明所述陣列基板制作方法所制作的陣列基板，或包括本發(fā)明所述的陣列基板。所述顯示裝置可以是電子紙、液晶顯示面板、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產品或部件。
[0094]以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關【技術領域】的普通技術人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護范圍應由權利要求限定。
【權利要求】
1.一種陣列基板制作方法，其特征在于，包括 通過一次構圖工藝在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形； 形成包括絕緣層的圖形； 通過一次構圖工藝形成包括柵極及柵線的圖形。
2.根據權利要求1所述的陣列基板制作方法，其特征在于，所述在透明基板上形成包括有源層、源極、漏極、數(shù)據線以及像素電極的圖形的步驟具體包括: 在透明基板上形成半導體薄膜； 在所述半導體薄膜上涂布光刻膠，通過雙色調掩膜板對所述光刻膠進行曝光、顯影，完全保留有源層圖案所在區(qū)域對應的光刻膠，部分保留所述源極、漏極、數(shù)據線以及像素電極圖案所在區(qū)域對應的光刻膠，完全去除其他區(qū)域對應的光刻膠； 刻蝕暴露出的半導體薄膜； 對光刻膠進行灰化處理，僅保留有源層圖案所在區(qū)域對應的光刻膠； 通過等離子處 理使暴露出的半導體薄膜對應形成包括源極、漏極、數(shù)據線以及像素電極的圖形； 去除剩余的光刻膠。
3.根據權利要求2所述的陣列基板制作方法，其特征在于，在形成包括柵極及柵線的圖形的過程中還包括形成公共電極線及梳狀公共電極的圖形，具體包括: 在絕緣層之上依次形成透明導電薄膜和金屬薄膜； 在所述金屬薄膜上涂布光刻膠，通過雙色調掩膜板對所述光刻膠進行曝光、顯影，完全保留柵極、柵線以及公共電極線圖案所在區(qū)域對應的光刻膠，部分保留梳狀公共電極圖案所在區(qū)域對應的光刻膠，去除其他區(qū)域對應的光刻膠； 刻蝕暴露的金屬薄膜及透明導電薄膜； 采用灰化工藝去除梳狀公共電極圖案所在區(qū)域對應的光刻膠； 刻蝕暴露的金屬薄膜； 去除剩余的光刻膠，形成包括有柵極、柵線、公共電極線以及梳狀公共電極的圖形。
4.根據權利要求3所述的陣列基板制作方法，其特征在于，所述像素電極為梳狀電極。
5.根據權利要求2-4任一項所述的陣列基板制作方法，其特征在于，所述半導體薄膜的材質選自銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。
6.一種陣列基板，包括形成在透明基板上的柵線、數(shù)據線及柵線和數(shù)據線交叉環(huán)繞限定的像素單元；所述像素單元包括薄膜晶體管及與所述薄膜晶體管連接的像素電極，其特征在于，所述像素電極、數(shù)據線、薄膜晶體管的有源層、源極以及漏極位于同一層。
7.根據權利要求6所述的陣列基板，其特征在于，所述像素電極、數(shù)據線、薄膜晶體管的有源層、源極以及漏極位于所述透明基板之上，所述陣列基板還包括位于所述像素電極、數(shù)據線、有源層、源極以及漏極之上的絕緣層； 所述絕緣層上方還設有柵極和柵線。
8.根據權利要求7所述的陣列基板，其特征在于，所述絕緣層上方還設有公共電極線以及與所述公共電極線連接的梳狀公共電極。
9.根據權利要求8所述的陣列基板，其特征在于，所述梳狀公共電極位于所述絕緣層之上；所述柵極、柵線及公共電極線位于公共電極上方。
10.根據權利要求6-9任一項所述的陣列基板，其特征在于，所述像素電極為梳狀像素電極。
11.根據權利要求6-9任一項所述的陣列基板，其特征在于，所述像素電極、數(shù)據線和薄膜晶體管的有源層、源極以及漏極的制作材質選自銦鎵鋅氧化物、銦鎵錫氧化物、銦錫氧化物中的一種或多種。
12.—種顯示裝置，其特征在于，`包括權利要求6-11任一項所述的陣列基板。
【文檔編號】H01L21/77GK103700628SQ201310739347
【公開日】2014年4月2日 申請日期:2013年12月26日 優(yōu)先權日:2013年12月26日
【發(fā)明者】劉圣烈, 崔承鎮(zhèn), 金熙哲, 宋泳錫 申請人:京東方科技集團股份有限公司