薄膜晶體管陣列面板的制作方法
【專利摘要】本發(fā)明涉及一種薄膜晶體管陣列面板。該薄膜晶體管陣列面板包括：柵極線，在延伸方向延長(zhǎng)并包括從柵極線延伸的柵電極和偽柵電極；源電極；以及單個(gè)漏極構(gòu)件，包括在其第一端的漏電極和在其相對(duì)的第二端的偽漏電極。漏電極相對(duì)于柵電極面向源電極，并且偽漏電極與偽柵電極重疊。漏電極和偽漏電極分別包括在延伸方向上均具有預(yù)定寬度的多個(gè)第一和第二區(qū)域。第二區(qū)域包括與延伸方向形成從約0度至約90度的角度的邊緣，以及多個(gè)第二區(qū)域的至少一個(gè)第二區(qū)域的平面面積不同于剩余第二區(qū)域的平面面積。
【專利說明】薄膜晶體管陣列面板【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種薄膜晶體管陣列面板。
【背景技術(shù)】
[0002]液晶顯示器(“IXD”)是應(yīng)用最廣泛的平板顯示器之一。IXD通過對(duì)場(chǎng)生成電極施加電壓以在LC層中產(chǎn)生電場(chǎng)來顯示圖像，該電場(chǎng)決定LC層中的LC分子的取向以調(diào)整入射光的偏振。
[0003]通常，IXD包括顯示面板，顯示面板包括:均包含場(chǎng)生成電極的兩個(gè)基板和夾置在兩個(gè)基板之間的液晶層、以及在基板上被限定的像素或像素區(qū)域。場(chǎng)生成電極中的像素電極以矩陣形式被布置在基板上并連接至諸如薄膜晶體管(“TFT”)的開關(guān)元件，從而順次接收一行像素或像素區(qū)域的數(shù)據(jù)電壓。

【發(fā)明內(nèi)容】
[0004]本發(fā)明的一個(gè)或多個(gè)示例性實(shí)施方式通過保持柵電極和漏電極之間的寄生電容一致來降低或者有效預(yù)防顯示面板中的顯示質(zhì)量的劣化。
[0005]根據(jù)本發(fā)明的示例性實(shí)施方式的薄膜晶體管陣列面板包括:基板；柵極線，在第一方向上延伸、包括第一柵電極和第二柵電極并被設(shè)置在基板上；第一柵電極和第二柵電極上的柵極絕緣層；柵極絕緣層上的半導(dǎo)體；以及源電極和彼此相連的第一漏電極和第二漏電極，源電極、第一漏電極和第二漏電極均被設(shè)置在半導(dǎo)體上。第一漏電極相對(duì)于第一柵電極面向源電極，第二漏電極被設(shè)置為與第二柵電極相鄰，第一漏電極包括在第一方向上均具有預(yù)定寬度的多個(gè)第一區(qū)域，以及第二漏電極包括在第一方向上均具有預(yù)定寬度多個(gè)第二區(qū)域，多個(gè)第二區(qū)域中的至少一個(gè)第二區(qū)域包括與第一方向形成從約O度至90度的角度的邊緣，以及多個(gè)第二區(qū)域中的至少一個(gè)第二區(qū)域的平面面積不同于該多個(gè)第二區(qū)域中的剩余第二區(qū)域的每一個(gè)平面面積。
[0006]第一漏電極的多個(gè)第一區(qū)域中的一個(gè)第一區(qū)域可包括與第一方向形成從約O度至約90度的角度的邊緣，以及多個(gè)第一區(qū)域中的至少一個(gè)第一區(qū)域的平面面積不同于多個(gè)第一區(qū)域中的剩余第一區(qū)域的每個(gè)平面面積。
[0007]多個(gè)第一區(qū)域的平面面積和多個(gè)第二區(qū)域的平面面積在遠(yuǎn)離源電極的方向上可以增大或減小。
[0008]多個(gè)第一區(qū)域可包括:在第一方向上遠(yuǎn)離源電極依次設(shè)置的第一子區(qū)域、第二子區(qū)域和第三子區(qū)域，以及多個(gè)第二區(qū)域可包括:在朝向源電極的第一方向上依次設(shè)置的第四子區(qū)域、第五子區(qū)域和第六子區(qū)域。第一子區(qū)域的平面面積可以與第六子區(qū)域的平面面積相等，第二子區(qū)域的平面面積可以與第五子區(qū)域的平面面積相等，以及第三子區(qū)域的平面面積可以與第四子區(qū)域的平面面積相等。
[0009]該薄膜晶體管陣列面板進(jìn)一步可以包括在源電極、第一漏電極和第二漏電極上的鈍化層以及位于鈍化層之上并通過限定在鈍化層中的接觸孔連接至漏電極的像素電極。[0010]該薄膜晶體管陣列面板進(jìn)一步可包括與像素電極重疊的共用電極，以及在共用電極與像素電極之間的絕緣層。
[0011]像素電極和共用電極之一可包括多個(gè)分支電極，而另一個(gè)電極具有板型的平面形狀。
[0012]根據(jù)本發(fā)明的薄膜晶體管陣列面板的另一示例性實(shí)施方式包括:基板；在基板上的柵極線，在第一方向上延長(zhǎng)并包括從柵極線延伸的第一柵電極和第二柵電極；第一柵電極和第二柵電極上的柵極絕緣層；柵極絕緣層上的半導(dǎo)體；以及源電極與彼此相連的第一漏電極和第二漏電極，源電極、第一漏電極和第二漏電極均被設(shè)置在半導(dǎo)體上。第一漏電極相對(duì)于第一柵電極面向源電極，第二漏電極被設(shè)置為與第二柵電極相鄰，第一漏電極包括在第一方向上均具有預(yù)定寬度的多個(gè)第一區(qū)域，以及第二漏電極包括在第一方向上均具有預(yù)定寬度的多個(gè)第三區(qū)域，以及多個(gè)第三區(qū)域中的至少一個(gè)第三區(qū)域的平面面積不同于多個(gè)第三區(qū)域中的剩余第三區(qū)域的每一個(gè)平面面積。
[0013]多個(gè)第一區(qū)域的平面面積和多個(gè)第三區(qū)域的平面面積在第一方向上遠(yuǎn)離源電極可以增大或減小
[0014]根據(jù)本發(fā)明的薄膜晶體管陣列面板一個(gè)或多個(gè)示例性實(shí)施方式包括偽柵電極和偽漏電極。漏電極和偽漏電極的形狀被設(shè)計(jì)為使得當(dāng)柵電極和偽柵電極偏移時(shí)與下面的柵電極和偽柵電極重疊的總平面面積的變化一致。可替代地，偽漏電極和偽柵電極被設(shè)計(jì)為使得當(dāng)柵電極和偽柵電極偏移時(shí)平面重疊區(qū)域的變化一致。盡管可以改變漏電極的形狀，但可以保持柵電極和偽柵電極分別與漏電極和偽漏電極之間的重疊區(qū)域一致。因此，保持寄生電容一致，從而通過采用根據(jù)寄生電容差的薄膜晶體管陣列面板降低或者有效防止了液晶顯示器的顯示質(zhì)量劣化。
【專利附圖】

【附圖說明】
[0015]通過參照附圖進(jìn)一步詳細(xì)描述本發(fā)明的示例性實(shí)施方式，本發(fā)明的上述或其他特征將變得更加顯而易見，其中:
[0016]圖1是根據(jù)本發(fā)明示例性實(shí)施方式的薄膜晶體管陣列面板的平面圖。
[0017]圖2是圖1的薄膜晶體管陣列面板沿著線I1-1I被截取的截面圖。
[0018]圖3是圖1的薄膜晶體管陣列面板的放大部分的示例性實(shí)施方式的平面圖。
[0019]圖4和圖5是用于解釋圖3的薄膜晶體管陣列面板的未對(duì)準(zhǔn)的平面圖。
[0020]圖6是根據(jù)本發(fā)明的薄膜晶體管陣列面板的另一示例性實(shí)施方式的平面圖。
[0021]圖7是圖6的薄膜晶體管陣列面板沿著線VI1-VII截取的截面圖。
[0022]圖8是圖6的薄膜晶體管陣列面板的放大部分的示例性實(shí)施方式的平面圖。
[0023]圖9和圖10是用于解釋圖3的薄膜晶體管陣列面板的未對(duì)準(zhǔn)的平面圖。
[0024]圖11至圖17是根據(jù)本發(fā)明的薄膜晶體管陣列面板的放大部分的平面圖的可選示例性實(shí)施方式。
【具體實(shí)施方式】
[0025]在下文中，將參照附圖更加充分的描述本發(fā)明，在附圖中示出了本發(fā)明的示例性實(shí)施方式。如本領(lǐng)域的這些技術(shù)人員所應(yīng)當(dāng)實(shí)現(xiàn)的，在完全不背離本發(fā)明的精神和范圍的情況下，可對(duì)所描述的實(shí)施方式以各種不同方式進(jìn)行修改。
[0026]在附圖中，層、薄膜、面板、區(qū)域等的厚度為了清晰而進(jìn)行放大。在整個(gè)說明書中，相同的附圖標(biāo)記指代相同的元件。應(yīng)當(dāng)理解，當(dāng)諸如層、薄膜、區(qū)域或基板的元件被稱作在另一元件“之上(on)”時(shí)，該元件可以直接在另一元件之上或者也可以存在插入元件。相反，當(dāng)元件被稱作直接在另一元件“之上”時(shí)，則不存在插入元件。
[0027]應(yīng)當(dāng)理解，盡管術(shù)語第一、第二、第三等可以在本文中用于描述各種元件、組件、區(qū)域、層和/或部分，但這些元件、組件、區(qū)域、層和/或部分不應(yīng)由這些術(shù)語限制。這些術(shù)語僅用于將一個(gè)元件、組件、區(qū)域、層和/或部分與另一個(gè)元件、組件、區(qū)域、層和/或部分相區(qū)分。因此，在不背離本發(fā)明的教導(dǎo)的前提下，下面所述的第一元件、組件、區(qū)域、層或部分可以被稱作第二元件、組件、區(qū)域、層或部分，。
[0028]為了易于描述，可在本文中使用諸如“下部(loWer)”、“在……之下(under)”、“在……之上(over)”、“上部(upper)”等的空間相對(duì)術(shù)語，以描述圖中所示的一個(gè)元件或特征與另一元件或另一些元件或特征的關(guān)系。應(yīng)當(dāng)理解，空間相對(duì)術(shù)語旨在除包括圖中所示的取向之外，還包括使用或操作中的設(shè)備的不同取向。例如，如果圖中的設(shè)備翻轉(zhuǎn)，被描述相對(duì)于其他元件或特征在“下部”的元件由此將被定位為相對(duì)于其他元件或特征在“上部”。因此，示例性術(shù)語“在下方(below)”可以包括在上方和在下方兩個(gè)方位。該設(shè)備可以以其他方式定位(旋轉(zhuǎn)90度或其他取向)并且相應(yīng)解釋本文所用的空間相對(duì)描述符。
[0029]本文所用的措辭僅用于描述【具體實(shí)施方式】的目的，而并不旨在對(duì)本發(fā)明進(jìn)行限制。除非上下文另有明確指示，否則，如本文所用的，單數(shù)形式“一個(gè)(a)”、“一個(gè)(an)”以及“該(the)”旨在也包括復(fù)數(shù)形式。還應(yīng)理解，當(dāng)術(shù)語“包括(comprises)”、"包含(comprising)”、“包括(includes)和/或“含有(including)”用于本說明書時(shí),指定存在所述特征、整數(shù)、操作、元件和/或組件，但并不排除存在或附加一個(gè)或多個(gè)其他的特征、整數(shù)、步驟、操作、元件、組件和/或其組合。
[0030]本文參照截面圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行描述，該截面圖是本發(fā)明的理想化實(shí)施方式(以及中間結(jié)構(gòu))的示意圖示。因此，將預(yù)期到由于例如制造技術(shù)和/或誤差造成的圖示的形狀的變化。因此，本發(fā)明的實(shí)施方式不應(yīng)解釋為限制于本文所述的區(qū)域的具體形狀，而是包括諸如制造技術(shù)產(chǎn)生的形狀偏差。
[0031]除非另有明確定義，否則，本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)與本發(fā)明所屬領(lǐng)域中的普通技術(shù)人員的通常理解具有相同的含義。還應(yīng)當(dāng)理解，諸如在通常使用的詞典中定義的這些術(shù)語應(yīng)當(dāng)被解釋為與它們?cè)谙嚓P(guān)領(lǐng)域語言環(huán)境中的含義一致的含義，除非本文明確如此定義，否則，該術(shù)語不以理想化或過于正式的意思進(jìn)行解釋。
[0032]當(dāng)制造包括諸如薄膜晶體管(“TFT”)的開關(guān)元件的液晶顯示器的顯示面板時(shí)，使用光刻工藝。在形成柵極配線的過程和形成顯示面板的數(shù)據(jù)配線的過程中，由于曝光工藝的誤差，柵極配線和數(shù)據(jù)配線的位置針對(duì)顯示面板的每個(gè)區(qū)域而改變。這種位置的改變可能導(dǎo)致柵極配線和數(shù)據(jù)配線的重疊區(qū)域取決于兩種配線的位置差而不同。如上所述，如果TFT的柵電極和源/漏電極之間的重疊區(qū)域不同，則不合期望地產(chǎn)生寄生電容的差值，并引起諸如針腳缺陷(stitch defect)或閃爍的顯示質(zhì)量的劣化。
[0033]在下文中，將參照附圖詳細(xì)描述本發(fā)明。
[0034] 現(xiàn)在，將參照附圖描述根據(jù)本發(fā)明的TFT陣列面板的示例性實(shí)施方式。[0035]首先，將參照?qǐng)D1至圖3描述根據(jù)本發(fā)明的TFT陣列面板100的示例性實(shí)施方式。圖1是根據(jù)本發(fā)明的TFT陣列面板的示例性實(shí)施方式的平面圖，圖2是圖1的TFT陣列面板沿著線I1-1I被截取的截面圖，以及圖3是圖1的TFT陣列面板的放大部分的示例性實(shí)施方式的平面圖。
[0036]一條或多條柵極線121被設(shè)置在下部絕緣基板110上。下部絕緣基板110可包含透明玻璃或塑料。
[0037]柵極線121傳輸一個(gè)或多個(gè)柵極信號(hào)并在橫向方向上延伸以被延長(zhǎng)。每條柵極線121均包括從柵極線延伸的多個(gè)柵電極124和多個(gè)偽柵電極125。盡管未示出，但每條柵極線121均包括柵極焊盤部，該柵極焊盤部具有用于與TFT陣列面板100的另一層和/或外部驅(qū)動(dòng)電路接觸的相對(duì)大的平面面積。生成柵極信號(hào)的柵極驅(qū)動(dòng)電路(未示出)可被安裝在附接至下部絕緣基板110的柔性印刷電路膜(未示出)上、直接安裝在下部絕緣基板110上或者與下部絕緣基板110集成。當(dāng)柵極驅(qū)動(dòng)電路與下部絕緣基板110集成時(shí)，柵極線121可以被延伸為直接連接至該電路。
[0038]盡管未示出，但進(jìn)一步可包括設(shè)置在TFT陣列面板100的與設(shè)置柵極線121的層相同的層之上或之中的存儲(chǔ)電極線。
[0039]柵極線121可以包含:諸如鋁(Al)或鋁合金的鋁金屬、諸如銀(Ag)或銀合金的銀金屬、諸如銅(Cu)或銅合金的銅金屬、諸如鑰(Mo)或鑰合金的鑰金屬、鉻(Cr)、鉭(Ta)、鈦(Ti)等。然而，柵極線121可以具有包括兩個(gè)導(dǎo)電層(未示出)的多層結(jié)構(gòu)，該兩個(gè)導(dǎo)電層具有不同的物理特性，以及該多層結(jié)構(gòu)可以包含各種金屬或?qū)w。
[0040]包含硅氮化物(SiNx)、硅氧化物(SiOx)等的柵極絕緣層140被設(shè)置在柵極線121上。
[0041]一個(gè)或多個(gè)半導(dǎo)體154被設(shè)置在柵極絕緣層140上。半導(dǎo)體154可以包含:氫化非晶硅(簡(jiǎn)稱為a-Si)、多晶硅或氧化物半導(dǎo)體。
[0042]一個(gè)或多個(gè)歐姆接觸(ohmic contact) 163和165被設(shè)置在半導(dǎo)體154上。歐姆接觸163和165可包含重參雜有諸如磷的N種雜質(zhì)的η+氫化a_Si或者可以包括硅化物。歐姆接觸163和165在半導(dǎo)體154上形成一對(duì)歐姆接觸。
[0043]一條或多條數(shù)據(jù)線171、一個(gè)或多個(gè)漏電極175a和/或一個(gè)或多個(gè)偽漏電極175b被設(shè)置在歐姆接觸163和165上。
[0044]數(shù)據(jù)線171傳輸數(shù)據(jù)電壓并在縱向方向上延伸以被延長(zhǎng)，從而與柵極線121相交。多條數(shù)據(jù)線171中的每條數(shù)據(jù)線171包括從其延伸并朝向柵電極124的多個(gè)源電極173以及具有相對(duì)寬的平面面積以供與TFT陣列面板100的不同層和/或外部驅(qū)動(dòng)電路連接的數(shù)據(jù)焊盤(未示出)。用于生成數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)電路(未示出)可以被安裝在附接在下部絕緣基板110上的柔性印刷電路膜(未示出)上、直接被安裝在下部絕緣基板110上，或集成在下部絕緣基板110上。當(dāng)數(shù)據(jù)驅(qū)動(dòng)電路被集成在下部絕緣基板110上時(shí)，多條數(shù)據(jù)線171可被延長(zhǎng)以與數(shù)據(jù)驅(qū)動(dòng)電路連接。
[0045]在平面圖中，漏電極175a與數(shù)據(jù)線171分開，并相對(duì)于柵電極124面向源電極173。一部分半導(dǎo)體154暴露于漏電極175a和源電極173之間的間隔部分。
[0046]漏電極175a和偽漏電極175b彼此連續(xù)并彼此連接，其中，偽漏電極175b被定位為與偽柵電極125相對(duì)接近。[0047]—個(gè)柵電極124、一個(gè)源電極173和一個(gè)漏電極175a連同半導(dǎo)體154 —起組成TFT, TFT的溝道形成在源電極173和漏電極175a之間所暴露的半導(dǎo)體154處。
[0048]數(shù)據(jù)線171、漏電極175a和偽漏電極175b可包含諸如鑰、鉻、鉭和鈦的難熔金屬或者它們的合金。數(shù)據(jù)線171、漏電極175a和偽漏電極175b可具有包括難熔金屬膜第一層(未示出)和低電阻導(dǎo)電第二層(未示出)的多層結(jié)構(gòu)。另外，數(shù)據(jù)線171和漏電極175a可包含各種其他金屬或?qū)w。
[0049]歐姆接觸163和165僅存在于下面的半導(dǎo)體154與覆蓋的數(shù)據(jù)線171、漏電極175a與偽漏電極175b之間以降低下面的元件和覆蓋的元件之間的接觸電阻。然而，當(dāng)半導(dǎo)體154包含氧化物半導(dǎo)體時(shí)，可以省略歐姆接觸163和165。
[0050]鈍化層180被設(shè)置在數(shù)據(jù)線171、漏電極175a、偽漏電極175b和半導(dǎo)體154的暴
露部分上。
[0051]鈍化層180可包括無機(jī)絕緣體或有機(jī)絕緣體，并且可具有基本平坦的表面以提供TFT陣列面板100的平面。無機(jī)絕緣體可包含但不限于:硅氮化物或硅氧化物。有機(jī)絕緣體可具有約小于4.0的介電常數(shù)并具有光敏性。另外，鈍化層180可具有下部無機(jī)層和上部有機(jī)層的雙層結(jié)構(gòu)，使得可以降低和有效防止對(duì)半導(dǎo)體154的暴露部分的損害，同時(shí)仍保持有機(jī)層的優(yōu)良絕緣特性。
[0052]一個(gè)或多個(gè)接觸孔185可被限定在鈍化層180中并暴露漏電極175a的擴(kuò)展部(expansion)。
[0053]一個(gè)或多個(gè)像素電極191被設(shè)置在鈍化層180上。像素電極191可包含諸如氧化銦錫(“ΙΤ0”)或氧化銦鋅(“ΙΖ0”)的透明導(dǎo)電材料或者諸如鋁、銀、鉻及其合金的反射金屬。
[0054]像素電極191通過接觸孔185物理和電連接至漏電極175a，并且被施加有來自漏電極175a的數(shù)據(jù)電壓。被提供有數(shù)據(jù)電壓的像素電極191與共用電極面板200的共用電極270 —起生成電場(chǎng)。該電場(chǎng)確定設(shè)置在電極191和270之間的液晶層3的液晶分子的取向。因此，通過液晶層3透射的光的偏振根據(jù)所確定的液晶分子的取向而不同。
[0055]現(xiàn)在將描述共用電極面板200。
[0056]共用電極面板200包括:設(shè)置在上部絕緣基板210上的一個(gè)或多個(gè)光阻擋構(gòu)件220、位于由相鄰的光阻擋構(gòu)件220限定的區(qū)域中的一個(gè)或多個(gè)濾色器230、位于光阻擋構(gòu)件220和濾色器230上的保護(hù)層(overcoat) 250、以及位于保護(hù)層250上的共用電極270。在可替代示例性實(shí)施方式中，可以略去保護(hù)層250。
[0057]接著，參照?qǐng)D3，描述根據(jù)本發(fā)明的TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b。
[0058]參照?qǐng)D3，漏電極175a和偽漏電極175b彼此連續(xù)并相互連接以形成單個(gè)的、一體的、不可分的構(gòu)件，諸如漏極構(gòu)件。在漏極構(gòu)件的第一端的漏電極175a相對(duì)于柵電極124面向源電極173。在漏極構(gòu)件的相反的第二端的偽漏電極175b被定位在與漏電極175a相對(duì)的側(cè)并被定位為與偽柵電極125接近。
[0059]漏電極175a包括:參照延長(zhǎng)柵極線121以進(jìn)行延伸的方向具有預(yù)定寬度的多個(gè)子區(qū)域Rl、R2和R3。偽漏電極175b也包括:參照延長(zhǎng)柵極線121以進(jìn)行延伸的方向具有預(yù)定寬度的多個(gè)子區(qū)域R4、R5和R6。漏電極175a的多個(gè)子區(qū)域Rl、R2和R3在遠(yuǎn)離源電極173的方向上依次為第一子區(qū)域R1、第二子區(qū)域R2和第三子區(qū)域R3。偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6在朝向源電極173的方向上依次為第四子區(qū)域R4、第五子區(qū)域R5和第六子區(qū)域R6。
[0060]如在圖解的示例性實(shí)施方式中所示的，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3中的至少一個(gè)子區(qū)域包括與柵極線121形成第一角度Θ I的邊緣，以及在偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6中的至少一個(gè)子區(qū)域包括與柵極線121形成第二角度Θ 2的邊緣。第一角度Θ I和第二角度Θ 2可以在從約O度到約90度的范圍。
[0061]漏電極175a的多個(gè)子區(qū)域R1、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更大或更小。在圖解的示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積可以在遠(yuǎn)離源電極173的方向上變得更大，但不僅限于此。在根據(jù)本發(fā)明的TFT陣列面板100的可替代示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更小，或者多個(gè)子區(qū)域R1、R2和R3中的一個(gè)或多個(gè)的平面面積可以不同于其他平面面積。
[0062]另外，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上可以變得更大和更小。在圖解的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上逐漸變小，但不限于此。在根據(jù)本發(fā)明的TFT陣列面板100的可替代示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積可以在朝向源電極173的方向上變得更大，以及多個(gè)子區(qū)域R4、R5和R6中的一個(gè)或多個(gè)子區(qū)域的平面面積可以與其他平面面積不同。
[0063]漏電極175a的第一子區(qū)域Rl的總平面面積與偽漏電極175b的第六子區(qū)域R6的總平面面積可以基本上相同。另外，漏電極175a的第二子區(qū)域R2的總平面面積與偽漏電極175b的第五子區(qū)域R5的總平面面積可以基本上相同，以及漏電極175a的第三子區(qū)域R3的總平面面積與偽漏電極175b的第四子區(qū)域R4的總平面面積可以基本上相同。
[0064]接著，將參照?qǐng)D4和圖5以及圖3描述取決于TFT陣列面板100的未對(duì)準(zhǔn)的寄生電容。圖4和圖5是說明圖3的TFT陣列面板的未對(duì)準(zhǔn)的示圖。圖4示出包括柵電極124和偽柵電極125的柵極配線沿著柵極線121延伸的方向向右側(cè)偏移，以及圖5示出了包括柵電極124和偽柵電極125的柵極配線沿著柵極線121延伸的方向向左側(cè)偏移。
[0065]在圖3中，柵電極124和偽柵電極125與漏電極175a和偽漏電極175b的重疊部分由使用斜線的陰影來表示。詳細(xì)地，重疊部分包括柵電極124和漏電極175a之間的第一重疊區(qū)域A和偽柵電極125和偽漏電極175b之間的第二重疊區(qū)域B。重疊區(qū)域的寬度是沿著柵極線121延伸的方向被截取。
[0066]參照?qǐng)D4，如果柵電極124和偽柵電極125向右側(cè)偏移，則柵電極124和偽柵電極125之間的第三重疊區(qū)域Al的平面面積大于圖3中所示的柵電極124和偽柵電極125之間的第一重疊區(qū)域A的平面面積。詳細(xì)地，該重疊區(qū)域被增加了漏電極175a的第三子區(qū)域R3的面積。另外，偽柵電極125和偽漏電極175b之間的第四重疊區(qū)域BI的平面面積小于圖3中所示的偽柵電極125和偽漏電極175b之間的第二重疊區(qū)域B的平面面積。詳細(xì)地，該重疊區(qū)域被減小了偽漏電極175b的第四子區(qū)域R4的面積。
[0067]然而，如上所述，漏電極175a的第三子區(qū)域R3的區(qū)域和偽漏電極175b的第四子區(qū)域R4的區(qū)域相同。因此，在圖3中所示的實(shí)例中，柵電極124與漏電極175a之間的第一重疊區(qū)域A和偽柵電極125與偽漏電極175b之間的第二重疊區(qū)域B之和與圖4中的柵電極124與漏電極175a之間的第三重疊區(qū)域Al和偽柵電極125與偽漏電極175b之間的第四重疊區(qū)域BI之和相同。
[0068]參照?qǐng)D5，如果柵電極124和偽柵電極125向左側(cè)移動(dòng)，則柵電極124與偽柵電極125之間的第五重疊區(qū)域A2的平面面積小于圖3中所示的柵電極124與偽柵電極125之間的第一重疊區(qū)域A的平面面積。詳細(xì)地，該重疊區(qū)域被減小了漏電極175a的第二子區(qū)域R2的面積。另外，偽柵電極125和偽漏電極175b之間的第六重疊區(qū)域B2的平面面積大于圖3中所示的偽柵電極125和偽漏電極175b之間的第二重疊區(qū)域B的平面面積。詳細(xì)地，重疊區(qū)域被增加了偽漏電極175b的第五子區(qū)域R5的面積。
[0069]然而，如上所述，漏電極175a的第二子區(qū)域R2的區(qū)域與偽漏電極175b的第五子區(qū)域R5的區(qū)域相同。因此，在圖3中所示的實(shí)例中，柵電極124和漏電極175a之間的第一重疊區(qū)域A與偽柵電極125和偽漏電極175b之間的第二重疊區(qū)域B之和與圖5中的柵電極124和漏電極175a之間的第五重疊區(qū)域A2與偽柵電極125和偽漏電極175b之間的第六重疊區(qū)域B2之和相同。
[0070]如上所述，根據(jù)本發(fā)明的示例性實(shí)施方式的TFT陣列面板100包括:柵電極124和偽柵電極125以及漏電極175a和偽漏電極175b，其中，漏電極175a和偽漏電極175b的邊緣具有與柵極線121形成預(yù)定角度的部分，并且漏電極175a和偽漏電極175b包括在柵極線121的延伸方向上具有預(yù)定寬度的多個(gè)子區(qū)域，使得每個(gè)子區(qū)域的面積在遠(yuǎn)離源電極173的方向上增大或減小，以及漏電極175a的子區(qū)域和偽漏電極175b的子區(qū)域的相應(yīng)面積相同。
[0071 ] 因此，盡管漏電極175a在遠(yuǎn)離源電極173的方向上具有面積改變(例如，增大或減小)的形狀，但在柵極配線和數(shù)據(jù)配線之間存在對(duì)準(zhǔn)誤差時(shí)，在柵電極124和偽柵電極125分別與漏電極175a和偽漏電極175b之間的重疊區(qū)域的平面面積可以被保持為基本一致。因此，在包括柵電極124和偽柵電極125的柵極配線與包括漏電極175a和偽漏電極175b的數(shù)據(jù)配線之間的整個(gè)(例如，總的)重疊區(qū)域沒有改變，使得取決于柵極配線和數(shù)據(jù)配線之間的重疊的寄生電容的大小是不變的。
[0072]接著，將參照?qǐng)D6至圖8描述根據(jù)本發(fā)明的TFT陣列面板100的另一示例性實(shí)施方式。圖6是根據(jù)本發(fā)明的TFT陣列面板的另一示例性實(shí)施方式的平面圖，圖7是圖6的TFT陣列面板沿著線VI1-VII被截取的截面圖，以及圖8是圖6的TFT陣列面板的放大部分的示例性實(shí)施方式的平面圖。
[0073]一條或多條柵極線121被設(shè)置在下部絕緣基板110上。每條柵極線121均包括多個(gè)柵電極124和多個(gè)偽柵電極125。盡管它沒有示出，但進(jìn)一步可以包括被設(shè)置在TFT陣列面板100的與設(shè)置柵極線121的層相同的層之上和/或之中的存儲(chǔ)電極線。
[0074]柵極絕緣層140被設(shè)置在柵極線121上。
[0075]一個(gè)或多個(gè)半導(dǎo)體154被設(shè)置在柵極絕緣層140上。半導(dǎo)體154可以包含氫化非晶硅(簡(jiǎn)稱為a-Si)、多晶硅或氧化物半導(dǎo)體。
[0076]一個(gè)或多個(gè)歐姆接觸163和165被設(shè)置在半導(dǎo)體154上。歐姆接觸163和165可包含重參雜有諸如含磷的N種雜質(zhì)的η+氫化a-Si或者可以包括硅化物。歐姆接觸163和165在半導(dǎo)體154上形成一對(duì)歐姆接觸。[0077]—條或多條數(shù)據(jù)線171、一個(gè)或多個(gè)漏電極175a以及一個(gè)或多個(gè)偽漏電極175b被設(shè)置在歐姆接觸163和165上。
[0078]垂直參考線y (在‘y’方向上延伸的參考線，未示出)與柵極線121的延伸(例如，橫向)方向(‘X’方向)形成90°角度。數(shù)據(jù)線171與柵電極124重疊的部分被延長(zhǎng)為平行于參考線y延伸。在與參考線y平行的數(shù)據(jù)線171部分之間，數(shù)據(jù)線可包括在像素區(qū)域的中間區(qū)域彼此相接的多個(gè)傾斜部分以依次形成‘V’型，從而獲得液晶顯示器的最大透射率。
[0079]在圖6中所示的實(shí)施方式中，數(shù)據(jù)線171的第一彎曲部分可以從柵電極124位于像素區(qū)域底部的區(qū)域延伸并朝向像素區(qū)域的中間區(qū)域傾斜，以與垂直參考線I形成約V的角度。數(shù)據(jù)線171的第二彎曲部分可以從像素區(qū)域的中間區(qū)域延伸并朝向另一個(gè)柵電極124在像素區(qū)域頂部的區(qū)域傾斜以在像素區(qū)域的中間區(qū)域處與第一彎曲部分形成預(yù)定角度。在像素區(qū)域的中間區(qū)域，第二彎曲部分與第一彎曲部分形成約7°至15°的角度。
[0080]源電極173為數(shù)據(jù)線171的一部分，并被設(shè)置在與數(shù)據(jù)線171相同的虛擬線上。漏電極175a被延長(zhǎng)為基本平行于源電極173延伸。因此，漏電極175a平行于數(shù)據(jù)線171的一部分。
[0081]TFT陣列面板100可以包括與數(shù)據(jù)線171位于相同虛擬線上的源電極173和平行于數(shù)據(jù)線171延伸的漏電極175a，以增加TFT寬度，同時(shí)不增加數(shù)據(jù)配線的面積，由此提高液晶顯示器的開口率。
[0082]漏電極175a與數(shù)據(jù)線171分離并相對(duì)于柵電極124面向源電極173。
[0083]漏電極175a和偽漏電極175b彼此連續(xù)并彼此連接，其中偽漏電極175b被定位為與偽柵電極125相對(duì)接近。
[0084]歐姆接觸163和165僅存在下面的半導(dǎo)體154和覆蓋的數(shù)據(jù)線171、漏電極175a和偽漏電極175b之間以降低下面的元件和覆蓋的元件之間的接觸電阻。然而，當(dāng)半導(dǎo)體154包含氧化物半導(dǎo)體時(shí)，可以省略歐姆接觸163和165。
[0085]第一鈍化層180x被設(shè)置在數(shù)據(jù)線171、漏電極175a、偽漏電極175b以及半導(dǎo)體154的暴露部分上。第一鈍化層180x可包括無機(jī)絕緣體和有機(jī)絕緣體。
[0086]第二鈍化層180q被設(shè)置在第一鈍化層180x上。在可替代示例性實(shí)施方式中，可略去第二鈍化層180q。第二鈍化層180q可以為濾色器。當(dāng)?shù)诙g化層180q是濾色器時(shí)，第二鈍化層180q可唯一顯示基色之一(例如,紅色、綠色和藍(lán)色的三基色)或者黃色、青色和洋紅色。盡管在附圖中未示出，濾色器進(jìn)一步可包括除了顯示基色之外還顯示白色或基色的混色的濾色器。
[0087]共用電極270被設(shè)置在第二鈍化層180q上。共用電極270可具有基本平面形狀并被設(shè)置在下部絕緣基板110上的整個(gè)表面上以具有完全的板形。開口(未示出)可以限定在與漏電極175a的平坦圓周對(duì)應(yīng)的區(qū)域中。即，共用電極270可具有平板形狀。
[0088]像素或像素區(qū)域被設(shè)置在液晶顯示器的顯示區(qū)域中，圖像在顯示區(qū)域中顯示。液晶顯示器還可以包括不顯示圖像的非顯示區(qū)域。設(shè)置在相鄰像素或像素區(qū)域中的共用電極270可以彼此物理和/或電連接以接收從顯示區(qū)域的外部提供的具有預(yù)定大小的共用電壓。
[0089]第三鈍化層180z被設(shè)置在共用電極270上。該第三鈍化層180z可以包含有機(jī)絕緣材料或無機(jī)絕緣材料。[0090]像素電極191被設(shè)置在第三鈍化層180z上。像素電極191包括與數(shù)據(jù)線171中的第一彎曲部分和第二彎曲部分基本平行的曲線或傾斜邊緣。像素電極191包括多個(gè)第一分支電極192。
[0091]接觸孔185被限定為穿過第一鈍化層180x、第二鈍化層180q和第三鈍化層180z的厚度而延伸，并暴露漏電極175a。像素電極191通過接觸孔185物理和電連接至漏電極175a的較寬擴(kuò)展部，從而從漏電極175a接收電壓。
[0092]參照共用電極面板200，光阻擋構(gòu)件220被設(shè)置在上部絕緣基板210上，并在上部絕緣基板210上設(shè)置多個(gè)濾色器230。當(dāng)TFT陣列面板100的第二鈍化層180q為濾色器時(shí)，可略去共用電極面板200的濾色器230。在可替代示例性實(shí)施方式中，共用電極面板200的光阻擋構(gòu)件220可被設(shè)置在TFT陣列面板100中。
[0093]保護(hù)層250可被設(shè)置在濾色器230和光阻擋構(gòu)件220上。在可替代示例性實(shí)施方式中，可略去保護(hù)層250。
[0094]接著，參照?qǐng)D8，將描述根據(jù)本發(fā)明的TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b。
[0095]參照?qǐng)D8，漏電極175a和偽漏電極175b彼此連續(xù)并彼此連接以形成單個(gè)、整體的、不可分構(gòu)件，諸如漏極構(gòu)件。在漏極構(gòu)件的第一端處的漏電極175a相對(duì)于柵電極124面向源電極173。在漏極構(gòu)件相反的第二端處的偽漏電極175b位于與漏電極175a相對(duì)的一側(cè)并被定位為與偽柵電極125接近。
[0096]漏電極175a包括參照柵極線121延伸的方向具有預(yù)定寬度的多個(gè)子區(qū)域Rl、R2和R3。偽漏電極175b也包括參照柵極線121延伸的方向具有預(yù)定寬度的多個(gè)子區(qū)域R4、R5和R6。漏電極175a的多個(gè)子區(qū)域Rl、R2和R3在遠(yuǎn)離源電極173方向上依次為第一子區(qū)域R1、第二子區(qū)域R2和第三子區(qū)域R3。偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6在朝向源電極173的方向上依次為第四子區(qū)域R4、第五子區(qū)域R5和第六子區(qū)域R6。
[0097]如圖所示，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3中的至少一個(gè)子區(qū)域包括與柵極線121形成第一角度Θ I的邊緣，以及偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6中的至少一個(gè)子區(qū)域包括與柵極線121形成第二角度Θ 2的邊緣。第一角度Θ I和第二角度Θ 2可以在從約O度到約90度的范圍。
[0098]漏電極175a的多個(gè)子區(qū)域R1、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更大或更小。在示出的示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域R1、R2和R3的平面面積在朝向源電極173的方向上可以變得更大，但不僅限于此。在可替代示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在朝向源電極173的方向上可以變得更小，或者多個(gè)子區(qū)域Rl、R2和R3中的一個(gè)子區(qū)域的面積可以不同于其他的區(qū)域。
[0099]另外，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6中的平面面積在朝向源電極173的方向可以變得更大和更小。在示出的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上逐漸變小，但不限于此。在本發(fā)明的可替代示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上變得更大，并且多個(gè)子區(qū)域R4、R5和R6之一的區(qū)域可以不同于其他區(qū)域。
[0100]漏電極175a的第一子區(qū)域Rl的總平面面積與偽漏電極175b的第六子區(qū)域R6的總平面面積可以基本上相同。另外，漏電極175a的第二子區(qū)域R2的總平面面積與偽漏電極175b的第五子區(qū)域R5的總平面面積可以基本上相同，以及漏電極175a的第三子區(qū)域R3的總平面面積與偽漏電極175b的第四子區(qū)域R4的總平面面積可以基本上相同。
[0101]接著，將參照?qǐng)D9和圖10以及圖8描述取決于TFT陣列面板100的未對(duì)準(zhǔn)的寄生電容。圖9和圖10是用于解釋圖8的TFT陣列面板的未對(duì)準(zhǔn)的示圖。圖9示出了包括柵電極124和偽柵電極125的柵極配線沿著柵極線121延伸的方向向右側(cè)偏移，以及圖10示出了包括柵電極124和偽柵電極125的柵極配線沿著柵極線121延伸的方向向左側(cè)偏移。
[0102]在圖8中，柵電極124和偽柵電極125分別與漏電極175a和偽漏電極175b重疊的部分由使用斜線的陰影來表示。詳細(xì)地，重疊部分包括柵電極124與漏電極175a之間的第七重疊區(qū)域AA和偽柵電極125與偽漏電極175b之間的第八重疊區(qū)域BB。
[0103]參照?qǐng)D9，如果柵電極124和偽柵電極125向右側(cè)偏移，則柵電極124和漏電極175a之間的第九重疊區(qū)域AAl的平面面積大于圖8中所示的柵電極124和漏電極175a之間的第七重疊區(qū)域AA的平面面積。詳細(xì)地，該重疊區(qū)域被增加了漏電極175a的第二子區(qū)域R2的面積。另外，偽柵電極125和偽漏電極175b之間的第十重疊區(qū)域BBl的平面面積小于圖8中所示的偽柵電極125和偽漏電極175b之間的第八重疊區(qū)域BB的平面面積。詳細(xì)地，該重疊區(qū)域被減小了偽漏電極175b的第五子區(qū)域R5的面積。
[0104]然而，如上所述，漏電極175a的第二子區(qū)域R2的面積與偽漏電極175b的第五子區(qū)域R5的面積相同。因此，在圖8中所示的實(shí)例中，柵電極124和漏電極175a之間的第七重疊區(qū)域 AA與偽柵電極125和偽漏電極175b之間的第八重疊區(qū)域BB之和與圖9中的柵電極124和漏電極175a之間的第九重疊區(qū)域AAl與偽柵電極125和偽漏電極175b之間的第十重疊區(qū)域BBl之和相同。
[0105]參照?qǐng)D10，如果柵電極124和偽柵電極125向左側(cè)移動(dòng)，則柵電極124和漏電極175a之間的第^^一重疊區(qū)域AA2的平面面積小于圖8中所示的柵電極124和漏電極175a之間的第七重疊區(qū)域AA的平面面積。詳細(xì)地，該重疊區(qū)域被減小了漏電極175a的第一子區(qū)域Rl的面積。另外，偽柵電極125和偽漏電極175b之間的第十二重疊區(qū)域BB2的平面面積大于圖8中所示的偽柵電極125和偽漏電極175b之間的第八重疊區(qū)域BB的平面面積。詳細(xì)地，該重疊區(qū)域被增加了偽漏電極175b的第六子區(qū)域R6的面積。
[0106]然而，如上所述，漏電極175a的第一子區(qū)域Rl的面積與偽漏電極175b的第六子區(qū)域R6的面積相同。因此，在圖8中所示的實(shí)例中，柵電極124和漏電極175a之間的第七重疊區(qū)域AA與偽柵電極125和偽漏電極175b之間的第八重疊區(qū)域BB之和與圖10中的柵電極124和漏電極175a之間的第十一重疊區(qū)域AA2與偽柵電極125和偽漏電極175b之間的第十二重疊區(qū)域BB2之和相同。
[0107]如上所述，根據(jù)本發(fā)明的示例性實(shí)施方式的TFT陣列面板100包括:柵電極24和偽柵電極125，以及漏電極175a和偽漏電極175b，其中，漏電極175a和偽漏電極175b的邊緣具有與柵極線121形成預(yù)定角度的部分，以及漏電極175a和偽漏電極175b包括在柵極線121的延伸方向上具有預(yù)定寬度的多個(gè)子區(qū)域，使得每個(gè)子區(qū)域的面積在遠(yuǎn)離源電極173的方向上增大或減小，以及漏電極175a的子區(qū)域和偽漏電極175b的子區(qū)域的相應(yīng)面積相同。
[0108]因此，盡管漏電極175a在遠(yuǎn)離源電極173的方向上具有面積改變(例如，增大或減小)的形狀，但在柵極配線和數(shù)據(jù)配線之間存在對(duì)準(zhǔn)誤差時(shí)，柵電極124和偽柵電極125分別與漏電極175a和偽漏電極175b之間的重疊區(qū)域的平面面積可以被保持為基本一致。因此，包括柵電極124和偽柵電極125的柵極配線與包括漏電極175a和偽漏電極175b的數(shù)據(jù)配線之間的整個(gè)(例如，總的)重疊區(qū)域不變，使得取決于柵極配線和數(shù)據(jù)配線之間重疊的寄生電容的大小一致。
[0109]接著，將參照?qǐng)D11至圖17描述根據(jù)本發(fā)明的另一示例性實(shí)施方式的TFT陣列面板的柵極配線和數(shù)據(jù)配線。圖11至圖17是根據(jù)本發(fā)明薄膜晶體管陣列面板的放大部分的平面圖。詳細(xì)地，圖11至圖17示出了根據(jù)本發(fā)明的TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b。
[0110]首先，參照?qǐng)D11和圖12，根據(jù)本發(fā)明的示例性實(shí)施方式的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b相似于參照?qǐng)D1至圖3所述的TFT陣列面板100的示例性實(shí)施方式的元件。
[0111]漏電極175a相對(duì)于柵電極124面向源電極173,并與柵電極124重疊。偽柵電極175b被定位在與漏電極175a相對(duì)的漏極構(gòu)件的一側(cè)并被定位為與偽柵電極125相對(duì)接近。
[0112]漏電極175a包括參照柵極線121的延伸方向具有預(yù)定寬度的多個(gè)子區(qū)域Rl、R2和R3。偽漏電極175b也包括參照柵極線121的延伸方向具有預(yù)定寬度的多個(gè)子區(qū)域R4、R5 和 R6。
[0113]漏電極175a的多個(gè)子區(qū)域R1、R2和R3中的至少一個(gè)子區(qū)域包括與柵極線121形成第一角度Θ I的邊緣。
[0114]漏電極175a的多個(gè)子區(qū)域R1、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更大或更小。在示出的示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更大，但不僅限于此。在本發(fā)明的另一示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更小，或者多個(gè)子區(qū)域Rl、R2和R3中的一個(gè)的區(qū)域可以不同于其他區(qū)域。
[0115]另外，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上可以變得更大和更小。在示出的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上逐漸變小，但不限于此。在本發(fā)明的另一示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上變得更大，以及多個(gè)子區(qū)域R4、R5和R6中的一個(gè)的區(qū)域可以與其他區(qū)域不同。
[0116]漏電極175a的第一子區(qū)域Rl的總平面面積與偽漏電極175b的第六子區(qū)域R6的總平面面積可以基本上相同。另外，漏電極175a的第二子區(qū)域R2的總平面面積與偽漏電極175b的第五子區(qū)域R5的總平面面積可以基本上相同，以及漏電極175a的第三子區(qū)域R3的總平面面積與偽漏電極175b的第四子區(qū)域R4的總平面面積可以基本上相同。
[0117]在所示的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面形狀與漏電極175a的多個(gè)子區(qū)域的R1、R2和R3的平面形狀不同。詳細(xì)地，漏電極175a的多個(gè)子區(qū)域的R1、R2和R3的邊緣具有圓形形狀，而偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的邊緣分別具有矩形形狀或直線形狀。即，多個(gè)子區(qū)域R4、R5和R6包括與柵極線121平行的邊緣。
[0118]接著，參照?qǐng)D13和圖15，根據(jù)本發(fā)明的示例性實(shí)施方式的TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b相似于參照?qǐng)D1至圖3所述的TFT陣列面板100的那些元件。
[0119]漏電極175a相對(duì)于柵電極124面向源電極173，并與柵電極124重疊。偽漏電極175b被定位為與漏電極175a相對(duì)的漏極構(gòu)件的一側(cè)并被定位為與偽柵電極125相對(duì)接近。
[0120]漏電極175a包括參照柵極線121的延伸方向具有預(yù)定寬度的多個(gè)子區(qū)域Rl、R2和R3。偽漏電極175b也包括參照柵極線121的延伸方向具有預(yù)定寬度的多個(gè)子區(qū)域R4、R5 和 R6。
[0121]漏電極175a的多個(gè)子區(qū)域R1、R2和R3中的至少一個(gè)子區(qū)域包括與柵極線121形成第一角度Θ I的邊緣。以及偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6中的至少一個(gè)子區(qū)域包括與柵極線121形成第二角度Θ 2的邊緣。
[0122]在示出的示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更大或更小，但不限于此。在根據(jù)本發(fā)明的TFT陣列面板100的另一示例性實(shí)施方式中，漏電極175a的多個(gè)子區(qū)域Rl、R2和R3的平面面積在遠(yuǎn)離源電極173的方向上可以變得更小，或者多個(gè)子區(qū)域R1、R2和R3中的一個(gè)區(qū)域可以不同于其他區(qū)域。
[0123]在示出的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6中的平面面積在朝向源電極173的方向上可以變得更小，但不限于此。在根據(jù)本發(fā)明的另一示例性實(shí)施方式的TFT陣列面板100中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面面積在朝向源電極173的方向上變得更大，以及多個(gè)子區(qū)域R4、R5和R6中的一個(gè)的區(qū)域與其他區(qū)域不同。
[0124]漏電極175a的第一子區(qū)域Rl的總平面面積與偽漏電極175b的第六子區(qū)域R6的總平面面積可以基本上相同。另外，漏電極175a的第二子區(qū)域R2的總平面面積與偽漏電極175b的第五子區(qū)域R5的總平面面積可以基本上相同，以及漏電極175a的第三子區(qū)域R3的總平面面積與偽漏電極175b的第四子區(qū)域R4的總平面面積可以基本上相同。
[0125]在所示的示例性實(shí)施方式中，偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的平面形狀與漏電極175a的多個(gè)子區(qū)域的R1、R2和R3的平面形狀不同。詳細(xì)地，漏電極175a的多個(gè)子區(qū)域的R1、R2和R3的邊緣具有圓形形狀，而偽漏電極175b的多個(gè)子區(qū)域R4、R5和R6的邊緣分別具梯形或矩形形狀。即，多個(gè)子區(qū)域R4、R5和R6包括有角邊緣，并且其該部分包括與柵極線121平行的邊緣。
[0126]參照?qǐng)D16，TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b與先前的示例性實(shí)施方式描述的TFT陣列面板100的那些元件不同。
[0127]詳細(xì)地，在偽漏電極175b端的偽柵電極125的多個(gè)子區(qū)域具有相同面積，并且偽柵電極125包括具有不同面積的多個(gè)子區(qū)域Ra、Rb和Re。偽柵電極125的子區(qū)域Ra、Rb和Re具有不同的開口 126或凹口使得子區(qū)域Ra、Rb和Re具有不同面積。多個(gè)子區(qū)域Ra、Rb和Re的平面面積在朝向源電極173的方向上變得更大或更小。然而，在根據(jù)本發(fā)明的的另一示例性實(shí)施方式的TFT陣列面板100中，偽漏電極175b和偽柵電極125均可包括具有不同面積的多個(gè)子區(qū)域。
[0128]在根據(jù)示出的示例性實(shí)施方式的TFT陣列面板100中，偽漏電極175b具有預(yù)定形狀，而與偽漏電極175b重疊的偽柵電極125包括具有不同面積的多個(gè)子區(qū)域Ra、Rb和Re。盡管包括柵電極124和偽柵電極125的柵極配線在柵極線121延伸的方向上向右側(cè)或左側(cè)移動(dòng)，但漏電極175a和柵電極124之間的重疊區(qū)域與偽漏電極175b和偽柵電極125之間的重疊區(qū)域的和可以保持一致。因此，包括柵電極124和偽柵電極125的柵極配線與包括漏電極175a和偽漏電極175b的數(shù)據(jù)配線之間的整個(gè)重疊區(qū)域不變，從而取決于柵極配線和數(shù)據(jù)配線之間的重疊的寄生電容的大小不變。
[0129]參照?qǐng)D17，根據(jù)本發(fā)明的TFT陣列面板100的柵電極124、偽柵電極125、漏電極175a和偽漏電極175b的另一不例性實(shí)施方式相似于參照?qǐng)D6至圖8描述的不例性實(shí)施方式的TFT陣列面板100的那些元件。
[0130]TFT陣列面板100的偽漏電極175b的多個(gè)子區(qū)域具有相同的面積，而偽柵電極125包括含有具有不同面積的多個(gè)子區(qū)域Rx和Ry的突出125a。僅偽柵電極125的突出125a與漏極構(gòu)件重疊。突出125a的子區(qū)域Rx和Ry的平面面積可以在更接近漏電極175a時(shí)變得更大或更小，但不限于此。在根據(jù)本發(fā)明的TFT陣列面板100的另一示例性實(shí)施方式中，偽漏電極175b和偽柵電極125的突出125a均可以包括具有不同面積的多個(gè)子區(qū)域。
[0131]在根據(jù)示出的示例性實(shí)施方式的TFT陣列面板100中，偽漏電極175b具有預(yù)定形狀，然而，與偽漏電極175b重疊的偽柵電極125包括含有具有不同面積的多個(gè)子區(qū)域Rx和Ry的突出125a。盡管包括柵電極124和偽柵電極125的柵極配線沿著柵極線121的延伸方向向右側(cè)或左側(cè)移動(dòng)，但漏電極175a和柵電極124之間的重疊區(qū)域的和與偽漏電極175b和偽柵電極125之間的重疊區(qū)域可以保持一致。因此,包括柵電極124和偽柵電極125的柵極配線與包括漏電極175a和偽漏電極175b的數(shù)據(jù)配線之間的整個(gè)重疊區(qū)域不變，從而取決于柵極配線和數(shù)據(jù)配線之間的重疊的寄生電容的尺寸不變。
[0132]偽柵電極125的平面面積的改變并不限于圖16或圖17中所示的實(shí)例性實(shí)施方式，而區(qū)域可通過偽柵電極125的各種形狀來限定。
[0133]盡管已經(jīng)結(jié)合所謂目前被視為實(shí)用的示例性實(shí)施方式對(duì)本發(fā)明進(jìn)行描述，但應(yīng)當(dāng)理解，本發(fā)明不限于所披露的實(shí)施方式，而相反，本發(fā)明旨在涵蓋包含在所附權(quán)利要求的精神和范圍內(nèi)的各種變形和等同配置。
【權(quán)利要求】
1.一種薄膜晶體管陣列面板，包括: 基板； 柵極線，設(shè)置在所述基板上、在第一方向上延長(zhǎng)，并包括第一柵電極和第二柵電極； 柵極絕緣層，在所述第一柵電極和所述第二柵電極上； 半導(dǎo)體，在所述柵極絕緣層上；以及 源電極以及彼此相連接的第一漏電極和第二漏電極，所述源電極、所述第一漏電極和所述第二漏電極均被設(shè)置在所述半導(dǎo)體上， 其中， 所述第一漏電極相對(duì)于所述第一柵電極面向所述源電極，以及所述第二漏電極被設(shè)置為與所述第二柵電極相鄰， 所述第一漏電極包括在所述第一方向上均具有預(yù)定寬度的多個(gè)第一區(qū)域，并且所述第二漏電極包括在所述第一方向上均具有預(yù)定寬度的多個(gè)第二區(qū)域， 所述多個(gè)第二區(qū)域中的至少一個(gè)第二區(qū)域包括與所述第一方向形成從約O度至約90度的角度的邊緣，以及 所述多個(gè)第二區(qū)域中的至少一個(gè)第二區(qū)域的平面面積不同于所述多個(gè)第二區(qū)域的剩余第二區(qū)域的每個(gè)平面面積。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，其中: 所述第一漏電極的所述多個(gè)第一區(qū)域中的至少一個(gè)第一區(qū)域包括與所述第一方向形成從約O度至約90度的角度的邊緣，以及 所述多個(gè)第一區(qū)域中的至少一個(gè)第一區(qū)域的平面面積不同于所述多個(gè)第一區(qū)域中的剩余第一區(qū)域的每個(gè)平面面積。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域的平面面積和所述多個(gè)第二區(qū)域的平面面積在所述第一方向上遠(yuǎn)離所述源電極而增大或減小。
4.根據(jù)權(quán)利要求3所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域在所述第一方向上遠(yuǎn)離所述源電極依次包括第一子區(qū)域、第二子區(qū)域和第三子區(qū)域， 所述多個(gè)第二區(qū)域在所述第一方向上朝向所述源電極依次包括第四子區(qū)域、第五子區(qū)域和第六子區(qū)域， 所述第一子區(qū)域的平面面積與所述第六子區(qū)域的平面面積相等， 所述第二子區(qū)域的平面面積與所述第五子區(qū)域的平面面積相等，以及 所述第三子區(qū)域的平面面積與所述第四子區(qū)域的平面面積相等。
5.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域的平面面積和所述多個(gè)第二區(qū)域的平面面積在所述第一方向上遠(yuǎn)離所述源電極而增大或減小。
6.根據(jù)權(quán)利要求5所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域在所述第一方向上遠(yuǎn)離所述源電極依次包括第一子區(qū)域、第二子區(qū)域和第三子區(qū)域， 所述多個(gè)第二區(qū)域在所述第一方向上朝向所述源電極依次包括第四子區(qū)域、第五子區(qū)域和第六子區(qū)域， 所述第一子區(qū)域的平面面積與所述第六子區(qū)域的平面面積相等， 所述第二子區(qū)域的平面面積與所述第五子區(qū)域的平面面積相等，以及 所述第三子區(qū)域的平面面積與所述第四子區(qū)域的平面面積相等。
7.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域在所述第一方向上遠(yuǎn)離所述源電極依次包括第一子區(qū)域、第二子區(qū)域和第三子區(qū)域， 所述多個(gè)第二區(qū)域在所述第二方向上朝向所述源電極依次包括第四子區(qū)域、第五子區(qū)域和第六子區(qū)域， 所述第一子區(qū)域的平面面積與所述第六子區(qū)域的平面面積相等， 所述第二子區(qū)域的平面面積與所述第五子區(qū)域的平面面積相等，以及 所述第三子區(qū)域的平面面積與所述第四子區(qū)域的平面面積相等。
8.一種薄膜晶體管陣列面板，包括: 基板； 柵極線，在所述基板上、在第一方向上延長(zhǎng)并包括從所述柵極線延伸的第一柵電極和第二柵電極； 柵極絕緣層，在所述第一柵電極和所述第二柵電極上； 半導(dǎo)體，在所述柵極絕緣層上；和 源電極以及彼此相連接的第一漏電極和第二漏電極，所述源電極、所述第一漏電極和所述第二漏電極均被設(shè)置在所述半導(dǎo)體上， 其中， 所述第一漏電極相對(duì)于所述第一柵電極面向所述源電極，以及所述第二漏電極被設(shè)置為與所述第二柵電極相鄰， 所述第一漏電極包括在所述第一方向上均具有預(yù)定寬度的多個(gè)第一區(qū)域，以及所述第二漏電極包括在所述第一方向上均具有預(yù)定寬度的多個(gè)第三區(qū)域，并且 所述第二漏電極的所述多個(gè)第三區(qū)域中的至少一個(gè)第三區(qū)域的平面面積不同于所述多個(gè)第三區(qū)域的剩余第三區(qū)域的每個(gè)平面面積。
9.根據(jù)權(quán)利要求8所述的薄膜晶體管陣列面板，其中: 所述第一漏電極的所述多個(gè)第一區(qū)域中的第一區(qū)域包括與所述第一方向形成從約O度至約90度的角度的邊緣， 所述多個(gè)第一區(qū)域中的至少 一個(gè)第一區(qū)域的平面面積不同于所述多個(gè)第一區(qū)域中的剩余第一區(qū)域的每個(gè)平面面積，以及 所述多個(gè)第一區(qū)域的平面面積和所述多個(gè)第三區(qū)域的平面面積在所述第一方向上遠(yuǎn)離所述源電極而增大或減小。
10.根據(jù)權(quán)利要求8所述的薄膜晶體管陣列面板，其中: 所述多個(gè)第一區(qū)域的平面面積和所述多個(gè)第三區(qū)域的平面面積在所述第一方向上遠(yuǎn)離所述源電極而增大或減小。
【文檔編號(hào)】H01L27/12GK103915448SQ201310741099
【公開日】2014年7月9日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年1月4日
【發(fā)明者】黃定桓, 具本龍, 樸秀真, 樸鐘文, 李龍熙, 李鐘赫, 趙德漢 申請(qǐng)人:三星顯示有限公司