一種陣列基板及其制作方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其制作方法、顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，解決了現(xiàn)有的陣列基板制作工藝復(fù)雜、曝光次數(shù)多、成本高的問題。一種陣列基板，包括：多個(gè)互補(bǔ)型薄膜晶體管，所述互補(bǔ)型薄膜晶體管包括N型的第一薄膜晶體管和P型的第二薄膜晶體管，所述第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管。
【專利說(shuō)明】一種陣列基板及其制作方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002]在現(xiàn)有的各種顯示裝置中，由于0LED(0rganic Light-Emitting Diode,有機(jī)發(fā)光二極管)顯示器與CRT (Cathode Ray Tube，陰極射線管)顯示器或TFT-LCD (Thin FilmTransistor-Liquid Crystal Display,薄膜晶體管液晶顯示器)相比具有更輕和更薄的外觀設(shè)計(jì)、更寬的可視視角、更快的響應(yīng)速度以及更低的功耗等特點(diǎn)，因此OLED顯示器已逐漸作為下一代顯示設(shè)備而備受人們的關(guān)注。
[0003]OLED顯示裝置是自發(fā)光器件，其通常包括像素電極、與像素電極相對(duì)設(shè)置的對(duì)電極以及設(shè)置于像素電極與對(duì)電極之間的有機(jī)發(fā)光層。OLED顯示裝置通過(guò)將電壓施加到包括像素電極和對(duì)電極上以使設(shè)置于像素電極和對(duì)電極之間的有機(jī)發(fā)光層兩端形成電場(chǎng)，從而使得電子和空穴能夠在有機(jī)發(fā)光層中彼此復(fù)合而發(fā)光。其中，可以通過(guò)具有電路單元的陣列基板控制施加在像素電極上的電壓，從而控制OLED顯示裝置的顯示效果。
[0004]在現(xiàn)有的OLED顯示裝置中，在驅(qū)動(dòng)電路部分經(jīng)常會(huì)用到互補(bǔ)型薄膜晶體管(CMOS)，其制作工藝主要是通過(guò)構(gòu)圖工藝在其內(nèi)的各薄膜層上形成如薄膜晶體管等器件所需的圖形，這就需要進(jìn)行多次構(gòu)圖工藝，通常需要十一次的掩膜光刻工藝以及三次摻雜工藝才能制作完成，而每次構(gòu)圖工藝所需的資金很昂貴；因此對(duì)于基于CMOS制作驅(qū)動(dòng)電路的OLED顯示裝置制作而言，減少構(gòu)圖工藝的次數(shù)、簡(jiǎn)化制作步驟是制約其發(fā)展的難題；并且為適應(yīng)OLED顯示裝置更輕更薄的發(fā)展需求，如何合理的減小其厚度也是急需解決的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施例提供一種陣列基板及其制作方法、顯示裝置，簡(jiǎn)化制作工藝，降低產(chǎn)品的生產(chǎn)難度和生產(chǎn)成本。
[0006]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0007]本發(fā)明提供了一種陣列基板，包括:多個(gè)互補(bǔ)型薄膜晶體管，所述互補(bǔ)型薄膜晶體管包括N型的第一薄膜晶體管和P型的第二薄膜晶體管，所述第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管。
[0008]可選的，所述第一薄膜晶體管包括:第一柵極、第一源極和第一漏極；所述第二薄膜晶體管包括第二柵極、第二源極和第二漏極，所述第一柵極與所述第二源極以及第二漏極經(jīng)過(guò)一次構(gòu)圖工藝形成。
[0009]可選的，所述第二柵極與所述第一源極以及第一漏極經(jīng)過(guò)一次構(gòu)圖工藝形成。
[0010]可選的，所述陣列基板包括基板以及依次設(shè)置在所述基板上的多晶硅半導(dǎo)體有源層、柵絕緣層、第二柵金屬層、氧化物半導(dǎo)體有源層、介質(zhì)層以及第一柵金屬層；其中，
[0011]所述第二柵金屬層包括:第二柵極、第一源極和第一漏極；
[0012]所述第一柵金屬層包括:第一柵極、第二源極和第二漏極；[0013]其中，所述第一源極和第一漏極與氧化物半導(dǎo)體有源層直接接觸電連接，所述第二源極和第二漏極通過(guò)過(guò)孔與所述多晶硅半導(dǎo)體有源層電連接。
[0014]可選的，所述陣列基板包括多個(gè)子像素單元，每一所述子像素單元包括第一薄膜晶體管和第二薄膜晶體管，且所述第一漏極與所述第二柵極通過(guò)連接電極電連接。
[0015]可選的，所述陣列基板還包括像素電極，且所述像素電極與所述第二漏極電連接。
[0016]本發(fā)明實(shí)施例提供了一種陣列基板的制作方法，包括:
[0017]在基板上形成第二薄膜晶體管的多晶硅半導(dǎo)體有源層；
[0018]在所述基板上形成柵絕緣層；
[0019]在所述基板上形成第二薄膜晶體管的第二柵極以及第一薄膜晶體管的第一源極和第一漏極；
[0020]在所述基板上形成第一薄膜晶體管的氧化物半導(dǎo)體有源層；
[0021]在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極。
[0022]可選的，通過(guò)一次構(gòu)圖工藝在所述基板上形成第二薄膜晶體管的第二柵極以及第一薄膜晶體管的第一源極和第一漏極。
[0023]可選的，通過(guò)一次構(gòu)圖工藝在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極。
[0024]可選的，所述在基板上形成第二薄膜晶體管的多晶硅半導(dǎo)體有源層具體包括:
[0025]在基板上形成多晶硅層；
[0026]對(duì)所述多晶硅層進(jìn)行摻雜。
[0027]可選的，在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極之后，所述方法還包括:
[0028]在所述基板上形成連接電極，所述連接電極分別與所述第一漏極和所述第二柵極連接。
[0029]可選的，所述方法還包括:
[0030]在所述基板上形成像素電極，且所述像素電極與所述第二漏極電連接。
[0031]本發(fā)明實(shí)施例提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的任一所述的陣列基板。
[0032]本發(fā)明實(shí)施例提供了一種陣列基板及其制作方法、顯示裝置，所述陣列基板上的第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管，由于第二薄膜晶體管只需進(jìn)行一次摻雜，氧化物薄膜晶體管可以通過(guò)沉積直接形成而無(wú)需進(jìn)行摻雜和晶化，其相對(duì)于現(xiàn)有技術(shù)至少減少了兩次摻雜工藝和一次晶化，簡(jiǎn)化制作工藝，降低產(chǎn)品的生產(chǎn)難度和生產(chǎn)成本。
【專利附圖】

【附圖說(shuō)明】
[0033]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。[0034]圖1為一種陣列基板的局部結(jié)構(gòu)俯視圖；
[0035]圖2為圖1的A-A向剖視圖；
[0036]圖3為本發(fā)明實(shí)施例提供的一種陣列基板的剖視圖；
[0037]圖4為本發(fā)明實(shí)施例提供的另一種陣列基板的剖視圖；
[0038]圖5為形成有多晶娃半導(dǎo)體有源層的基板結(jié)構(gòu)不意圖；
[0039]圖6為形成有第一源極、第一漏極以及第二柵極的基板結(jié)構(gòu)示意圖；
[0040]圖7為形成有氧化物半導(dǎo)體有源層的基板結(jié)構(gòu)示意圖；
[0041]圖8為形成有第二源極、第二漏極以及第一柵極的基板結(jié)構(gòu)示意圖；
[0042]圖9為形成有連接電極的基板結(jié)構(gòu)不意圖；
[0043]圖10為本發(fā)明實(shí)施例提供的一種陣列基板的制作方法示意圖；
[0044]圖11為本發(fā)明實(shí)施例提供的一種形成多晶硅半導(dǎo)體有源層的制作方法示意圖。
[0045]附圖標(biāo)記:
[0046]10-基板；11_第一薄膜晶體管；111_第一柵極；112-第一源極；113_第一漏極；12-第二薄膜晶體管；121_第二柵極；122_第二源極；123_第二漏極；13_柵線；14_數(shù)據(jù)線；15-Vdd線；16-像素電極；17_連接電極；101-柵絕緣層；102_介質(zhì)層；103_鈍化層；104-平坦層；105_像素界定層；106_多晶硅有源層；1061_第一有源層；1062_第二有源層。
【具體實(shí)施方式】
[0047]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0048]需要說(shuō)明的是，“構(gòu)圖工藝”是將薄膜形成包含至少一個(gè)圖案的層的工藝；而構(gòu)圖工藝通常包含:在薄膜上涂膠，利用掩膜板對(duì)所述光刻膠進(jìn)行曝光，再利用顯影液將需去除的光刻膠沖蝕掉，再刻蝕掉未覆蓋光刻膠的薄膜部分，最后將剩下的光刻膠剝離。而在本發(fā)明所有實(shí)施例中，“一次構(gòu)圖工藝”是指經(jīng)過(guò)一次曝光形成所需要的層結(jié)構(gòu)工藝。
[0049]本發(fā)明實(shí)施例提供了一種陣列基板，包括:多個(gè)互補(bǔ)型薄膜晶體管，所述互補(bǔ)型薄膜晶體管包括N型的第一薄膜晶體管和P型的第二薄膜晶體管，所述第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管。
[0050]需要說(shuō)明的是，陣列基板由橫縱交叉的柵線和數(shù)據(jù)線在基板上劃分出的多個(gè)子像素單元。所述氧化物薄膜晶體管即所述薄膜晶體管的有源層為氧化物半導(dǎo)體層，所述多晶硅薄膜晶體管即所述薄膜晶體管的有源層為多晶硅半導(dǎo)體層。其中，形成所述氧化物半導(dǎo)體層的氧化物可以是IGZO(Indium Gallium Zinc Oxide,銦嫁鋒氧化物)、MIZ0(Mg)In)Zn)
0,鎂)銦)鋅)氧)等。
[0051]需要說(shuō)明的是，現(xiàn)有的陣列基板如圖1所示，以CMOS的兩個(gè)晶體管設(shè)置在OLED顯示器件中的同一個(gè)像素單元為例，每一個(gè)子像素單元包括一個(gè)開關(guān)薄膜晶體管(第一薄膜晶體管)和一個(gè)驅(qū)動(dòng)薄膜晶體管(第二薄膜晶體管)，其中，柵線13與開關(guān)薄膜晶體管11的柵極即第一柵極111連接，數(shù)據(jù)線14與開關(guān)薄膜晶體管11的源極即第一源極112相連，開關(guān)薄膜晶體管11的第一漏極113透過(guò)過(guò)孔a連接到驅(qū)動(dòng)薄膜晶體管12的柵極即第二柵極121。平行于數(shù)據(jù)線14的Vdd線15連接到驅(qū)動(dòng)薄膜晶體管12的源極即第二源極122，驅(qū)動(dòng)薄膜晶體管12的第二漏極123與像素電極16連接。圖2為圖1的A-A向截面圖，由圖2可知，兩個(gè)TFT形成于基板10上，且均采用底柵結(jié)構(gòu)，在第一柵極111和第二柵極121上依次還形成有柵絕緣層101、多晶硅有源層106、介質(zhì)層102、鈍化層103、平坦層104以及像素界定層105。第一漏極113通過(guò)過(guò)孔a與連接電極17相連，第二柵極121通過(guò)過(guò)孔b與連接電極17相連，這樣，連接電極17可以連接第一漏極113與第二柵極121。
[0052]現(xiàn)有技術(shù)中的第一薄膜晶體管和第二薄膜晶體管均為多晶硅薄膜晶體管，由于第二薄膜晶體管為PMOS管，第一薄膜晶體管為NMOS管，且現(xiàn)有的陣列基板在形成PMOS管的有源層時(shí)需要進(jìn)行一次P+doping(P+摻雜)，在形成NMOS管的源漏極時(shí)需要進(jìn)行N+doping(N+摻雜)和LDD doping (LDD摻雜)。通過(guò)摻雜形成有源層對(duì)應(yīng)源漏極的源漏區(qū)，但摻雜的工藝復(fù)雜,需要曝光形成、設(shè)備成本高。
[0053]另外，多晶硅薄膜晶體管一般需要進(jìn)行離子注入，即晶化，本發(fā)明實(shí)施例中只需進(jìn)行一次晶化，進(jìn)而可以減少晶化的次數(shù)，節(jié)省了時(shí)間，且降低了生產(chǎn)成本。
[0054]本發(fā)明實(shí)施例中，所述陣列基板上的互補(bǔ)型薄膜晶體管(CMOS)中的第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管，由于第二薄膜晶體管只需進(jìn)行一次摻雜，氧化物薄膜晶體管可以通過(guò)沉積直接形成而無(wú)需進(jìn)行摻雜和晶化，其相對(duì)于現(xiàn)有技術(shù)至少減少了兩次摻雜工藝和一次晶化，簡(jiǎn)化制作工藝，降低產(chǎn)品的生產(chǎn)難度和生產(chǎn)成本。
[0055]需要說(shuō)明的是，如圖1所示，陣列基板還包括正電源輸入Vdd線15。在實(shí)際應(yīng)用中，位于同一行的子像素單元中的第二薄膜晶體管的第二源極均可以與該Vdd線相連接，通過(guò)該Vdd線向第二源極提供源極信號(hào)。由于圖3為圖1的局部剖視圖，則該Vdd線在圖3中未示出。
[0056]可選的，如圖3所示，所述第一薄膜晶體管包括:第一柵極111、第一源極112和第一漏極113 ;所述第二薄膜晶體管包括第二柵極121、第二源極122和第二漏極123，所述第一柵極111與所述第二源極122以及第二漏極123經(jīng)過(guò)一次構(gòu)圖工藝形成。即所述第一薄膜晶體管的第一柵極與所述第二薄膜晶體管的第二源極和第二漏極通過(guò)一次構(gòu)圖工藝形成。
[0057]可選的，如圖3所示，所述第二柵極121與所述第一源極111以及第一漏極112經(jīng)過(guò)一次構(gòu)圖工藝形成。即所述第一薄膜晶體管的第一源極和第一漏極與所述第二薄膜晶體管的第二柵極通過(guò)一次構(gòu)圖工藝形成。
[0058]可選的，所述陣列基板包括基板以及依次設(shè)置在所述基板上的多晶硅半導(dǎo)體有源層、柵絕緣層、第二柵金屬層、氧化物半導(dǎo)體有源層、介質(zhì)層以及第一柵金屬層；其中，所述第二柵金屬層包括:第二柵極、第一源極和第一漏極；所述第一柵金屬層包括:第一柵極、第二源極和第二漏極；其中，所述第一源極和第一漏極與氧化物半導(dǎo)體有源層直接接觸電連接，所述第二源極和第二漏極通過(guò)過(guò)孔與所述多晶硅半導(dǎo)體有源層電連接。
[0059]具體的，如圖4所示，所述陣列基板包括基板10以及依次設(shè)置在所述基板10上的多晶硅半導(dǎo)體有源層、柵絕緣層、第二柵金屬層、氧化物半導(dǎo)體有源層、介質(zhì)層以及第一柵金屬層；其中，所述多晶硅半導(dǎo)體有源層包括第二有源層1062 ;所述第二柵金屬層包括:第二柵極121、第一源極112以及第一漏極113 ;所述氧化物半導(dǎo)體有源層包括:第一有源層1061 ;所述第一柵金屬層包括:第一柵極111以及第二源極122和第二漏極123。其中，所述第一源極112和第一漏極123與氧化物半導(dǎo)體有源層即第一有源層1061直接接觸電連接，所述第二源極122和第二漏極123通過(guò)過(guò)孔與所述多晶硅半導(dǎo)體有源層即第二有源層1062電連接。具體的第二有源層在對(duì)應(yīng)第二源極和第二漏極的區(qū)域通過(guò)摻雜形成對(duì)應(yīng)的源漏區(qū)，所述源極和漏極分別與有源層的源漏區(qū)相連。
[0060]可選的，如圖1、圖3所示，所述陣列基板多個(gè)子像素單元，每一所述子像素單元包括第一薄膜晶體管和第二薄膜晶體管，且所述第一漏極113與所述第二柵極121通過(guò)連接電極17電連接。所述每一所述子像素單元包括第一薄膜晶體管和第二薄膜晶體管，即所述第一薄膜晶體管為開關(guān)薄膜晶體管，所述第二薄膜晶體管為驅(qū)動(dòng)薄膜晶體管。當(dāng)然，根據(jù)陣列基板的不同結(jié)構(gòu)，第一薄膜晶體管和第二薄膜晶體管的作用也不同，本發(fā)明實(shí)施例僅以附圖所示的為例進(jìn)行詳細(xì)說(shuō)明。
[0061]可選的，所述陣列基板還包括像素電極，且所述像素電極與所述第二漏極電連接。具體的，如圖3所示，陣列基板還包括像素電極16，且如圖1所示，所述像素電極16通過(guò)過(guò)孔與第二漏極123電連接，通過(guò)第二漏極123控制向所述像素電極16提供電流信號(hào)?；蛘呷鐖D4所示，陣列基板還包括像素電極16，且像素電極通過(guò)過(guò)孔與第二漏極123電連接，通過(guò)第二漏極123控制向所述像素電極16提供電流信號(hào)。
[0062]需要說(shuō)明的是，上述圖3中所示的結(jié)構(gòu)是將NMOS管和PMOS管置于OLED顯示器件的同一個(gè)像素單元中為例，本發(fā)明實(shí)施例提供的陣列基板也不局限于圖3和圖4所示的陣列基板，根據(jù)現(xiàn)有的陣列基板的結(jié)構(gòu)，還可以形成其他薄膜或?qū)咏Y(jié)構(gòu)的陣列基板。
[0063]同時(shí)，本發(fā)明實(shí)施例中的圖3和圖4也不對(duì)第一薄膜晶體管和第二薄膜晶體管的具體位置進(jìn)行限定。例如，在圖4所示的示例中，第一薄膜晶體管也可以不必設(shè)置在像素電極16的下方。
[0064]本發(fā)明實(shí)施例提供了一種陣列基板的制作方法，如圖10所示，包括:
[0065]步驟101、在基板上形成第二薄膜晶體管的多晶硅半導(dǎo)體有源層。
[0066]具體的，如圖5所示，在基板10上形成多晶硅半導(dǎo)體有源層(第二有源層)1062。且具體的，如圖11所示，上述步驟101包括:
[0067]步驟1011、在基板上形成多晶硅層半導(dǎo)體有源層。
[0068]具體的形成多晶硅半導(dǎo)體有源層是通過(guò)在基板上形成單晶硅再進(jìn)行晶化形成的。
[0069]步驟1012、對(duì)所述多晶硅層半導(dǎo)體有源層進(jìn)行摻雜。
[0070]具體的，對(duì)所述多晶硅層半導(dǎo)體有源層進(jìn)行摻雜可以是通過(guò)離子注入的方式完成。對(duì)所述多晶硅層半導(dǎo)體有源層的兩端進(jìn)行摻雜，可以在所述多晶硅半導(dǎo)體有源層上形成對(duì)應(yīng)源極和漏極的源極區(qū)和漏極區(qū)。
[0071]步驟102、在所述基板上形成柵絕緣層。
[0072]步驟103、在所述基板上形成第二薄膜晶體管的第二柵極以及第一薄膜晶體管的第一源極和第一漏極。
[0073]具體的，如圖6所示，通過(guò)一次構(gòu)圖工藝即通過(guò)一次曝光在所述基板上形成第二薄膜晶體管的第二柵極121以及第一薄膜晶體管的第一源極112和第一漏極113。需要說(shuō)明的是，在所述基板上形成第一源極和第一漏極的同時(shí)還在所述基板上形成數(shù)據(jù)線以及Vdd線，且所述數(shù)據(jù)線與所述第一源極連接，向所述第一源極提供源極信號(hào)；所述Vdd線與第二源極相連向第二源極提供源極信號(hào)。
[0074]步驟104、在所述基板上形成第一薄膜晶體管的氧化物半導(dǎo)體有源層。
[0075]具體的，如圖7所示，在對(duì)應(yīng)第一源極112和第一漏極113的位置處形成氧化物半導(dǎo)體有源層(第一有源層)1061。其中，形成所述氧化物半導(dǎo)體有源層的材料可以是IGZO(Indium Gallium Zinc Oxide,銦嫁鋒氧化物)、MIZO(Mg) In) Zn) O,續(xù))銦)鋒)氧)
坐寸ο
[0076]步驟105、在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極。
[0077]具體的，在上述步驟105之前，所述方法還包括在所述襯底上形成介質(zhì)層102，如圖8所示。如圖8所示，通過(guò)一次構(gòu)圖工藝在所述基板上形成第二薄膜晶體管的第二源極122和第二漏極123以及第一薄膜晶體管的第一柵極111。需要說(shuō)明的是，所述第二源極通過(guò)過(guò)孔與Vdd線電連接。
[0078]可選的，在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極之后，所述方法還包括:在所述基板上形成連接電極，所述連接電極分別與所述第一漏極和所述第二柵極連接。
[0079]如圖9所示，所述連接電極17分別通過(guò)過(guò)孔與第一漏極113以及第二柵極121連接，實(shí)現(xiàn)第一漏極113與第二柵極121的電連接。
[0080]可選的，所述方法還包括:在所述基板上形成像素電極，且所述像素電極與所述第二漏極電連接。
[0081]如圖3所示，陣列基板還包括像素電極16，且如圖1所示，所述像素電極16通過(guò)過(guò)孔與第二漏極123電連接，通過(guò)第二漏極123控制向所述像素電極16提供電流信號(hào)?；蛘呷鐖D4所示，陣列基板還包括像素電極16，且像素電極通過(guò)過(guò)孔與第二漏極123電連接，通過(guò)第二漏極123控制向所述像素電極16提供電流信號(hào)。
[0082]需要說(shuō)明的是，本發(fā)明實(shí)施例提供的陣列基板也不局限于圖3和圖4所示的陣列基板，根據(jù)現(xiàn)有的陣列基板的結(jié)構(gòu)，還可以形成其他薄膜或?qū)咏Y(jié)構(gòu)的陣列基板。
[0083]需要說(shuō)明的，本發(fā)明實(shí)施例提供的陣列基板的制作方法也不局限于上述方法，例如根據(jù)薄膜晶體管的柵極和源漏極的關(guān)系將薄膜晶體管分為兩類。一類是柵極位于源極和漏極的下面，這類稱之為底柵型薄膜晶體管；一類是柵極位于源極和漏極的上面，這類稱之為頂柵型薄膜晶體管。本發(fā)明實(shí)施例提供的陣列基板以所述第一薄膜晶體管為頂柵型薄膜晶體管，所述第二薄膜晶體管為底柵型薄膜晶體管為例，但陣列基板上的第一薄膜晶體管也可以為底柵型薄膜晶體管，第二薄膜晶體管也可以為頂柵型薄膜晶體管，則上述的制作順序需要進(jìn)行相應(yīng)的調(diào)整，但制作方法與上述類似，在這里就不作贅述。
[0084]現(xiàn)有的陣列基板在制作過(guò)程中需要進(jìn)行兩次晶化形成多晶硅薄膜晶體管以及13次掩膜曝光以分別形成柵極層、柵絕緣層、有源層、P+doping的摻雜、N+doping的摻雜、LDDdoping的摻雜、介質(zhì)層、源漏電極層、鈍化層、連接電極層、平坦層、像素電極和像素界定層。本發(fā)明實(shí)施例提供的陣列基板的制作方法進(jìn)行一次晶化和12次掩膜曝光分別形成多晶硅半導(dǎo)體有源層、P+doping的摻雜、柵絕緣層、第二柵金屬層(包括第一源極、第一漏極以及第二柵極)、氧化物半導(dǎo)體有源層、介質(zhì)層、第一柵金屬層(包括第二源極、第二漏極以及第一柵極)、鈍化層、連接電極層、平坦層、像素電極和像素界定層，形成如圖3所示的陣列基板。或經(jīng)過(guò)一次晶化和9次掩膜曝光分別形成多晶硅半導(dǎo)體有源層、P+doping的摻雜、柵絕緣層、第二柵金屬層(包括第一源極、第一漏極以及第二柵極)、氧化物半導(dǎo)體有源層、介質(zhì)層、第一柵金屬層(包括第二源極、第二漏極以及第一柵極)、鈍化層、平坦層、像素電極和像素界定層，形成如圖4所示的陣列基板。
[0085]本發(fā)明實(shí)施例提供了一種陣列基板的制作方法，通過(guò)所述方法在基板上形成氧化物第一薄膜晶體管和多晶硅第二薄膜晶體管，相對(duì)于現(xiàn)有的第一薄膜晶體管和第二薄膜晶體管均為多晶硅薄膜晶體管的制作方法，至少減少了兩次摻雜和一次晶化，簡(jiǎn)化制作工藝，降低產(chǎn)品的生產(chǎn)難度和生產(chǎn)成本。
[0086]本發(fā)明實(shí)施例提供了一種顯示裝置，包括本發(fā)明實(shí)施提供的任一所述的陣列基板。所述顯示裝置可以為液晶顯示器件、OLED顯示器件以及包括這些顯示器件的電視、數(shù)碼相機(jī)、手機(jī)、平板電腦等任何具有顯示功能的產(chǎn)品或者部件。
[0087]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種陣列基板，包括:多個(gè)互補(bǔ)型薄膜晶體管，所述互補(bǔ)型薄膜晶體管包括N型的第一薄膜晶體管和P型的第二薄膜晶體管，其特征在于，所述第一薄膜晶體管為氧化物薄膜晶體管，所述第二薄膜晶體管為多晶硅薄膜晶體管。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一薄膜晶體管包括:第一柵極、第一源極和第一漏極；所述第二薄膜晶體管包括第二柵極、第二源極和第二漏極，所述第一柵極與所述第二源極以及第二漏極經(jīng)過(guò)一次構(gòu)圖工藝形成。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述第二柵極與所述第一源極以及第一漏極經(jīng)過(guò)一次構(gòu)圖工藝形成。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述陣列基板包括基板以及依次設(shè)置在所述基板上的多晶硅半導(dǎo)體有源層、柵絕緣層、第二柵金屬層、氧化物半導(dǎo)體有源層、介質(zhì)層以及第一柵金屬層；其中， 所述第二柵金屬層包括:第二柵極、第一源極和第一漏極； 所述第一柵金屬層包括:第一柵極、第二源極和第二漏極； 其中，所述第一源極和第一漏極與所述氧化物半導(dǎo)體有源層直接接觸電連接，所述第二源極和第二漏極通過(guò)過(guò)孔與所述多晶硅半導(dǎo)體有源層電連接。
5.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板包括多個(gè)子像素單元，每一所述子像素單元包括第一薄膜晶體管和第二薄膜晶體管，且所述第一漏極與所述第二柵極通過(guò)連接電極電連接。
6.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板還包括像素電極，且所述像素電極與所述第二漏極電連接。
7.—種陣列基板的制作方法，其`特征在于，包括: 在基板上形成第二薄膜晶體管的多晶硅半導(dǎo)體有源層； 在所述基板上形成柵絕緣層； 在所述基板上形成第二薄膜晶體管的第二柵極以及第一薄膜晶體管的第一源極和第一漏極； 在所述基板上形成第一薄膜晶體管的氧化物半導(dǎo)體有源層； 在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極。
8.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，通過(guò)一次構(gòu)圖工藝在所述基板上形成第二薄膜晶體管的第二柵極以及第一薄膜晶體管的第一源極和第一漏極。
9.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，通過(guò)一次構(gòu)圖工藝在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極。
10.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，所述在基板上形成第二薄膜晶體管的多晶硅半導(dǎo)體有源層具體包括: 在基板上形成多晶硅層； 對(duì)所述多晶硅層進(jìn)行摻雜。
11.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，在所述基板上形成第二薄膜晶體管的第二源極和第二漏極以及第一薄膜晶體管的第一柵極之后，所述方法還包括: 在所述基板上形成連接電極，所述連接電極分別與所述第一漏極和所述第二柵極連接。
12.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，所述方法還包括: 在所述基板上形成像素電極，且所述像素電極與所述第二漏極電連接。
13.—種顯示裝置， 其特征在于，包括權(quán)利要求1-6任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】H01L29/786GK103715196SQ201310741137
【公開日】2014年4月9日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】任章淳 申請(qǐng)人:京東方科技集團(tuán)股份有限公司