肖特基勢壘二極管和用于制造肖特基勢壘二極管的方法
【專利摘要】本發(fā)明提供一種肖特基勢壘二極管及制造肖特基勢壘二極管的方法。該二極管包括：設置在n+型碳化硅襯底的第一表面上的n-型外延層；和設置在上述n-型外延層內(nèi)的多個p+區(qū)域。n+型外延層設置在上述n-型外延層上，肖特基電極設置在上述n+型外延層上，歐姆電極設置在上述n+型碳化硅襯底的第二表面上。上述n+型外延層包括設置在上述n-型外延層上的多個柱形部和設置在上述柱形部之間且露出上述p+區(qū)域的多個開口。每個柱形部包括接觸上述n-型外延層的大致直線部、和從上述大致直線部延伸的大致曲線部。
【專利說明】肖特基勢壘二極管和用于制造肖特基勢壘二極管的方法

【技術領域】
[0001]本發(fā)明涉及一種包括碳化硅(SiC)的肖特基勢壘二極管和用于制造該肖特基勢壘二極管的方法。

【背景技術】
[0002]利用肖特基結的肖特基勢壘二極管(SBD =Schottky Barrier D1de)，與常規(guī)的P-N 二極管不同,其中金屬與半導體形成一結(iunct1n),而不利用P-N結,這種SBD表現(xiàn)出快速的開關特性，而且與P-N 二極管相比具有更低的導通電壓特性。
[0003]常規(guī)的肖特基勢壘二極管利用ρ+區(qū)域形成在肖特基結部的下端的結型勢壘肖特基(JBS Junct1n Barrier Schottky)結構，以降低漏電流，由此通過使在施加反向電壓時擴散的P-N結耗盡層重疊，獲得阻斷漏電流的效果，并提高擊穿電壓。然而，由于在肖特基結部存在P+區(qū)域，作為正向電流路徑的肖特基電極與η-外延層或η-漂移層之間的接觸面積減小，導致電阻值升高，并且當施加正向電壓時，肖特基勢壘二極管的導通電阻升高。
[0004]本章節(jié)公開的上述信息僅僅用于增強對本發(fā)明的【背景技術】的理解，因此其可能包含不構成本國本領域技術人員所已知的現(xiàn)有技術的信息。


【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種肖特基勢壘二極管，其中通過增加肖特基結面積，在施加正向電壓時，降低導通電阻。
[0006]本發(fā)明的一示例性實施例提供一種肖特基勢壘二極管，該肖特基勢壘二極管可以包括:設置在η+型碳化硅襯底的第一表面上的η-型外延層；設置在上述η-型外延層內(nèi)的多個P+區(qū)域；設置在上述η-型外延層上的η+型外延層；設置在上述η+型外延層上的肖特基電極；以及設置在上述η+型碳化硅襯底的第二表面上的歐姆電極，其中上述η+型外延層可以包括設置在上述η-型外延層上的多個柱形部和設置在上述柱形部之間的開口，上述開口可以露出上述P+區(qū)域，并且每個柱形部可以包括接觸上述η-型外延層的大致直線部、和從上述大致直線部延伸的大致曲線部。
[0007]上述肖特基電極可以包括:設置在柱形部上并且接觸上述柱形部的上述大致曲線部的第一肖特基電極；以及從上述第一肖特基電極突出的第二肖特基電極。上述第二肖特基電極可以設置在上述η+型外延層的開口中，上述第二肖特基電極的下端可以接觸上述P+區(qū)域。上述第二肖特基電極的側面可以接觸柱形部的上述大致直線部。
[0008]本發(fā)明的另一示例性實施例提供一種制造肖特基勢壘二極管的方法，該方法可以包括:在η+型碳化硅襯底的第一表面上，形成η-型外延層的步驟；通過向上述η-型外延層的表面的一部分中注入P+離子，形成多個P+區(qū)域的步驟；在上述η-型外延層和上述ρ+區(qū)域上，形成氧化層的步驟；通過刻蝕上述氧化層，形成可以露出上述η-型外延層的一部分的第一氧化層圖案的步驟；在上述氧化層圖案之間和上述氧化層圖案上，形成預備(備用)η+型外延層的步驟；通過去除設置在上述氧化層圖案上的上述預備η+型外延層，在上述氧化層圖案之間形成預備η+型外延層圖案的步驟；通過去除上述氧化層圖案并且刻蝕上述預備η+型外延層圖案的上部，形成η+型外延層的步驟；在上述η+型外延層上，形成肖特基電極的步驟；以及在上述η+型碳化硅襯底的第二表面上，形成歐姆電極的步驟。
[0009]而且，上述η+型外延層可以包括設置在上述η-型外延層上的多個柱形部、和設置在上述柱形部之間且露出上述P+區(qū)域的多個開口。每個柱形部可以包括接觸上述η-型外延層的大致直線部、和從上述大致直線部延伸的大致曲線部。上述開口可以通過去除上述氧化層圖案而形成，上述柱形部可以通過刻蝕上述預備η+型外延層圖案的上部而形成。上述形成肖特基電極的步驟可以包括:在上述柱形部上和上述開口中形成肖特基電極的步驟。上述氧化層圖案的上表面的高度約等于上述預備η+型外延層圖案的上表面的高度。
[0010]根據(jù)本發(fā)明的示例性實施例，上述η+外延層可以包括柱形部和開口，而且上述肖特基電極可以設置在柱形部上和開口中，以增加肖特基結面積，由此能降低施加正向電壓時的導通電阻。因此，能夠提高肖特基勢壘二極管的電流密度。

【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明的示例性實施例的肖特基勢壘二極管的示例性截面圖。
[0012]圖2至圖9是本發(fā)明的示例性實施例的用于制造肖特基勢壘二極管的方法的示例圖。
[0013]附圖標記
[0014]100:η+型碳化硅襯底
[0015]200:η_型外延層
[0016]300:ρ+區(qū)域
[0017]310:氧化層
[0018]400:η+型外延層
[0019]410:柱形部
[0020]411:直線部
[0021]412:曲線部
[0022]420:開口
[0023]500:肖特基電極
[0024]510:第一肖特基電極
[0025]520:第二肖特基電極
[0026]600:歐姆電極

【具體實施方式】
[0027]本文使用的術語僅僅是為了說明示例性實施例的目的而不是意在限制本發(fā)明。如本文所使用的，單數(shù)形式“一個、一種(a、an和the) ”也意在包括復數(shù)形式，除非上下文中清楚指明。還可以理解的是，在說明書中使用的術語“包括(comprises和/或comprising) ”是指存在所述特征、整數(shù)(Integer，整體)、步驟、操作、元件和/或部件，但是不排除存在或添加一個或多個其它特征、整數(shù)、步驟、操作、元件、部件和/或其群組。如本文所使用的，術語“和/或”包括一個或多個相關所列項目的任何和所有組合。
[0028]如本文所使用的，除非特別聲明或從上下文中明顯看出，術語“大約(about)”應理解為處于本領域的正常公差范圍內(nèi)，例如在平均值的2個標準差內(nèi)。“大約”可理解為在標注值(stated value)的10%，9%，8%，7%，6%，5%，4%，3%，2%，1%，0.5%，0.1%，0.05%，或0.01 %內(nèi)。除非從上下文中另外明確地看出，否則本文所提供的所有數(shù)值被術語“大約”修飾(限制)。
[0029]在下文中，將參考附圖，對本發(fā)明的示例性實施例進行詳細描述。本領域技術人員可以理解，所描述的示例性實施例可以以各種方式進行修改，而均不脫離本發(fā)明的精神或范圍。相反，本文介紹的示例性實施例是為了使所公開內(nèi)容詳盡和完整，并且向本領域技術人員充分傳達本發(fā)明的精神。
[0030]在附圖中，為了清楚起見，夸大表示了層、薄膜、板、區(qū)域等的厚度。應當理解，當提及一個層在另一個層或襯底“上”時，該層可以直接位于該另一個層或襯底上，也可以與該另一個層或襯底隔開(間接地在該另一個層之上)。說明書全文中，相同的附圖標記指代相同的元件。
[0031]圖1是本發(fā)明的示例性實施例的肖特基勢壘二極管的示例性截面圖。參考圖1，在肖特基勢壘二極管中，η-型外延層200可設置在一 η+型碳化硅襯底100的第一表面上，多個P+區(qū)域300可設置在η-型外延層200內(nèi)。濃度高于η-型外延層200的η+型外延層400可設置在η-型外延層200上，肖特基電極500可設置在ρ+區(qū)域300和η+型外延層400上。歐姆電極600可設置在η+型碳化硅襯底100的第二表面上。
[0032]η+型外延層400可包括多個柱形部(pillar part) 400 (例如,突出部)和多個開口 420 (例如，凹進部)，該開口 420可以設置在柱形部410之間，并且可以露出ρ+區(qū)域300。每個柱形部410可包括可以與η-型外延層200接觸的大致直線部411 (例如，突出部的側面可以為大致直線)和可從大致直線部411延伸的大致曲線部412 (例如，突出部的一端可以為大致凸形(convex shape))。大致曲線部412可以為突出狀。柱形部410之間的間隔可以大致(substantially)與ρ+區(qū)域300的寬度相等。
[0033]肖特基電極500可包括第一肖特基電極510和從該第一肖特基電極510突出的第二肖特基電極520。第一肖特基電極510可與η+型外延層400的每個柱形部410的大致曲線部412接觸。第二肖特基電極520可設置在η+型外延層400的每個開口 420中，第二肖特基電極520的下端可接觸ρ+區(qū)域300。而且，由于第二肖特基電極520可設置在η+型外延層400的每個開口 420中，因此第二肖特基電極520的側面可接觸η+型外延層400的每個柱形部410的大致直線部411。
[0034]換句話說，第一肖特基電極510可接觸η+型外延層400的每個柱形部410的大致曲線部412，第二肖特基電極520可接觸η+型外延層400的每個柱形部410的大致直線部411，因此與現(xiàn)有技術相比，肖特基結面積得以增大。因此，當施加正向電壓時，導通電阻降低，從而提高了肖特基勢壘二極管的電流密度。而且，在施加反向偏置電壓時，在P+區(qū)域300之間可形成耗盡層，從而降低漏電流。
[0035]再者，參考圖1和圖2至圖9，詳細描述本發(fā)明的示例性實施例的制造肖特基勢壘二極管的方法。圖2至圖9是本發(fā)明的示例性實施例的用于制造肖特基勢壘二極管的方法。
[0036]參考圖2，可準備η+型碳化硅襯底100，并且通過第一外延生長，在η+型碳化硅襯底100的第一表面上形成η-型外延層200。參考圖3，可將ρ+離子注入η-型外延層200的表面的某些部分，形成多個P+區(qū)域300 (例如，未將P+離子注入η型外延層的整個表面)。參考圖4，在該η-型外延層200和ρ+區(qū)域300上形成氧化層310。在這個結構中，氧化層310可用其它容易刻蝕的材料替換。
[0037]參考圖5，可通過刻蝕氧化層310，形成氧化層圖案320，其中該氧化層圖案320可露出η-型外延層200的一部分。換句話說，氧化層圖案320可設置在ρ+區(qū)域300上。參考圖6，預備η+型外延層400a可通過第二外延生長，形成在氧化層圖案320之間的η-型外延層200上。該預備η+型外延層400a可設置在氧化層圖案320之間，也可以設置在氧化層圖案320上。參考圖7，通過去除氧化層圖案320上的第一預備η+型外延層400a，可在氧化層圖案320之間形成預備η+型外延層圖案400b。具體而言，該預備η+型外延層圖案400b的上表面的高度可約等于氧化層圖案320的上表面的高度。參考圖8，通過去除氧化層圖案320，可形成可露出ρ+區(qū)域300的多個開口 420。每個開口 420可設置在預備η+型外延層圖案400b之間。
[0038]參考圖9,可通過回蝕工藝(etch back process)刻蝕預備η+型外延層圖案400b的上部，從而形成突出的預備η+型外延層圖案400b的上部，形成可包括大致直線部411和從該大致直線部411延伸的大致曲線部412的柱形部410。具體而言，該柱形部410和設置在該柱形部410之間的開口 420可形成η+型外延層400。η+型外延層400的柱形部410可設置在η-型外延層200上，η+型外延層400的柱形部410的大致直線部411可接觸η-型外延層200。這樣，η+型外延層400的開口 420無需刻蝕η+型外延層400就可以形成。
[0039]如圖1所示，在η+型外延層400的柱形部410上和η+型外延層400的開口 420中，可形成肖特基電極500而且在η+型碳化硅襯底100的第二表面上可形成歐姆電極600。肖特基電極500可包括第一肖特基電極510和從該第一肖特基電極510突出的第二肖特基電極520。第一肖特基電極510可接觸η+型外延層400的每個柱形部410的大致曲線部412。第二肖特基電極520可設置在η+型外延層400的開口 420中，第二肖特基電極520的下端可接觸P+區(qū)域300，而且第二肖特基電極520的側面可接觸η+型外延層400的每個柱形部410的大致直線部411。
[0040]雖然本發(fā)明結合目前被認為是示例性實施例的實施例進行了描述，但應當理解，本發(fā)明并不限于所公開的實施例，而相反，其意在覆蓋在包括在所附權利要求的精神和范圍內(nèi)的各種修改和等同配置。
【權利要求】
1.一種肖特基勢壘二極管，其特征在于，包括: 設置在η+型碳化娃襯底的第一表面上的η-型外延層； 設置在所述η-型外延層內(nèi)的多個ρ+區(qū)域； 設置在所述η-型外延層上的η+型外延層； 設置在所述η+型外延層上的肖特基電極；以及 設置在所述η+型碳化硅襯底的第二表面上的歐姆電極，其中 所述η+型外延層包括設置在所述η-型外延層上的多個柱形部和設置在所述柱形部之間的多個開口， 所述多個開口露出所述P+區(qū)域，并且 每個柱形部包括接觸所述η-型外延層的大致直線部、和從所述大致直線部延伸的大致曲線部。
2.如權利要求1所述的肖特基勢壘二極管，其特征在于，所述肖特基電極包括: 設置在每個柱形部上并且接觸每個柱形部的所述大致曲線部的第一肖特基電極；以及 從所述第一肖特基電極突出的第二肖特基電極。
3.如權利要求2所述的肖特基勢壘二極管，其特征在于: 所述第二肖特基電極設置在每個開口中，所述第二肖特基電極的下端接觸所述P+區(qū)域。
4.如權利要求3所述的肖特基勢壘二極管，其特征在于: 所述第二肖特基電極的一側接觸每個柱形部的所述大致直線部。
5.一種制造肖特基勢壘二極管的方法，其特征在于，包括: 在η+型碳化硅襯底的第一表面上，形成η-型外延層的步驟； 通過向所述η-型外延層的表面的一部分中注入ρ+離子，形成多個ρ+區(qū)域的步驟； 在所述η-型外延層和所述ρ+區(qū)域上，形成氧化層的步驟； 通過刻蝕所述氧化層，形成第一氧化層圖案的步驟，其中所述第一氧化層圖案露出所述η-型外延層的一部分； 在所述氧化層圖案之間和所述氧化層圖案上，形成預備η+型外延層的步驟； 通過去除設置在所述氧化層圖案上的所述預備η+型外延層，在所述氧化層圖案之間，形成預備η+型外延層圖案的步驟； 通過去除所述氧化層圖案并且刻蝕所述預備η+型外延層圖案的上部，形成η+型外延層的步驟； 在所述η+型外延層上，形成肖特基電極的步驟；以及在所述η+型碳化硅襯底的第二表面上，形成歐姆電極的步驟，其中所述η+型外延層包括設置在所述η-型外延層上的多個柱形部、和設置在所述柱形部之間且露出所述P+區(qū)域的多個開口，并且 每個柱形部包括接觸所述η-型外延層的大致直線部、和從所述大致直線部延伸的大致曲線部。
6.如權利要求5所述的方法，其特征在于: 所述開口通過去除所述氧化層圖案而形成，所述柱形部通過刻蝕所述預備η+型外延層圖案的上部而形成。
7.如權利要求6所述的方法，其特征在于，所述形成肖特基電極的步驟包括: 在每個柱形部上和每個開口中形成肖特基電極的步驟。
8.如權利要求7所述的方法，其特征在于，所述肖特基電極包括: 設置在每個柱形部上且接觸所述大致曲線部的第一肖特基電極；以及 從所述第一肖特基電極突出的第二肖特基電極。
9.如權利要求8所述的方法，其特征在于: 所述第二肖特基電極設置在每個開口中，所述第二肖特基電極的下端接觸所述P+區(qū)域。
10.如權利要求9所述的方法，其特征在于: 所述第二肖特基電極的一側接觸每個柱形部的所述大致直線部。
11.如權利要求10所述的方法，其特征在于: 所述氧化層圖案的上表面的高度約等于所述預備η+型外延層圖案的上表面的高度。
【文檔編號】H01L21/329GK104465793SQ201310757126
【公開日】2015年3月25日 申請日期:2013年12月27日 優(yōu)先權日:2013年9月13日
【發(fā)明者】鄭永均, 千大煥, 洪坰國, 李鐘錫, 樸正熙 申請人:現(xiàn)代自動車株式會社