肖特基二極管的制作方法
【專利摘要】本實用新型揭示了一種肖特基二極管，包括：半導(dǎo)體襯底；外延層，位于所述半導(dǎo)體襯底的一側(cè)；保護環(huán)，位于背離所述半導(dǎo)體襯底一側(cè)的所述外延層中；凹槽，位于所述外延層背離所述半導(dǎo)體襯底一側(cè)的表面，所述保護環(huán)包圍所述凹槽，并與所述凹槽通過所述外延層相隔離，所述凹槽的深度小于所述保護環(huán)的深度。本實用新型的肖特基二極管能夠降低所述肖特基二極管正向壓降，并能提高所述肖特基二極管的抗靜電能力，提高所述肖特基二極管的性能。
【專利說明】肖特基二極管
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種半導(dǎo)體分立器件的制造方法，尤其涉及一種肖特基二極管?！颈尘凹夹g(shù)】
[0002]肖特基二極管是以金屬(或金屬硅化物)和半導(dǎo)體接觸形成的二極管，簡稱肖特基二極管(Schottky Barrier Diode),具有正向壓降低、反向恢復(fù)時間很短的特點。由于肖特基二極管中少數(shù)載流子的存貯效應(yīng)甚微，所以其頻率響應(yīng)僅為RC時間常數(shù)限制，因而，它是高頻和快速開關(guān)的理想器件。其工作頻率可達IOOGHz。
[0003]對于二極管來說，正向功耗PF = IfXVf對總體功耗的貢獻最大。由于二極管電流(If)是由應(yīng)用預(yù)先決定的，因此要想降低功耗只能想辦法降低正向壓降(Vf)?，F(xiàn)有大功率肖特基產(chǎn)品的正向壓降相對較大，尤其是大電流情況下。降低正向壓降的主要有降低勢壘高度，降低外延厚度和增加源區(qū)面積，其中降低勢壘高度和增加源區(qū)面積，則反向電流(Ik)增加，帶來反向功耗增加。因此降低外延厚度就成為在保持反向功耗和正向功率不變的情況下降低壓降的主要方法之一。
[0004]由于大功率肖特基二極管的正向輸出電流較大，成本較高，如果損壞會造成較大的損失，而靜電沖擊就是造成器件損壞的主要原因之一，現(xiàn)有的肖特基二極管的ESD(靜電放電，Electrostatic Discharge)能力較差,尤其是電壓較高的情況下,一般小于8KV。在現(xiàn)有技術(shù)中，防止靜電沖擊造成損壞的方法包括增加外圍防靜電沖擊電路或者提高器件本身的抗靜電能力。然而，增加外圍電路使成本進一步增加同時還需要擴大電路板的面積。因此，如何提高肖特基二極管器件本身的抗靜電能力，就成為肖特基二極管在抗靜電沖擊能力方面需要解決的主要問題。
實用新型內(nèi)容
[0005]本實用新型的目的是提供一種肖特基二極管，能夠降低所述肖特基二極管正向壓降，并能提高所述肖特基二極管的抗靜電能力，提高所述肖特基二極管的性能。
[0006]為解決上述問題，本實用新型提供一種肖特基二極管，包括:
[0007]半導(dǎo)體襯底；
[0008]外延層，位于所述半導(dǎo)體襯底的一側(cè)；
[0009]保護環(huán)，位于背離所述半導(dǎo)體襯底一側(cè)的所述外延層中；
[0010]凹槽，位于所述外延層背離所述半導(dǎo)體襯底一側(cè)的表面，所述保護環(huán)包圍所述凹槽，并與所述凹槽通過所述外延層相隔離，所述凹槽的深度小于所述保護環(huán)的深度。
[0011]進一步的，所述肖特基二極管還包括:
[0012]鈍化層，位于所述外延層背離所述半導(dǎo)體襯底一側(cè)，所述鈍化層具有一引線孔，所述保護環(huán)圍繞所述引線孔；
[0013]勢壘合金層，位于所述引線孔中的所述外延層上；
[0014]正面電極，位于所述勢壘合金層上；[0015]背面電極，位于所述半導(dǎo)體襯底背離所述外延層的一側(cè)。
[0016]進一步的，所述鈍化層的材料為二氧化硅。
[0017]進一步的，所述勢壘合金層的厚度為500A?1500A。
[0018]進一步的，所述凹槽的深度小于等于所述保護環(huán)的深度的三分之二。
[0019]進一步的，所述凹槽的深度比所述保護環(huán)的深度小0.6μπι?1.6μπι。
[0020]進一步的，所述凹槽的深度為0.6 μ m?0.8 μ m。
[0021]進一步的，所述保護環(huán)的深度為1.2μπι?2μπι。
[0022]進一步的，所述保護環(huán)的內(nèi)徑與所述凹槽之間的距離為15 μ m?30 μ m。
[0023]與現(xiàn)有技術(shù)相比，本實用新型的所述肖特基二極管主要具有以下優(yōu)點:
[0024]1、在本實用新型提供的所述肖特基二極管中，所述保護環(huán)包圍所述凹槽，并與所述凹槽通過所述外延層相隔離，所述凹槽的深度小于所述保護環(huán)的深度，與現(xiàn)有技術(shù)相比，所述凹槽的設(shè)置減薄了所述外延層中源區(qū)的厚度，降低了所述外延層上源區(qū)位置的壓降，從而使所述肖特基二極管的整體正向壓降有所降低；同時，所述凹槽位于所述保護環(huán)內(nèi)，所述凹槽并未達到所述保護環(huán)的電場明顯變化區(qū)域，因此，在所述肖特基二極管正向施壓時，所述凹槽對電壓無影響；當(dāng)所述肖特基二極管反向施壓時，由于所述凹槽處的源區(qū)的厚度變薄，改變了所述肖特基二極管受到ESD沖擊時的電場分布，使所述肖特基二極管受到ESD沖擊時主要受沖擊的區(qū)域為所述凹槽處的源區(qū)以及所述保護環(huán)的區(qū)域(現(xiàn)有技術(shù)中的肖特基二極管受到ESD沖擊時主要受沖擊的區(qū)域為所述保護環(huán)的區(qū)域)，所以，增加了受沖擊的區(qū)域面積，從而降低了沖擊時的電流密度，提高了所述肖特基二極管的抗ESD沖擊能力。
[0025]2、在本實用新型提供的所述肖特基二極管中，所述凹槽位于所述肖特基二極管的源區(qū)，通過對所述半導(dǎo)體襯底進行熱氧化工藝，在所述外延層形成所述局部氧化層以形成所述凹槽，避免通過刻蝕工藝(如干法刻蝕或濕法刻蝕)形成所述凹槽，避免在刻蝕工藝中造成的損傷，從而避免所述肖特基二極管的特性產(chǎn)生畸變，有利于提高所述凹槽處的所述外延層的表面的均一性，進一步提高所述肖特基二極管的抗ESD沖擊能力。
【專利附圖】

【附圖說明】
[0026]圖1為本實用新型一實施例中肖特基二極管的結(jié)構(gòu)示意圖；
[0027]圖2?圖13為本實用新型一實施例中肖特基二極管的制作過程的中器件結(jié)構(gòu)的示意圖；
[0028]圖14為本實用新型一實施例中肖特基二極管的ESD沖擊時擊穿電場的分布圖；
[0029]圖15為對比實施例中肖特基二極管的ESD沖擊時擊穿電場的分布圖。
【具體實施方式】
[0030]下面將結(jié)合示意圖對本實用新型的肖特基二極管進行更詳細的描述，其中表示了本實用新型的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實用新型，而仍然實現(xiàn)本實用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本實用新型的限制。
[0031]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結(jié)構(gòu)，因為它們會使本實用新型由于不必要的細節(jié)而混亂。應(yīng)當(dāng)認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0032]在下列段落中參照附圖以舉例方式更具體地描述本實用新型。根據(jù)下面說明和權(quán)利要求書，本實用新型的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。
[0033]本實用新型的核心思想在于，提供一種肖特基二極管，在本實用新型提供的所述肖特基二極管中，所述保護環(huán)包圍所述凹槽，并與所述凹槽通過所述外延層相隔離，所述凹槽的深度小于所述保護環(huán)的深度，所述凹槽的設(shè)置能夠降低所述肖特基二極管正向壓降，并能提高所述肖特基二極管的抗靜電能力，提高所述肖特基二極管的性能。
[0034]以下請參考圖1，具體說明本實用新型一實施例中肖特基二極管的結(jié)構(gòu)。如圖1所示，所述肖特基二極管100包括半導(dǎo)體襯底110、外延層120、保護環(huán)121以及凹槽141。其中，所述外延層120位于所述半導(dǎo)體襯底110的一側(cè)，所述保護環(huán)121位于背離所述半導(dǎo)體襯底110 —側(cè)的所述外延層120中，所述凹槽141位于所述外延層120背離所述半導(dǎo)體襯底110 —側(cè)的表面，所述保護環(huán)121包圍所述凹槽141，并與所述凹槽141通過所述外延層120相隔離，所述凹槽141的深度Hl小于所述保護環(huán)121的深度H2。在本實施例中，所述半導(dǎo)體襯底110為N+型，所述外延層120為N-型，所述保護環(huán)121為P型，具體的材料與摻雜元素并不作限制，較佳的，在本實施例中，所述半導(dǎo)體襯底110和外延層120的材料均為娃。
[0035]在本實施例中，所述凹槽141的設(shè)置減薄了所述外延層121中源區(qū)的厚度W1，降低了所述外延層121上源區(qū)位置的壓降，從而使所述肖特基二極管100的整體正向壓降有所降低；同時，所述凹槽141位于所述保護環(huán)121內(nèi)，所述凹槽141并未達到所述保護環(huán)121的電場明顯變化區(qū)域，因此，在所述肖特基二極管100正向施壓時，所述凹槽141對電壓無影響；當(dāng)所述肖特基二極管100反向施壓時，由于所述凹槽141處的源區(qū)的厚度Wl變薄，改變了所述肖特基二極管100受到ESD沖擊時的電場分布，使所述肖特基二極管100受到ESD沖擊時主要受沖擊的區(qū)域為所述凹槽141處的源區(qū)以及所述保護環(huán)121的區(qū)域(現(xiàn)有技術(shù)中的肖特基二極管受到ESD沖擊時主要受沖擊的區(qū)域為所述保護環(huán)的區(qū)域)，所以，增加了受沖擊的區(qū)域面積，從而降低了沖擊時的電流密度，提高了所述肖特基二極管100的抗ESD沖擊能力。
[0036]在本實施例中，所述保護環(huán)121的深度為1.2口111?24 111，例如L 5 μ m，但所述保護環(huán)的深度并不限于為1.2μπι?2μπι，具體根據(jù)器件結(jié)構(gòu)的需要進行設(shè)置。較佳的，所述凹槽141的深度Hl小于等于所述保護環(huán)121的深度Η2的三分之二，可以使得當(dāng)所述肖特基二極管100正向?qū)〞r，正向電流不變。例如，所述凹槽141的深度Hl小于等于所述保護環(huán)121的深度Η2的五分之三等。但所述凹槽141的深度Hl并不限于小于等于所述保護環(huán)121的深度Η2的三分之二，所述凹槽141的深度Hl還可以為所述保護環(huán)121的深度Η2的四分之二，等等。
[0037]較佳的，所述凹槽141的深度Hl比所述保護環(huán)121的深度Η2小0.6 μ m?1.6 μ m，所述凹槽141的深度Hl為0.6μπι?0.8μπι。例如，較佳的，所述凹槽141的深度Hl比所述保護環(huán)121的深度Η2小0.8 μ m、I μ m、1.2 μ m等，所述凹槽141的深度Hl為0.7 μ m，可以有效地保證當(dāng)所述肖特基二極管100反向施壓時，電場重新分布，增加了受沖擊的區(qū)域面積，從而降低了沖擊時的電流密度，提高所述肖特基二極管100的抗ESD沖擊能力。但所述凹槽141的深度Hl并不限于比所述保護環(huán)121的深度H2小0.6 μ m?1.6 μ m，所述凹槽141的深度Hl并不限于為0.6 μ m?0.8 μ m，例如，所述凹槽141的深度Hl比所述保護環(huán)121的深度H2小0.5 μ m或1.8 μ m,所述凹槽141的深度Hl為0.5 μ m或I μ m，亦在本實用新型的思想范圍之內(nèi)。
[0038]較佳的，在本實施例中，所述保護環(huán)121的內(nèi)徑與所述凹槽141之間的距離L為15 μ m?30 μ m，較佳的，距離L為20 μ m、25 μ m，可以避免所述保護環(huán)121與所述凹槽141之間產(chǎn)生漏電。但所述保護環(huán)121的內(nèi)徑與所述凹槽141之間的距離L并不限于為15 μ m?30 μ m，例如，所述保護環(huán)121的內(nèi)徑與所述凹槽141之間的距離L為10 μ m、35 μ m等，亦在本實用新型的思想范圍之內(nèi)。
[0039]進一步的，在本實施例中，所述肖特基二極管100還包括鈍化層150、勢壘合金層160、正面電極170以及背面電極180。其中，所述鈍化層150位于所述外延層120背離所述半導(dǎo)體襯底110—側(cè)，所述鈍化層具有一引線孔153，所述保護環(huán)121圍繞所述引線孔153。所述勢壘合金層160位于所述引線孔153中的所述外延層120上，所述正面電極170位于所述勢壘合金層160上，所述背面電極180位于所述半導(dǎo)體襯底110背離所述外延層120的一側(cè)。向所述正面電極170和背面電極180施加電壓，以對所述肖特基二極管100施加正向電壓或反向電壓。
[0040]較佳的，所述勢壘合金層160的厚度為500A?1500人,例如1000人等。所述鈍化層150的材料為二氧化硅等電絕緣材料。
[0041]以下具體說明本實用新型的肖特基二極管的制作方法。
[0042]首先，進行步驟S01，提供半導(dǎo)體襯底110，所述半導(dǎo)體襯底110的一側(cè)具有一外延層120，如圖2所示。
[0043]然后，進行步驟S02，在所述外延層120背離所述半導(dǎo)體襯底110的一側(cè)形成一阻擋層，所述阻擋層具有一開口。較佳的，在本實施例中，所述阻擋層130包括一氧化層131 (例如二氧化硅)和一氮化層132 (例如氮化硅)，所述氮化層132位于所述氧化層131背離所述外延層120的一側(cè)，如圖3所示，可以減少對所述外延層120的損傷。其中，所述氧化層131采用熱氧化工藝形成，例如，在KKKTC下，采用氫氧合成的方法，在所述外延層120的表面生長0.08um?1.2μηι的所述氧化層131 ;然后,采用化學(xué)氣相沉積工藝形成,在所述氧化層131的表面生長0.2 μ m?1.5 μ m的所述氮化層；隨后，可以對所述氮化層132進行光刻工藝，在所述氮化層132上形成開口圖案(所述開口圖案的材料可以為光刻膠等)；以所述開口圖案為掩膜，依次對所述氮化層132和氧化層131進行刻蝕，以形成所述開口133，所述開口 133的底部露出所述外延層120，如圖4所示。
[0044]接著，進行步驟S03，對所述半導(dǎo)體襯底110進行熱氧化工藝，例如，在1100°C下，熱氧化工藝可以采用氫氧合成的方法。所述阻擋層130起到掩蔽作用，消耗所述開口 133處的外延層120，使得僅在所述開口 133處的外延層120被氧化形成局部氧化層140，以在所述開口 133處的所述外延層120表面形成一凹槽141，所述凹槽141內(nèi)具有所述局部氧化層140，如圖5所示。由于在本實施例中，所述氧化層131的材料為二氧化硅，所述外延層120的材料為硅，所以生成的所述局部氧化層140為二氧化硅，所述局部氧化層140與所述氧化層131連成一片。
[0045]隨后，進行步驟S04，去除所述阻擋層130以及局部氧化層140，如圖6所示。較佳的，可以采用濕法刻蝕去除所述阻擋層130以及局部氧化層140。在本實施例中，通過對所述半導(dǎo)體襯底110進行熱氧化工藝，在所述外延層120形成所述局部氧化層140以形成所述凹槽141，避免通過刻蝕工藝(如干法刻蝕或濕法刻蝕)形成所述凹槽141，避免在刻蝕工藝中造成的損傷，從而避免所述肖特基二極管100的特性產(chǎn)生畸變，有利于提高所述凹槽141處的所述外延層120的表面的均一性，進一步提高所述肖特基二極管100的抗ESD沖擊能力。
[0046]之后，進行步驟S05，在背離所述半導(dǎo)體襯底110 —側(cè)的所述外延層120中形成一保護環(huán)。在本實施例中，步驟S05包括以下子步驟:
[0047]第一子步:在所述外延層120背離所述半導(dǎo)體襯底110 —側(cè)形成一鈍化層150，如圖7所示；
[0048]第二子步:在所述鈍化層150形成一環(huán)形窗口 151，所述環(huán)形窗口 151的內(nèi)徑大于所述凹槽141的寬度，如圖8所示；
[0049]第三子步:以所述環(huán)形窗口 151為掩膜，對所述外延層120進行離子注入，以形成所述保護環(huán)121,如圖9所示。在本實施例中，還包括退火工藝,在進行退火工藝時，所述保護環(huán)121內(nèi)的摻雜元素擴散地更加均勻，同時，在所述保護環(huán)121上生長出一層厚度約
3500A-4500A的環(huán)上氧化層152，如圖10所示。
[0050]進一步的，所述肖特基二極管的制作方法還包括:
[0051]在所述鈍化層150形成一引線孔153，所述保護環(huán)121圍繞所述引線孔153，如圖11所示。一般的，可以采用光刻、刻蝕工藝對所述鈍化層150進行腐蝕，以暴露出所述鈍化層150底部的所述外延層120，并暴露出所述凹槽141，從而形成所述引線孔153。較佳的，所述引線孔153邊緣位置位于所述保護環(huán)121的環(huán)中心附近；
[0052]在所述引線孔153中的所述外延層120上形成一勢壘合金層160，如圖12所示。其中，所述勢壘合金層160的材料并不作限制，在本實施例中，所述勢壘合金層160的材料為鎳鉬合金；
[0053]在所述勢壘合金層160上形成一正面電極170，在所述半導(dǎo)體襯底110背離所述外延層120的一側(cè)形成一背面電極180，如圖13所示。其中，所述正面電極170和背面電極180的材料并不作限制，在本實施例中，所述正面電極150和背面電極180的材料均為金屬銀。
[0054]如圖14所示，當(dāng)所述肖特基二極管100反向施壓時,所述肖特基二極管100受到ESD沖擊時主要受沖擊的區(qū)域為所述凹槽141處的源區(qū)以及所述保護環(huán)121的區(qū)域(如圖14中虛線區(qū)域所示)，所以，增加了受沖擊的區(qū)域面積，從而降低了沖擊時的電流密度，提高了所述肖特基二極管100的抗ESD沖擊能力。
[0055]另外，根據(jù)本實用新型一實施例，做一對比實施例，對比實施例與本實用新型一實施例基本相同，不同之處在于:對比實施例中的肖特基二極管200沒有設(shè)置凹槽，如圖15所示。在對比實施例中，半導(dǎo)體襯底210、外延層220、保護環(huán)221、鈍化層250、引線孔253、勢壘合金層260、正面電極270和背面電極280的制造工藝與所述肖特基二極管100中對應(yīng)部件的制造工藝完全相同。當(dāng)所述肖特基二極管200反向施壓時，所述肖特基二極管200受到ESD沖擊時主要受沖擊的區(qū)域為所述保護環(huán)221的區(qū)域(如圖15中虛線區(qū)域所示)。
[0056]表1對比實施例與本實用新型一實施例的肖特基二極管的性能對比
【權(quán)利要求】
1.一種肖特基二極管，其特征在于，包括: 半導(dǎo)體襯底； 外延層，位于所述半導(dǎo)體襯底的一側(cè)； 保護環(huán)，位于背離所述半導(dǎo)體襯底一側(cè)的所述外延層中； 凹槽，位于所述外延層背離所述半導(dǎo)體襯底一側(cè)的表面，所述保護環(huán)包圍所述凹槽，并與所述凹槽通過所述外延層相隔離，所述凹槽的深度小于所述保護環(huán)的深度。
2.如權(quán)利要求1所述的肖特基二極管，其特征在于，所述肖特基二極管還包括: 鈍化層，位于所述外延層背離所述半導(dǎo)體襯底一側(cè)，所述鈍化層具有一引線孔，所述保護環(huán)圍繞所述引線孔； 勢壘合金層，位于所述引線孔中的所述外延層上； 正面電極，位于所述勢壘合金層上； 背面電極，位于所述半導(dǎo)體襯底背離所述外延層的一側(cè)。
3.如權(quán)利要求2所述的肖特基二極管，其特征在于，所述鈍化層的材料為二氧化硅。
4.如權(quán)利要求2所述的肖特基二極管，其特征在于，所述勢壘合金層的厚度為500A?1500A。
5.如權(quán)利要求1-4中任意一項所述的肖特基二極管，其特征在于，所述凹槽的深度小于等于所述保護環(huán)的深度的三分之二。
6.如權(quán)利要求1-4中任意一項所述的肖特基二極管，其特征在于，所述凹槽的深度比所述保護環(huán)的深度小0.6 μ m?1.6 μ m。
7.如權(quán)利要求1-4中任意一項所述的肖特基二極管，其特征在于，所述凹槽的深度為0.6 μ m ?0.8 μ m。
8.如權(quán)利要求1-4中任意一項所述的肖特基二極管，其特征在于，所述保護環(huán)的深度為 1.2μηι ?2μηι0
9.如權(quán)利要求1-4中任意一項所述的肖特基二極管，其特征在于，所述保護環(huán)的內(nèi)徑與所述凹槽之間的距離為15μπι?30μπι。
【文檔編號】H01L29/06GK203631566SQ201320751871
【公開日】2014年6月4日 申請日期:2013年11月25日 優(yōu)先權(quán)日:2013年11月25日
【發(fā)明者】郭廣興, 劉憲成, 梁廳, 丁伯繼 申請人:杭州士蘭集成電路有限公司