測(cè)試結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本實(shí)用新型提出了一種測(cè)試結(jié)構(gòu)，包括多個(gè)環(huán)形多晶硅，形成于環(huán)形多晶硅環(huán)內(nèi)的多個(gè)獨(dú)立通孔連線和多個(gè)公用通孔連線，不同的獨(dú)立通孔連線以及公用通孔連線均具有不同尺寸。測(cè)試結(jié)構(gòu)中包括不同尺寸的獨(dú)立通孔連線和公用通孔，由于獨(dú)立通孔連線和公用通孔的尺寸均不相同，致使獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅的間距也不同，從而能夠監(jiān)測(cè)不同尺寸的獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅之間是否存在漏電現(xiàn)象。
【專(zhuān)利說(shuō)明】測(cè)試結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種測(cè)試結(jié)構(gòu)。
【背景技術(shù)】
[0002]在半導(dǎo)體芯片制造完成后，通常需要對(duì)半導(dǎo)體芯片進(jìn)行相應(yīng)的性能測(cè)試，了解生產(chǎn)工藝中存在的問(wèn)題，并針對(duì)性的對(duì)生產(chǎn)工藝進(jìn)行優(yōu)化。
[0003]現(xiàn)有技術(shù)中，半導(dǎo)體芯片制造完成后會(huì)出現(xiàn)異常情況。當(dāng)對(duì)半導(dǎo)體芯片進(jìn)行內(nèi)建自測(cè)試(Built In Self Test，BIST)時(shí)，半導(dǎo)體芯片測(cè)試得到的結(jié)果經(jīng)常會(huì)出現(xiàn)異常，而測(cè)試異常通常是使用同一批光罩生產(chǎn)出來(lái)的半導(dǎo)體芯片。
[0004]然而，上述問(wèn)題無(wú)法在晶圓可接受測(cè)試(WAT)中顯現(xiàn)出，也無(wú)法在在生產(chǎn)過(guò)程中靠缺陷檢測(cè)等檢測(cè)出，只能在半導(dǎo)體芯片制作完成后對(duì)其進(jìn)行性能檢測(cè)時(shí)才能發(fā)現(xiàn)，此時(shí)問(wèn)題發(fā)現(xiàn)已經(jīng)十分滯后，不利于批量生產(chǎn)。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的在于提供一種測(cè)試結(jié)構(gòu)，能夠快速檢測(cè)出半導(dǎo)體芯片是否存在異常，節(jié)約檢測(cè)時(shí)間，提高工作效率。
[0006]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提出了一種測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括:多個(gè)環(huán)形多晶硅，形成于環(huán)形多晶硅環(huán)內(nèi)的多個(gè)獨(dú)立通孔連線和多個(gè)公用通孔連線，其中，不同的獨(dú)立通孔連線以及公用通孔連線均具有不同尺寸。
[0007]進(jìn)一步的，所述獨(dú)立通孔連線的尺寸OTtl范圍是σ i?⑶# σ i，其中，CD1為工藝規(guī)定獨(dú)立通孔連線的尺寸，σ i為實(shí)際生產(chǎn)中所有獨(dú)立通孔連線尺寸OT1的均方差。
[0008]進(jìn)一步的，所述獨(dú)立通孔連線按照尺寸ratl從小到大排列。
[0009]進(jìn)一步的，所述公用通孔連線的尺寸CDt2范圍是CD2-3 O 2?CD2+3 σ 2，其中，CD2為工藝規(guī)定公用通孔連線的尺寸，σ 2為實(shí)際生產(chǎn)中所有公用通孔連線尺寸CD2的均方差。
[0010]進(jìn)一步的，所述公用通孔連線按照尺寸rat2從小到大排列。
[0011]進(jìn)一步的，所述環(huán)形多晶硅為方環(huán)形多晶硅。
[0012]進(jìn)一步的，所述環(huán)形多晶硅的個(gè)數(shù)為2?8個(gè)。
[0013]進(jìn)一步的，所述測(cè)試結(jié)構(gòu)內(nèi)形成有介質(zhì)層進(jìn)行隔離。
[0014]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果主要體現(xiàn)在:測(cè)試結(jié)構(gòu)中包括不同尺寸的獨(dú)立通孔連線和公用通孔，由于獨(dú)立通孔連線和公用通孔的尺寸均不相同，致使獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅的間距也不同，從而能夠監(jiān)測(cè)不同尺寸的獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅之間是否存在漏電現(xiàn)象。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]圖1為半導(dǎo)體器件的結(jié)構(gòu)剖視圖；
[0016]圖2為本實(shí)用新型實(shí)施例一中的測(cè)試結(jié)構(gòu)的俯視圖；[0017]圖3為本實(shí)用新型實(shí)施例二中的測(cè)試結(jié)構(gòu)的俯視圖。
【具體實(shí)施方式】
[0018]下面將結(jié)合示意圖對(duì)本實(shí)用新型的測(cè)試結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本實(shí)用新型的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實(shí)用新型，而仍然實(shí)現(xiàn)本實(shí)用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本實(shí)用新型的限制。
[0019]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本實(shí)用新型由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0020]在下列段落中參照附圖以舉例方式更具體地描述本實(shí)用新型。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本實(shí)用新型實(shí)施例的目的。
[0021]請(qǐng)參考圖1，正如【背景技術(shù)】所提及的，在現(xiàn)有技術(shù)中半導(dǎo)體芯片制造完成后會(huì)出現(xiàn)異常情況，經(jīng)過(guò)發(fā)明人的研究發(fā)現(xiàn)，導(dǎo)致異常情況發(fā)生的原因是由于形成于半導(dǎo)體襯底10上的多晶硅20和獨(dú)立通孔連線31以及和公用通孔連線32之間的間距變化，同時(shí)，由于獨(dú)立通孔連線31和公用通孔連線32與所述多晶硅20之間的對(duì)準(zhǔn)發(fā)生了偏差導(dǎo)致它們之間的間距發(fā)生了變化導(dǎo)致出現(xiàn)漏電現(xiàn)象，從而使形成的半導(dǎo)體芯片存在異常。
[0022]具體的，所述獨(dú)立通孔連線31應(yīng)位于兩個(gè)多晶硅20中點(diǎn)處，即所述獨(dú)立通孔連線31到所述多晶硅20的間距SI固定，所述公用通孔連線32到附近的多晶硅20的間距S2也應(yīng)固定，然而，由于工藝存在偏差，使形成的獨(dú)立通孔連線31和公用通孔連線32的尺寸存在一定的偏差，進(jìn)而導(dǎo)致SI和S2發(fā)生變化，甚至使所述獨(dú)立通孔連線31和公用通孔連線32與所述多晶硅20之間存在漏電，這類(lèi)問(wèn)題隨著半導(dǎo)體特征尺寸的持續(xù)縮減而更加顯著。而現(xiàn)有技術(shù)中，只能單獨(dú)檢測(cè)獨(dú)立通孔連線31與所述公用通孔連線32和所述多晶硅20之間的對(duì)準(zhǔn)是否出現(xiàn)問(wèn)題，或者只能單獨(dú)檢測(cè)獨(dú)立通孔連線31和所述公用通孔連線32的尺寸是否出現(xiàn)問(wèn)題，并沒(méi)有一種測(cè)試結(jié)構(gòu)能夠全部檢測(cè)出此類(lèi)問(wèn)題。
[0023]有鑒于此，在本實(shí)施例中提出了一種測(cè)試結(jié)構(gòu)，能夠監(jiān)測(cè)不同尺寸的獨(dú)立通孔連線和公用通孔連線與多晶硅之間是否存在漏電的現(xiàn)象。
[0024]實(shí)施例一
[0025]請(qǐng)參考圖2，在本實(shí)施例中提出的測(cè)試結(jié)構(gòu)包括多個(gè)環(huán)形多晶硅40，形成于環(huán)形多晶硅環(huán)40內(nèi)的多個(gè)獨(dú)立通孔連線31和多個(gè)公用通孔連線32，其中，不同的獨(dú)立通孔連線31以及公用通孔連線32均具有不同尺寸。
[0026]在本實(shí)施例中，所述獨(dú)立通孔連線31的尺寸OTtl范圍是OT1I σ ι?OTi+3 σ i，其中，OT1為工藝規(guī)定獨(dú)立通孔連線31的尺寸，σ i為實(shí)際生產(chǎn)中所有獨(dú)立通孔連線31尺寸OT1的均方差，所述獨(dú)立通孔連線31按照尺寸OTtl從小到大排列，如圖2所示采用由小到大順時(shí)針排列，或者采用逆時(shí)針排列。
[0027]在本實(shí)施例中，所述公用通孔連線32的尺寸OTt2范圍是ra2-3 O 2?ra2+3 σ 2，其中，OT2為工藝規(guī)定公用通孔連線32的尺寸，O 2為實(shí)際生產(chǎn)中所有公用通孔連線32尺寸OT2的均方差，相同的，所述公用通孔連線32按照尺寸OTt2從小到大排列，如圖2所示。
[0028]正如上文所述，由于所述獨(dú)立通孔連線31的尺寸OTtl不同，使所述獨(dú)立通孔連線31到所述環(huán)形多晶硅40的間距SI也不相同，所述公用通孔連線32的尺寸OTt2不同，使所述公用通孔連線32到所述環(huán)形多晶硅40的間距S2也不相同，從而能夠監(jiān)測(cè)出不同間距SI和S2能否引起漏電現(xiàn)象。
[0029]在本實(shí)施例中，所述環(huán)形多晶硅40為方環(huán)形多晶硅組成，所述環(huán)形多晶硅40的個(gè)數(shù)為2?8個(gè)，本實(shí)施例中僅示意出4個(gè)，如圖2所示，在其中兩個(gè)環(huán)形多晶硅40內(nèi)分別放4個(gè)獨(dú)立通孔連線31，在另外兩個(gè)環(huán)形多晶硅40內(nèi)分別放3個(gè)公共通孔連線32。
[0030]實(shí)施例二
[0031]在本實(shí)施例中，提出的測(cè)試結(jié)構(gòu)總體構(gòu)思與實(shí)施例一相同，區(qū)別在與所述環(huán)形多晶硅40為較大的兩個(gè)，如圖3所示，這樣將所述獨(dú)立通孔連線31按照尺寸的由小到大順序排列在所述環(huán)形多晶硅40內(nèi)，由于所述環(huán)形多晶硅40較大，因此可以排列較多的獨(dú)立通孔連線31，同時(shí)，所述公共通孔連線32可以分別放置在所述環(huán)形多晶硅40的四個(gè)角。由于所述獨(dú)立通孔連線31的個(gè)數(shù)較多，因此采用本實(shí)施例提出的測(cè)試結(jié)構(gòu)能夠提高測(cè)試的精準(zhǔn)度。
[0032]同時(shí)，本實(shí)施例提出的測(cè)試結(jié)構(gòu)還能夠檢測(cè)出獨(dú)立通孔連線31是否會(huì)出現(xiàn)斷裂的現(xiàn)象，這是因?yàn)樗霆?dú)立通孔連線31的尺寸范圍較廣。
[0033]在使用本實(shí)施例提出的測(cè)試結(jié)構(gòu)之后，若發(fā)現(xiàn)存在漏電，則可以連接出兩條單獨(dú)的金屬互連線，分別對(duì)所述獨(dú)立通孔連線31和公用通孔連線32進(jìn)行檢測(cè)，以判斷哪種通孔連線出現(xiàn)了問(wèn)題，便于進(jìn)行相應(yīng)的問(wèn)題解決。
[0034]綜上，在本實(shí)用新型實(shí)施例提供的測(cè)試結(jié)構(gòu)中，測(cè)試結(jié)構(gòu)中包括不同尺寸的獨(dú)立通孔連線和公用通孔，由于獨(dú)立通孔連線和公用通孔的尺寸均不相同，致使獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅的間距也不同，從而能夠監(jiān)測(cè)不同尺寸的獨(dú)立通孔連線和公用通孔到環(huán)形多晶硅之間是否存在漏電現(xiàn)象。
[0035]上述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不對(duì)本實(shí)用新型起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本實(shí)用新型的技術(shù)方案的范圍內(nèi)，對(duì)本實(shí)用新型揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本實(shí)用新型的技術(shù)方案的內(nèi)容，仍屬于本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)包括:多個(gè)環(huán)形多晶硅，形成于環(huán)形多晶硅環(huán)內(nèi)的多個(gè)獨(dú)立通孔連線和多個(gè)公用通孔連線，其中，不同的獨(dú)立通孔連線以及公用通孔連線均具有不同尺寸。
2.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述獨(dú)立通孔連線的尺寸CDtl范圍是 OI?roi+3 σ i，其中，CD1為工藝規(guī)定獨(dú)立通孔連線的尺寸，O ι為實(shí)際生產(chǎn)中所有獨(dú)立通孔連線尺寸OT1的均方差。
3.如權(quán)利要求2所述的測(cè)試結(jié)構(gòu)，其特征在于，所述獨(dú)立通孔連線按照尺寸CDtl從小到大排列。
4.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述公用通孔連線的尺寸CDt2范圍是ra2-3 O 2?ro2+3 σ 2，其中，ro2為工藝規(guī)定公用通孔連線的尺寸，σ 2為實(shí)際生產(chǎn)中所有公用通孔連線尺寸OT2的均方差。
5.如權(quán)利要求4所述的測(cè)試結(jié)構(gòu)，其特征在于，所述公用通孔連線按照尺寸CDt2從小到大排列。
6.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述環(huán)形多晶硅為方環(huán)形多晶硅。
7.如權(quán)利要求6所述的測(cè)試結(jié)構(gòu)，其特征在于，所述環(huán)形多晶硅的個(gè)數(shù)為2?8個(gè)。
8.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)內(nèi)形成有介質(zhì)層進(jìn)行隔離。
【文檔編號(hào)】H01L23/544GK203644760SQ201320878955
【公開(kāi)日】2014年6月11日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】王喆 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司