半導(dǎo)體裝置及其制造方法
【專(zhuān)利摘要】半導(dǎo)體裝置的制造方法包括：在基板的主面形成具有第1導(dǎo)電型的第1半導(dǎo)體區(qū)域的半導(dǎo)體層的工序；以及在半導(dǎo)體層形成底部位于第1半導(dǎo)體區(qū)域內(nèi)的溝槽的工序。該制造方法還包括：通過(guò)退火處理使溝槽的上部角部的半導(dǎo)體層的一部分向溝槽的底部上移動(dòng)，由此形成覆蓋溝槽的底部的第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域的工序。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本公開(kāi)涉及半導(dǎo)體裝置及其制造方法，特別是，涉及使用于高耐壓、大電流用的半 導(dǎo)體裝置（功率半導(dǎo)體器件）。

【背景技術(shù)】
[0002] 碳化娃（silicon carbide :SiC)與娃（Si)相比，帶隙較大且絕緣破壞電場(chǎng)強(qiáng)度較 高，因此是可期待應(yīng)用于下一代的低損耗功率器件等的半導(dǎo)體材料。SiC具有立方晶系的 3C-SiC、六方晶系的6H-SiC及4H-SiC等很多多種類(lèi)型。其中，為了制作碳化硅半導(dǎo)體裝置， 一般使用的多種類(lèi)型（polytype)為4H-SiC。
[0003] 作為利用了 SiC的功率器件的典型的開(kāi)關(guān)元件，有金屬-絕緣體-半導(dǎo)體場(chǎng)效應(yīng) 晶體管（Metal Insulator Semiconductor Field Effect Transistor、以下 "MISFET，'）、 金屬-半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Semiconductor Field Effect Transistor、以下 "MESFET"）等場(chǎng)效應(yīng)晶體管。再有，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Oxide Semiconductor Field Effect Transistor、以下 "M0SFET"）為 MISFET 的一種。
[0004] 在這種開(kāi)關(guān)元件中，利用施加于柵電極-源電極間的電壓，可以對(duì)幾 A(安培）以 上的漏電流流動(dòng)的導(dǎo)通狀態(tài)、及漏電流為零的截止?fàn)顟B(tài)進(jìn)行切換。再有，截止?fàn)顟B(tài)時(shí)，可實(shí) 現(xiàn)幾百V以上的高耐壓。
[0005] 還有，作為典型的整流元件，有肖特基二極管及pn二極管等。這些元件作為實(shí)現(xiàn) 大電流、高耐壓的整流元件而被期待。
[0006] SiC由于具有比Si更高的絕緣破壞電場(chǎng)及熱傳導(dǎo)率，故在利用了 SiC的功率器件 (SiC功率器件）中，與Si功率器件相比，高耐壓化、低損耗化更容易。因此，在實(shí)現(xiàn)與Si功 率器件相同的性能的情況下，與Si功率器件相比，能夠大幅地縮小面積及厚度。
[0007] 在MISFET等功率器件中為了流過(guò)更大的大電流，提高器件集成度是有效的做法。 為此，作為取代現(xiàn)有的平面柵極構(gòu)造的構(gòu)造，提出溝槽柵極構(gòu)造的縱式功率MISFET的方 案。在溝槽柵極構(gòu)造的MISFET中，由于在形成于半導(dǎo)體層的溝槽的側(cè)面形成溝道區(qū)域，故 可使單位單元面積減少，可以提高器件集成度。
[0008] 以下，對(duì)具有溝槽柵極構(gòu)造的縱式M0SFET、即現(xiàn)有的半導(dǎo)體裝置進(jìn)行說(shuō)明。
[0009] 現(xiàn)有的半導(dǎo)體裝置中，在由碳化硅構(gòu)成的基板上形成包括N型的漂移區(qū)域及P型 的體區(qū)域在內(nèi)的碳化硅層，在體區(qū)域的表面的一部分形成N型的源極區(qū)域。再有，還形成 有：貫通源極區(qū)域及體區(qū)域而抵達(dá)漂移區(qū)域的溝槽；覆蓋該溝槽的側(cè)面及底部的柵極絕緣 膜；和嵌入溝槽內(nèi)并位于柵極絕緣膜上的柵電極。在碳化硅層上設(shè)置與源極區(qū)域及體區(qū)域 相接的源電極，在基板的背面設(shè)置漏電極。
[0010] 這種縱式M0SFET中，在向源極?漏極間施加了高電壓的情況下，在溝槽的底部容 易產(chǎn)生電場(chǎng)集中，這成為溝槽底部的柵極絕緣膜被絕緣破壞的原因。作為其對(duì)策，提出通過(guò) 在溝槽底部形成P型區(qū)域而使施加于溝槽底部的電場(chǎng)緩和的方案。例如，通過(guò)離子注入在 碳化硅層形成了 P型區(qū)域之后形成溝槽（參照專(zhuān)利文獻(xiàn)1)。 toon] 在先技術(shù)文獻(xiàn)
[0012] 專(zhuān)利文獻(xiàn)
[0013] 專(zhuān)利文獻(xiàn)1 :JP特開(kāi)2001-267570號(hào)公報(bào)
[0014] 專(zhuān)利文獻(xiàn)2 :JP特開(kāi)2009-33036號(hào)公報(bào)


【發(fā)明內(nèi)容】

[0015] -發(fā)明所要解決的技術(shù)問(wèn)題-
[0016] 然而，在專(zhuān)利文獻(xiàn)1的方法的情況下，容易產(chǎn)生P型區(qū)域與溝槽的排列 (alignment)錯(cuò)位。結(jié)果，在溝槽底部的一端產(chǎn)生未形成P型區(qū)域的部分，存在該部分產(chǎn)生 電場(chǎng)集中而絕緣破壞的問(wèn)題。再有，在溝槽底部的另一端，因?yàn)槌蔀镻型區(qū)域從溝槽底部向 基板的主面方向擠出的狀態(tài)，所以在該部分的P型區(qū)域與體區(qū)域（P型）之間的漂移區(qū)域（N 型）中耗盡化的范圍增加。結(jié)果，存在寄生電阻分量（Junction FET(JFET)電阻分量）增 力口，且半導(dǎo)體裝置的導(dǎo)通電阻增加的問(wèn)題。還有，為了在溝槽底部可靠地形成P型區(qū)域，雖 然與溝槽底部相比能進(jìn)一步增大P型區(qū)域，但該情況下寄生電阻分量易于增加。
[0017] 鑒于以上狀況，以下說(shuō)明在具有溝槽柵極構(gòu)造的半導(dǎo)體裝置中防止排列錯(cuò)位引起 的電場(chǎng)集中及導(dǎo)通電阻增加的技術(shù)。
[0018] -用于解決技術(shù)問(wèn)題的方案_
[0019] 本公開(kāi)的半導(dǎo)體裝置的制造方法包括：在基板的主面上形成具有第1導(dǎo)電型的第 1半導(dǎo)體區(qū)域的半導(dǎo)體層的工序；在半導(dǎo)體層形成底部位于第1半導(dǎo)體區(qū)域內(nèi)的溝槽的工 序；以及通過(guò)退火處理使溝槽的上部角部的半導(dǎo)體層的一部分向溝槽底部上移動(dòng)，由此形 成覆蓋溝槽的底部的第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域的工序。
[0020] 再有，本公開(kāi)的半導(dǎo)體裝置具備：基板；被配置于基板的主面?zhèn)惹揖哂械?導(dǎo)電型 的第1半導(dǎo)體區(qū)域的半導(dǎo)體層；被配置于半導(dǎo)體層且底部位于第1半導(dǎo)體區(qū)域內(nèi)的溝槽； 以及覆蓋溝槽的底部的第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域，溝槽的上部周緣部中的半導(dǎo)體層 的上表面朝向溝槽的內(nèi)側(cè)而向下方傾斜。
[0021] -發(fā)明效果-
[0022] 根據(jù)本公開(kāi)的半導(dǎo)體裝置及其制造方法，可以在溝槽的底部無(wú)錯(cuò)位地形成雜質(zhì)區(qū) 域。由此，可抑制因排列錯(cuò)位而產(chǎn)生的電場(chǎng)集中及導(dǎo)通電阻增加等。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0023] 圖1 (a)及（b)是示意地表示本公開(kāi)的第1實(shí)施方式的例示的半導(dǎo)體裝置的構(gòu)造 的剖視圖及俯視圖。
[0024] 圖2(a)?（d)是對(duì)例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0025] 圖3(a)?（c)是接著圖2(d)對(duì)例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0026] 圖4(a)及（b)是示意地表示本公開(kāi)的第1實(shí)施方式的變形例中的半導(dǎo)體裝置的 構(gòu)造的剖視圖及俯視圖。
[0027] 圖5(a)及（b)是對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0028] 圖6(a)?（c)是接著圖5(b)對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0029] 圖7(a)?（c)是接著圖6(c)對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0030] 圖8是示意地表示將第1實(shí)施方式的半導(dǎo)體裝置中的構(gòu)造適用于二極管的例子的 首1J視圖。
[0031] 圖9(a)及（b)是示意地表示本公開(kāi)的第2實(shí)施方式的例示的半導(dǎo)體裝置的構(gòu)造 的剖視圖及俯視圖。
[0032] 圖10(a)?（d)是對(duì)例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0033] 圖11(a)?（c)是接著圖10(d)對(duì)例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0034] 圖12(a)及（b)是示意地表示本公開(kāi)的第2實(shí)施方式的變形例中的半導(dǎo)體裝置的 構(gòu)造的剖視圖及俯視圖。
[0035] 圖13(a)及（b)是對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的圖。
[0036] 圖14(a)?（c)是接著圖13(b)對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的 圖。
[0037] 圖15(a)?（c)是接著圖14(c)對(duì)變形例的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的 圖。
[0038] 圖16是示意地表示將第2實(shí)施方式中的半導(dǎo)體裝置的構(gòu)造適用于二極管的例子 的剖視圖。

【具體實(shí)施方式】
[0039] 現(xiàn)有技術(shù)中，提出在形成了溝槽之后通過(guò)離子注入而在溝槽底部形成P型區(qū)域的 方案（參照專(zhuān)利文獻(xiàn)2)。然而，在專(zhuān)利文獻(xiàn)2的方法的情況下，由于在形成溝槽之后在溝槽 的底部進(jìn)行離子注入，故在溝槽的壁面產(chǎn)生離子注入損傷及活化退火引起的表面皸裂等。 這成為溝道遷移率降低及柵極絕緣膜的可靠性降低等的原因。
[0040] 與此相對(duì)，本公開(kāi)半導(dǎo)體裝置具備：基板；配置于基板的主面?zhèn)惹揖哂械?導(dǎo)電型 (例如N型）的第1半導(dǎo)體區(qū)域的半導(dǎo)體層；配置于半導(dǎo)體層且底部位于第1半導(dǎo)體區(qū)域 內(nèi)的溝槽（凹部）；以及覆蓋溝槽的底部的第2導(dǎo)電型（例如P型）的溝槽底部雜質(zhì)區(qū)域， 溝槽的上部周緣部中的半導(dǎo)體層的上表面朝向溝槽的內(nèi)側(cè)而向下方傾斜。
[0041] 如之后所說(shuō)明的，溝槽底部雜質(zhì)區(qū)域是通過(guò)退火處理使溝槽上部角部的半導(dǎo)體層 (碳化硅等）的一部分在溝槽底部移動(dòng)而形成的。因此，溝槽底部雜質(zhì)區(qū)域通過(guò)自調(diào)整而形 成為覆蓋溝槽底部，由于溝槽的側(cè)面與溝槽底部雜質(zhì)區(qū)域的側(cè)面一致，故可防止排列錯(cuò)位 引起的電場(chǎng)集中及導(dǎo)通電阻增加。
[0042] 作為更具體的例子，半導(dǎo)體裝置也可以是具有溝槽柵極構(gòu)造的MISFET。即，半導(dǎo)體 層具有：作為第1半導(dǎo)體區(qū)域的漂移區(qū)域；配置于漂移區(qū)域上的第2導(dǎo)電型的體區(qū)域；以及 配置于體區(qū)域上的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域（源極區(qū)域）。再有，溝槽貫通第2半導(dǎo)體 區(qū)域及體區(qū)域并抵達(dá)漂移區(qū)域的內(nèi)部為止。還具備：覆蓋溝槽的側(cè)面及溝槽底部雜質(zhì)區(qū)域 上的柵極絕緣膜；和配置在柵極絕緣膜上且至少配置在溝槽內(nèi)的柵電極。
[0043] 再有，也可以還具備至少形成在體區(qū)域與柵極絕緣膜之間的第1導(dǎo)電型的溝道 層。優(yōu)選溝道層的雜質(zhì)濃度比漂移層的雜質(zhì)濃度更高。
[0044] 通過(guò)具備這種溝道層，從而體區(qū)域與形成于溝槽底部的溝槽底部雜質(zhì)區(qū)域之間的 第1導(dǎo)電型的區(qū)域變得難以耗盡，因此可以抑制寄生電阻分量（JFET電阻分量）的產(chǎn)生。
[0045] 再有，本公開(kāi)的半導(dǎo)體裝置的制造方法包括：在基板的主面形成具有第1導(dǎo)電型 的第1半導(dǎo)體區(qū)域的半導(dǎo)體層的工序；在半導(dǎo)體層形成貫通半導(dǎo)體層且底部位于所述第1 半導(dǎo)體區(qū)域內(nèi)的溝槽的工序；以及通過(guò)退火處理使溝槽的上部角部的半導(dǎo)體層的一部分在 溝槽底部上移動(dòng)，由此形成覆蓋溝槽底部的第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域的工序。此時(shí)， 例如在包括第2導(dǎo)電型的摻雜劑氣體在內(nèi)的氣氛環(huán)境下進(jìn)行退火處理，或者在溝槽上部角 部預(yù)先形成第2導(dǎo)電型的溝槽頂部雜質(zhì)區(qū)域，使這一部分向溝槽底部移動(dòng)，由此來(lái)形成第2 導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域。
[0046] 根據(jù)這種制造方法，可以通過(guò)自調(diào)整對(duì)溝槽形成溝槽底部雜質(zhì)區(qū)域，因此可抑制 排列錯(cuò)位的產(chǎn)生，并且可防止或者抑制起因于排列錯(cuò)位的電場(chǎng)集中及導(dǎo)通電阻增加等。 [0047] 再有，因?yàn)榭梢岳猛嘶鹛幚韥?lái)形成溝槽底部雜質(zhì)區(qū)域，所以離子注入引起的損 傷不會(huì)進(jìn)入溝槽的壁面。還有，與離子注入時(shí)的活化退火相比，以更低的溫度就能形成溝槽 底部雜質(zhì)區(qū)域，因此與進(jìn)行離子注入的情況相比，可以進(jìn)一步減少溝槽壁面的皸裂。
[0048] 更具體的是，在半導(dǎo)體裝置的制造方法中，半導(dǎo)體層也可以形成為具有：作為第1 半導(dǎo)體區(qū)域的第1導(dǎo)電型的漂移區(qū)域；配置在漂移區(qū)域上的第2導(dǎo)電型的體區(qū)域；以及配 置在體區(qū)域的上部的第1導(dǎo)電型的雜質(zhì)區(qū)域。進(jìn)而，也可以在第1導(dǎo)電型的雜質(zhì)區(qū)域上形 成第2導(dǎo)電型的溝槽頂部雜質(zhì)區(qū)域。另外，溝槽也可以貫通第2半導(dǎo)體區(qū)域與體區(qū)域并抵 達(dá)漂移區(qū)域的內(nèi)部為止。此外，也可以還具備：在形成了溝槽底部雜質(zhì)區(qū)域后形成覆蓋溝槽 的側(cè)面及溝槽底部雜質(zhì)區(qū)域上的柵極絕緣膜的工序；和至少在溝槽內(nèi)的柵極絕緣膜上形成 柵電極的工序。這樣一來(lái)，可以制造例如成為MISFET的半導(dǎo)體裝置。
[0049] 再有，在形成柵極絕緣膜的工序之前也可以還具備：在構(gòu)成溝槽側(cè)面的一部分的 體區(qū)域的側(cè)面上使為第1導(dǎo)電型且雜質(zhì)濃度比漂移層更高的外延層（溝道層）生長(zhǎng)的工 序。
[0050] 根據(jù)該方法，體區(qū)域與形成在溝槽底部的溝槽底部雜質(zhì)區(qū)域之間的N型區(qū)域變得 難以耗盡，因此可以有效地減少寄生電阻分量（JFET電阻分量）。
[0051] 還有，在用于形成溝槽底部雜質(zhì)區(qū)域的退火處理之后也可以進(jìn)行氫環(huán)境下的蝕刻 處理。
[0052] 由此，即便假設(shè)在溝槽的側(cè)面產(chǎn)生了第2導(dǎo)電型的半導(dǎo)體層，也可以將該半導(dǎo)體 層除去。
[0053] (第1實(shí)施方式）
[0054] -半導(dǎo)體裝置的構(gòu)造-
[0055] 以下參照附圖來(lái)說(shuō)明本公開(kāi)的第1實(shí)施方式中的例示的半導(dǎo)體裝置100及其制造 方法。
[0056] 作為一例，作為碳化硅半導(dǎo)體裝置的半導(dǎo)體裝置100是具有溝槽柵極構(gòu)造 的SiC-金屬?絕緣體·半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal-Insulator-Semiconductor Field-Effect Transistor ;MISFET)，具有多個(gè)組件單兀。
[0057] 圖1 (a)示意地表示半導(dǎo)體裝置100的1個(gè)組件單元所對(duì)應(yīng)的剖面構(gòu)成，圖1 (b) 示意地表示半導(dǎo)體裝置100的碳化硅層表面中排列有多個(gè)（在此為3個(gè)）組件單元的平面 構(gòu)成的例子。圖1(b)的Ia-Ia'線(xiàn)與圖1(a)的剖面對(duì)應(yīng)。圖1(b)中，省略一部分構(gòu)成要 素的圖示，表示體區(qū)域3、源極區(qū)域4及溝槽5的配置。在此，溝槽5具有長(zhǎng)方形形狀的平面 形狀，但組件單元也可以是其他形狀（正方形、多邊形等）。
[0058] 半導(dǎo)體裝置100利用基板1而形成。基板1例如可以利用以（0001) Si面為主面 的N型（第1導(dǎo)電型）的碳化硅基板（SiC基板）。其中，基板1未限于此，既可以是以C面 為主面的SiC基板，也可以是具有任一多種類(lèi)型構(gòu)造的基板。在此，作為一例而利用4H-SiC 基板。
[0059] 在基板1的主面上例如形成作為外延層的碳化硅層2。
[0060] 碳化硅層2具有：形成于基板1的主面上的第1導(dǎo)電型（在此為N型）的漂移區(qū) 域2d;形成于漂移區(qū)域2d(第1半導(dǎo)體區(qū)域）上的第2導(dǎo)電型（在此為P型）的體區(qū)域3; 以及形成于體區(qū)域3上部的第1導(dǎo)電型（N型）的源極區(qū)域4(第2半導(dǎo)體區(qū)域）。在此，基 板1為第1導(dǎo)電型（N型），與漂移區(qū)域2d相比，雜質(zhì)濃度更高。
[0061] 在圖示出的例子中，源極區(qū)域4的下表面及外側(cè)面被體區(qū)域3包圍。在此，碳化硅 層2雖然是通過(guò)外延生長(zhǎng)而形成在基板1上的碳化硅層，但也可以通過(guò)向基板1的主面?zhèn)?部分注入N型或者P型的雜質(zhì)離子而形成。
[0062] 在碳化硅層2設(shè)置從主面52 (Si面）側(cè)貫通體區(qū)域3及源極區(qū)域4并抵達(dá)漂移區(qū) 域2d的溝槽5。在圖1 (a)的例子中，溝槽5的溝槽側(cè)壁50與碳化硅層2的主面52垂直， 溝槽5的上部具有寬度朝上而變寬的形狀。
[0063] 因此，溝槽5具有溝槽底部53、溝槽側(cè)壁50和溝槽上部側(cè)面51，溝槽上部側(cè)面51 是位于溝槽側(cè)壁50和溝槽5周?chē)奶蓟鑼?的主面52之間且與溝槽側(cè)壁50及碳化硅 層2的主面52的任一個(gè)都不同的面。另外，溝槽上部側(cè)面51既可以是大致平面，也可以被 弄圓。
[0064] 其中，溝槽側(cè)壁50也可以相對(duì)于碳化硅層2的主面52而傾斜。該情況下，在溝槽 5的上部具備溝槽上部側(cè)面51，其比傾斜的溝槽側(cè)壁50進(jìn)一步傾斜。即，溝槽5的上部相 對(duì)于比其靠下的部分，成為寬度朝上擴(kuò)展的形狀。
[0065] 接著，按照在溝槽5內(nèi)且覆蓋溝槽底部53的表面的方式形成第2導(dǎo)電型（P型） 的溝槽底部雜質(zhì)區(qū)域7。溝槽底部雜質(zhì)區(qū)域7的上表面朝向下方而成為凸的曲面（即、凹 狀）。在此，溝槽底部53指的是溝槽5的下方的漂移區(qū)域2d的上表面。由于按照覆蓋溝槽 底部53的方式形成溝槽底部雜質(zhì)區(qū)域7,故溝槽底部53指的是漂移區(qū)域2d與溝槽底部雜 質(zhì)區(qū)域7的界面。
[0066] 溝槽底部雜質(zhì)區(qū)域的上表面位置比漂移區(qū)域2d與體區(qū)域3的界面位置更低。溝 槽側(cè)壁50中，溝槽底部雜質(zhì)區(qū)域7的上端與體區(qū)域3的底面的間隔H1例如優(yōu)選為0. 1 μ m 以上。進(jìn)而，溝槽側(cè)壁50和溝槽底部雜質(zhì)區(qū)域7的側(cè)面一致。
[0067] 在溝槽5內(nèi)形成至少覆蓋溝槽側(cè)壁50及溝槽底部雜質(zhì)區(qū)域7的柵極絕緣膜8。在 圖1 (a)所示的例子中，柵極絕緣膜8形成為也與溝槽上部側(cè)面51相接。柵極絕緣膜8例 如是通過(guò)熱氧化而形成的硅氧化膜或者包括氮（N)的硅氧化膜。
[0068] 還有，在溝槽5內(nèi)的柵極絕緣膜8上形成柵電極9。柵電極9只要形成為至少覆蓋 體區(qū)域3即可，在此作為一例，柵電極9形成為嵌入溝槽5內(nèi)。因此，柵電極9與碳化硅層 2被柵極絕緣膜8絕緣。
[0069] 在碳化硅層2之上，按照與體區(qū)域3及源極區(qū)域4雙方相接的方式，配置有源極及 體共通的源電極10。再有，在基板1的背面配置有漏電極11。
[0070] 半導(dǎo)體裝置100是具有以上構(gòu)造的溝槽柵極構(gòu)造的MISFET。
[0071] 在此，源電極10與接地電極連接，且在向柵電極9施加與閾值相比負(fù)偏壓時(shí)，源極 區(qū)域4與漂移區(qū)域2d之間，成為在體區(qū)域3與柵極絕緣膜8的界面近旁的區(qū)域感應(yīng)出空穴 的積蓄狀態(tài)。該狀態(tài)下，因?yàn)樽鳛閭鲗?dǎo)載流子的電子的路徑被切斷，所以沒(méi)有電流流動(dòng)（截 止?fàn)顟B(tài)）。此時(shí)，若向漏電極11與源電極10之間施加漏電極11側(cè)為正的高電壓，則體區(qū)域 3與漂移區(qū)域2d之間的PN結(jié)成為反向偏壓狀態(tài)，因此在體區(qū)域3及漂移區(qū)域2d內(nèi)耗盡層 擴(kuò)展，高電壓被維持。
[0072] 再有，若向柵電極9施加閾值以上的正偏壓，則源極區(qū)域4與漂移區(qū)域2d之間，在 體區(qū)域3與柵極絕緣膜8的界面近旁，感應(yīng)電子而成為翻轉(zhuǎn)狀態(tài)，形成翻轉(zhuǎn)層。結(jié)果，載流 子按源電極10、源極區(qū)域4、形成于體區(qū)域3且與柵極絕緣膜8相接的翻轉(zhuǎn)層（未圖示）、漂 移區(qū)域2d、基板1及漏電極11的順序流動(dòng)（導(dǎo)通狀態(tài)）。
[0073] 雖然在后面更詳細(xì)地說(shuō)明半導(dǎo)體裝置的制造方法，但槽底部雜質(zhì)區(qū)域7是溝槽5 的上部角部（上部周緣部）的碳化硅按照覆蓋溝槽5的底部的方式移動(dòng)、進(jìn)而形成為覆蓋 表面的區(qū)域。因此，溝槽5的溝槽側(cè)壁50和溝槽底部雜質(zhì)區(qū)域7的側(cè)面一致，幾乎不會(huì)產(chǎn) 生錯(cuò)位。
[0074] S卩，在半導(dǎo)體裝置100中，按照覆蓋溝槽底部53上的方式可靠地形成第2導(dǎo)電型 (P型）的溝槽底部雜質(zhì)區(qū)域7。因此，即便在向源極?漏極間施加了高電壓的情況下，也能 抑制施加給溝槽底部53的電場(chǎng)。結(jié)果，可以確保MISFET的耐壓且可以防止或者抑制MISFET 的破壞。
[0075] 再有，溝槽底部雜質(zhì)區(qū)域7也幾乎不會(huì)從溝槽5擠出而形成。因此，溝槽5的底 部，從溝槽5向主面52方向擠出的部分的P型區(qū)域和體區(qū)域3 (P型）之間的漂移區(qū)域2d 耗盡，可消除使寄生電阻分量（JFET電阻分量）增加這樣的現(xiàn)有技術(shù)中的問(wèn)題。
[0076] -半導(dǎo)體裝置的制造方法-
[0077] 接著，對(duì)本實(shí)施方式的例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。
[0078] 首先，進(jìn)行圖2(a)所示的工序。在此，在基板1上形成包括漂移區(qū)域2d、體區(qū)域3 及源極區(qū)域4在內(nèi)的碳化硅層2。
[0079] 作為基板1的一例，利用具有從（0001)面4°的傾斜角的第1導(dǎo)電型（在此為N 型）的4H-碳化娃基板。在該基板1的（0001) Si面上通過(guò)外延生長(zhǎng)而形成N型的碳化娃 層2。碳化硅層2例如：載流子濃度為8 X1015cnT3,厚度為12 μ m。作為N型摻雜劑，例如使 用氮。
[0080] 接著，在碳化硅層2的表面形成P型的體區(qū)域3。體區(qū)域3例如載流子濃度為 2 X 1018cnT3、厚度為1. 2 μ m。為了形成體區(qū)域3,例如向碳化硅層2離子注入P型的雜質(zhì)離 子（A1離子等）。碳化硅層2之中形成有體區(qū)域3的部分以外的區(qū)域成為漂移區(qū)域2d。
[0081] 再有，為了形成體區(qū)域3,也可以在N型的碳化硅層2上一邊供給P型摻雜劑（三 甲基鋁等）、一邊進(jìn)行外延生長(zhǎng)。
[0082] 接著，在體區(qū)域3的上部形成N型的源極區(qū)域4。源極區(qū)域4例如載流子濃度為 5 X 1019cnT3、厚度為0. 6 μ m。為了形成源極區(qū)域4,例如利用由形成在碳化硅層2上的硅氧 化膜或者多晶硅等構(gòu)成的掩模層（圖示省略），將N型的雜質(zhì)離子（N離子等）注入體區(qū)域 3 〇
[0083] 然后，例如在惰性氣體氣氛環(huán)境下且1700°C下進(jìn)行30分鐘左右的退火處理。通過(guò) 退火處理，已注入體區(qū)域3及源極區(qū)域4內(nèi)的雜質(zhì)被活化。
[0084] 接著，如圖2(b)所示，在碳化硅層2形成溝槽5。在此，按照貫通源極區(qū)域4及體 區(qū)域3且在漂移區(qū)域2d內(nèi)具有溝槽底部53的方式形成溝槽5。
[0085] 為此，首先在源極區(qū)域4的一部分上例如形成等離子體氧化膜等的掩模層（圖示 省略），將其作為掩模而進(jìn)行反應(yīng)性離子蝕刻（Reactive Ion Etching ;RIE)。由此，在碳化 娃層2形成例如深度為1. 5 μ m且寬度為1 μ m的溝槽5。
[0086] 另外，在圖2 (b)的例子中，溝槽5的溝槽側(cè)壁50相對(duì)于基板1的主面大致垂直， 但溝槽側(cè)壁50也可以相對(duì)于基板1的主面的法線(xiàn)方向傾斜。即，溝槽5也可以具有在高度 方向上寬度變化的錐形狀或者倒錐形狀。
[0087] 接著，如圖2(c)及⑷所示，形成覆蓋溝槽底部53的第2導(dǎo)電型（在此為P型） 的溝槽底部雜質(zhì)區(qū)域7。這通過(guò)一邊摻雜第2導(dǎo)電型的摻雜劑16、一邊使溝槽5的上部角 部的碳化硅的一部分向溝槽底部53上移動(dòng)而形成。
[0088] 具體是，例如以在氬氣（Ar)氣氛中加入了 P型摻雜劑氣體（例如、三甲基鋁或者 二硼烷等）的氣氛環(huán)境下、在1530°C且200mbar(200hPa)的條件，對(duì)已形成碳化硅層2(包 括源極區(qū)域4、體區(qū)域3及漂移區(qū)域2d)的基板1進(jìn)行退火處理。退火時(shí)間例如設(shè)為5分 鐘。
[0089] 通過(guò)這種退火處理，溝槽5的上部角部的碳化硅的一部分移動(dòng)到溝槽底部53上。 此時(shí)，退火氣氛環(huán)境的P型的摻雜劑16被摻雜到移動(dòng)的碳化硅中，可以將溝槽底部雜質(zhì)區(qū) 域7作為P型區(qū)域。通過(guò)對(duì)摻雜劑16的流量、退火條件等進(jìn)行調(diào)整，從而可以調(diào)整溝槽底 部雜質(zhì)區(qū)域7的載流子濃度。在所述例子中，溝槽底部雜質(zhì)區(qū)域7的載流子濃度例如為 10 16cnT3段?1018cnT3段（表示范圍）。
[0090] 溝槽底部雜質(zhì)區(qū)域7可以為與溝槽底部53及溝槽側(cè)壁50的碳化硅進(jìn)行晶格匹配 而具有結(jié)晶缺陷少的高結(jié)晶品質(zhì)的區(qū)域。另外，形成溝槽底部雜質(zhì)區(qū)域7之際的碳化硅的 移動(dòng)被推測(cè)為表面擴(kuò)散現(xiàn)象。其中，實(shí)際的原理并未限定于表面擴(kuò)散現(xiàn)象的情況。
[0091] 此外，因?yàn)闇喜?的上部角部的碳化硅的一部分移動(dòng)來(lái)構(gòu)成溝槽底部雜質(zhì)區(qū)域7， 所以溝槽5的上部周緣部中的源極區(qū)域4的上表面容易成為朝向溝槽5的內(nèi)側(cè)而向下方傾 斜的形狀。再有，該源極區(qū)域4的上表面（溝槽5的上部角部）容易成為帶圓角的形狀。
[0092] 進(jìn)而，溝槽底部雜質(zhì)區(qū)域7的上表面容易變?yōu)榘紶?，也容易變?yōu)閹A角的圓形。例 如，成為曲率半徑在〇. 2μπι?0. 3μπι程度的曲面。
[0093] 再有，通過(guò)退火處理，可以除去形成溝槽5之際采用RIE法而被導(dǎo)入溝槽5的表面 的結(jié)晶損傷。進(jìn)而，在溝槽底部53的角部產(chǎn)生副溝槽（溝槽底部的側(cè)壁近旁蝕刻量變大而 使深度增加了的部分）的情況下，通過(guò)將退火處理之際移動(dòng)的碳化硅嵌入副溝槽，從而能 緩和副溝槽。
[0094] 還有，通過(guò)所述退火處理，可以將溝槽底部雜質(zhì)區(qū)域7形成為僅與溝槽側(cè)壁50下 部的一部分相接且覆蓋溝槽底部53的上表面。
[0095] 也可以在包括氬氣（Ar)及摻雜劑16的氣氛環(huán)境的退火處理之后進(jìn)行氫氣氛環(huán)境 的退火。由此，在形成溝槽底部雜質(zhì)區(qū)域7之際，即便在溝槽側(cè)壁50產(chǎn)生多余的P型區(qū)域， 也能借助氫將其蝕刻除去。如此一來(lái)，可以確保電流路徑并抑制導(dǎo)通電阻的增加。
[0096] 為了確保電流路徑，期望溝槽底部雜質(zhì)區(qū)域7的上端比體區(qū)域3與漂移區(qū)域2d的 界面更靠下，其間的尺寸HI為規(guī)定值（例如、0.1 μπι等）以上。
[0097] 另外，退火處理的條件并未被限定于以上記載。例如，作為氣體氣氛，也可以使用 氬氣等惰性氣體氣氛、氫氣氛、氯氣系氣體氣氛、或者這些的混合氣體氣氛（使任一氣氛中 含有摻雜劑16)。其中，優(yōu)選為氦氣氣氛。
[0098] 此外，針對(duì)退火處理的溫度也沒(méi)有特別地限定，但例如優(yōu)選為1500°C以上且 1600°C以下。如果為1500°C以上，那么在1小時(shí)以下的短時(shí)間內(nèi)使碳化硅移動(dòng)就能形成溝 槽底部雜質(zhì)區(qū)域7。如果為1600°C以下，那么可以抑制在碳化硅層2的表面產(chǎn)生階段式聚 束（step bunching)及Si脫落等顯著的表面皸裂。具體的退火處理?xiàng)l件期望在考慮將溝 槽5的深度及寬度保持于器件設(shè)計(jì)上的容許范圍等再適宜加以調(diào)整。
[0099] 進(jìn)而，只要根據(jù)所采用的基板的種類(lèi)來(lái)變更退火溫度即可。例如，在利用硅基板的 情況下，也可以將退火處理的溫度設(shè)定成比碳化硅基板的情況更低的溫度。
[0100] 接著，如圖3(a)所示，形成覆蓋溝槽側(cè)壁50及溝槽底部雜質(zhì)區(qū)域7上和溝槽上部 側(cè)面51的柵極絕緣膜8。
[0101] 為此，在對(duì)已形成溝槽5的基板1進(jìn)行了清洗之后，例如放入熱氧化爐并在干式氧 化氣氛下進(jìn)行1200°C、0. 5小時(shí)的處理。由此，作為柵極絕緣膜8,在溝槽側(cè)壁50上、溝槽底 部雜質(zhì)區(qū)域7上及溝槽上部側(cè)面51上形成硅氧化膜（熱氧化膜）。
[0102] 接著，如圖3(b)所示，在溝槽5內(nèi)及碳化硅層2的上表面上、且在柵極絕緣膜8上 形成柵電極9。
[0103] 具體是，首先在整個(gè)晶片表面上通過(guò)LP-CVD(Low Pressure CVD)法將摻雜磷 (P)的多晶硅例如堆積l〇〇〇nm。接著，例如在惰性氣體氣氛環(huán)境下進(jìn)行1000°C且60秒的 RTA(Rapid Thermal Annealing)處理，由此進(jìn)行磷的活化。然后，形成對(duì)設(shè)置有溝槽5的區(qū) 域以外的區(qū)域開(kāi)口的抗蝕劑等掩模層（圖示省略）。進(jìn)而，借助RIE法對(duì)所述多晶硅層進(jìn)行 蝕刻，從而形成柵電極9。再有，柵電極9的形狀只要至少形成于體區(qū)域3的側(cè)壁即可，未限 于圖3(b)所示的形狀。例如，也可以未被整體嵌入整個(gè)溝槽5內(nèi)。
[0104] 接著，如圖3(c)所示，按照與體區(qū)域3及源極區(qū)域4相接的方式形成源電極10。 源電極10在碳化硅層2的上表面上被配置為跨越體區(qū)域3與源極區(qū)域4。
[0105] 具體是，首先按照覆蓋碳化硅層2及柵電極9的方式形成層間絕緣膜（圖示省 略）。接著，在所述層間絕緣膜設(shè)置將源極區(qū)域4的一部分及體區(qū)域3的一部分露出的開(kāi)口 部。在該開(kāi)口部?jī)?nèi)形成導(dǎo)電膜（例如Ti等金屬膜），根據(jù)需要進(jìn)行退火處理。由此，能獲得 與源極區(qū)域4及體區(qū)域3進(jìn)行歐姆接觸的源電極10。
[0106] 再有，在基板1的背面（與主面相反一側(cè)）上形成漏電極11。
[0107] 如上，能獲得作為具有溝槽柵極構(gòu)造的MISFET的半導(dǎo)體裝置。
[0108] 根據(jù)這種制造方法，溝槽底部雜質(zhì)區(qū)域7可以通過(guò)自調(diào)整而形成為覆蓋溝槽底部 53。因此，能防止排列錯(cuò)位的產(chǎn)生并可靠地抑制溝槽底部53的電場(chǎng)集中，并且可以防止溝 槽底部53的柵極絕緣膜8的絕緣破壞及可靠性降低。
[0109] 進(jìn)而，溝槽底部雜質(zhì)區(qū)域7通過(guò)使碳化硅移動(dòng)到溝槽5內(nèi)而形成，因此可以成為與 溝槽5的寬度同等的寬度。因此，可以抑制因 P型體區(qū)域與形成于溝槽底部的P型區(qū)域之 間的N型區(qū)域耗盡而產(chǎn)生的寄生電阻分量（JFET電阻分量）。
[0110] 再有，根據(jù)該方法，因?yàn)槔猛嘶鹛幚韥?lái)形成溝槽底部雜質(zhì)區(qū)域7,所以離子注入 引起的損傷不會(huì)進(jìn)入溝槽底部53。還有，與進(jìn)行了離子注入的情況下的活化退火相比，能以 更低的溫度形成溝槽底部雜質(zhì)區(qū)域7,因此與進(jìn)行離子注入的情況相比，能進(jìn)一步減少溝槽 5的壁面的皸裂。
[0111] 另外，因?yàn)闇喜鄣撞侩s質(zhì)區(qū)域7以進(jìn)行晶格匹配的狀態(tài)在溝槽底部53上外延生 長(zhǎng)，所以具有高品質(zhì)的結(jié)晶性。因此，可以提高形成于其表面上的柵極絕緣膜8的可靠性。
[0112] 此外，作為柵極絕緣膜8,取代硅氧化膜，也可以形成包括氮的硅氧化膜。如此一 來(lái)，因?yàn)榭蓽p少柵極絕緣膜8與體區(qū)域3的界面的界面態(tài)（interface state)，所以可期待 溝道遷移率的提商。
[0113] 再有，柵極絕緣膜8也可以包含熱氧化膜以外的膜。進(jìn)而，作為柵極絕緣膜8,例如 也可利用基于CVD(Chemical Vapor Deposition)法、溉射法等制成的堆積膜。
[0114] (變形例）
[0115] 以下參照附圖來(lái)說(shuō)明實(shí)施方式的半導(dǎo)體裝置的變形例。
[0116] 圖4(a)示意地表示變形例的半導(dǎo)體裝置300的剖面構(gòu)成、圖4(b)示意地表示半 導(dǎo)體裝置的碳化硅層表面中排列有多個(gè)（在此為3個(gè)）組件單元的平面構(gòu)成的例子。圖 4(b)的IVa-IVa'線(xiàn)與圖4(a)的剖面對(duì)應(yīng)。圖4(a)及（b)中，針對(duì)與圖1(a)及（b)所示 的半導(dǎo)體裝置1〇〇相同的構(gòu)成要素賦以相同的符號(hào)，以下主要對(duì)不同點(diǎn)進(jìn)行說(shuō)明。
[0117] 如圖4(a)所示，變形例的半導(dǎo)體裝置300在溝槽側(cè)壁50和柵極絕緣膜8之間具 有由第1導(dǎo)電型（在此為N型）的碳化硅構(gòu)成的溝道層12。溝道層12例如載流子濃度為 lX1018cnT3、厚度為20nm。另外，優(yōu)選溝道層12的載流子濃度（雜質(zhì)濃度）要比漂移區(qū)域 2d的載流子濃度還高，還期望比溝槽底部雜質(zhì)區(qū)域7的載流子濃度更高。
[0118] 溝道層12具有抑制P型的體區(qū)域3和溝槽底部雜質(zhì)區(qū)域7之間的部分的N型區(qū) 域（漂移區(qū)域2d)中的耗盡的效果。因此，與圖1(a)及（b)的構(gòu)造相比，可進(jìn)一步可靠地 抑制寄生電阻分量（JFET分量）的產(chǎn)生。
[0119] 另外，溝道層12如果包含載流子濃度比漂移區(qū)域2d更高的層，則是單層構(gòu)造還是 層疊構(gòu)造都可以。再有，關(guān)于溝道層12的膜厚，只要根據(jù)柵極閾值電壓的設(shè)計(jì)值適宜地加 以調(diào)整即可。
[0120] 此外，包括以上的第1導(dǎo)電型（在此為N型）的溝道層12的M0SFET被稱(chēng)為積蓄 型M0SFET，動(dòng)作與不具備溝道層12的M0SFET(參照?qǐng)D1(a)及（b))相比有一部分不同。
[0121] 例如，在向柵電極9施加了與閾值相比負(fù)偏壓的截止?fàn)顟B(tài)下，因?yàn)闇系缹?2與體 區(qū)域3的PN結(jié)而成為使溝道層12耗盡的耗盡狀態(tài)，所以電流不會(huì)流動(dòng)。再有，在向柵電極 9施加了閾值以上的正偏壓的導(dǎo)通狀態(tài)下，成為在第1導(dǎo)電型的溝道層12積蓄了高濃度的 電子的積蓄狀態(tài)，電流流動(dòng)。
[0122] 接著，對(duì)本變形例的半導(dǎo)體裝置300的制造方法進(jìn)行說(shuō)明。
[0123] 首先，如圖5 (a)所示，在基板1上形成包括漂移區(qū)域2d、體區(qū)域3及源極區(qū)域4在 內(nèi)的碳化硅層2。然后，如圖5 (b)所示，按照碳化硅層2之中貫通源極區(qū)域4及體區(qū)域3且 在漂移區(qū)域2d內(nèi)具有溝槽底部53的方式形成溝槽5。這些工序只要能與參照?qǐng)D2(a)及 (b)而說(shuō)明的半導(dǎo)體裝置100的制造方法同樣地進(jìn)行即可。
[0124] 接著，如圖6(a)及（b)所示，形成覆蓋溝槽底部53的第2導(dǎo)電型（在此為P型） 的溝槽底部雜質(zhì)區(qū)域7。通過(guò)例如在氬氣中加入了 P型摻雜劑氣體的氣氛環(huán)境的退火處理， 使溝槽5的上部角部的碳化硅的一部分移動(dòng)到溝槽底部53,并且使摻雜劑16摻雜到該碳 化硅，由此來(lái)進(jìn)行該工序。更具體的是，只要能與參照?qǐng)D2(c)及（d)而說(shuō)明的半導(dǎo)體裝置 100的制造方法同樣地進(jìn)行即可。
[0125] 接著，如圖6(c)所示，在溝槽5的內(nèi)側(cè)，作為溝道層而形成由碳化硅構(gòu)成的溝道層 12。具體是，按照覆蓋溝槽側(cè)壁50、溝槽底部雜質(zhì)區(qū)域7的上表面、溝槽上部側(cè)面51和溝 槽5周?chē)脑礃O區(qū)域4上及體區(qū)域3上的方式，形成由為第1導(dǎo)電型（在此為N型）且載 流子濃度為lXl〇18cnT 3的碳化硅構(gòu)成的溝道層12。
[0126] 為了形成溝道層12,例如利用CVD裝置供給硅系氣體（例如硅烷氣體）、碳系氣體 (例如丙烷氣體）及摻雜劑氣體（例如如果是N型，則為氮?dú)猓?，?500°C以上且1600°C以 下的溫度進(jìn)行加熱。其中，并未限定于該條件。例如，即便在更寬的溫度范圍（1450°C以上 且1650°C以下等）內(nèi)，也能充分地使溝道層12外延生長(zhǎng)。
[0127] 另外，如圖6(a)及（b)所示形成了溝槽底部雜質(zhì)區(qū)域7后，在相同的裝置內(nèi)可以 連續(xù)地進(jìn)行圖6(c)所示的溝道層12的生長(zhǎng)。
[0128] 再有，取代溝道層12,也能通過(guò)向溝槽側(cè)壁50的離子注入來(lái)形成N型的溝道層。 其中，利用通過(guò)外延生長(zhǎng)而形成的溝道層12可以抑制對(duì)結(jié)晶的損傷，因此更優(yōu)選。
[0129] 接著，如圖7(a)所示，在溝槽5內(nèi)及溝槽5的周?chē)纬筛采w溝道層12上的柵極絕 緣膜8。柵極絕緣膜8例如只要形成為基于熱氧化的硅氧化膜、含有氮的硅氧化膜、基于CVD 法或者濺射法的堆積膜等即可。這只要能與圖3(a)所示的半導(dǎo)體裝置100的制造方法同 樣地進(jìn)行即可。
[0130] 接著，如圖7(b)所示，在溝槽5內(nèi)及碳化硅層2的上表面上且柵極絕緣膜8之上 形成柵電極9。例如，通過(guò)LP-CVD法堆積了摻雜磷（P)的多晶硅膜后，通過(guò)RTA處理使磷活 化，通過(guò)蝕刻將給定部分以外的部分除去。更具體的是，只要能與圖3(b)所示的半導(dǎo)體裝 置100的制造方法同樣地進(jìn)行即可。
[0131] 接著，如圖7(c)所示，按照跨越體區(qū)域3及源極區(qū)域4的方式形成源電極10。再 有，在基板1的背面（與主面相反一側(cè)）上形成漏電極11。均只要能與圖3(C)所示的半導(dǎo) 體裝置100的制造方法同樣地進(jìn)行即可。
[0132] 如上所述，可制造變形例的半導(dǎo)體裝置300。在本變形例中，也是使溝槽5的上部 角部的碳化硅移動(dòng)并且摻雜摻雜劑16、覆蓋溝槽底部53,由此來(lái)形成溝槽底部雜質(zhì)區(qū)域7。 由此，在半導(dǎo)體裝置300中，也能獲得與半導(dǎo)體裝置100同樣的效果。即，溝槽底部雜質(zhì)區(qū) 域7相對(duì)于溝槽5自調(diào)整地形成，不會(huì)產(chǎn)生排列錯(cuò)位。由此，可以防止溝槽底部53中的柵 極絕緣膜8的絕緣破壞及可靠性降低。再有可以抑制P型體區(qū)域與形成于溝槽底部的P型 區(qū)域之間的N型區(qū)域耗盡而產(chǎn)生的寄生電阻分量（JFET電阻分量）。此外，能借助溝道層 12更可靠地抑制寄生電阻分量（JFET分量）的產(chǎn)生，如上所述。
[0133] 另外，在以上的例子中，相對(duì)于N型的漂移區(qū)域2d而形成P型的溝槽底部雜質(zhì)區(qū) 域。然而，與此相反，也可以相對(duì)于P型的漂移區(qū)域2d而形成N型的溝槽底部雜質(zhì)區(qū)域7。 艮P，上述半導(dǎo)體裝置中也可以將第1導(dǎo)電型設(shè)為P型、將第2導(dǎo)電型設(shè)為N型。該情況下， 形成溝槽底部雜質(zhì)區(qū)域7之際，作為N型的摻雜劑氣體，例如摻雜氮或者磷化氫等。
[0134] 再有，以上將具有溝槽柵極構(gòu)造的縱式MISFET作為代表例進(jìn)行了說(shuō)明。然而，也 可以將組合了溝槽、第1導(dǎo)電型的第1半導(dǎo)體區(qū)域及第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域的構(gòu) 造及其制造方法、特別是溝槽底部雜質(zhì)區(qū)域的形成方法適用于其他種類(lèi)的半導(dǎo)體裝置。
[0135] 例如，也可以對(duì)晶體管及二極管的護(hù)圈（guard ring)部中的P型層、MPS(Merged PiN and Shottky Barrier)二極管的 P 層、JBS(Juction-Barrier Schottky)二極管的 P 層等適用本公開(kāi)的溝槽底部區(qū)域的形成方法。該情況下，因?yàn)椴⑽蠢猛ǔ５碾x子注入或 CVD法，所以存在可以在溝槽底部有選擇地形成結(jié)晶性?xún)?yōu)越的高品質(zhì)的P層的優(yōu)點(diǎn)，可對(duì)半 導(dǎo)體裝置的可靠性提高有所期待。
[0136] 在此，MPS二極管是要發(fā)揮PiN二極管與肖特基勢(shì)壘二極管的長(zhǎng)處的二極管。再 有，JBS二極管是利用肖特基勢(shì)壘以及pn結(jié)的耗盡層而能夠減少肖特基勢(shì)壘的漏電流的二 極管。在JBS二極管中，為了減少漏電流而利用pn結(jié)。與此相對(duì)，不同之處為：在MPS二極 管中，通過(guò)使pn結(jié)中也流過(guò)電流，從而在比較高的順向電壓下獲取大的順向電流。MPS二極 管、JBS二極管均具有相對(duì)于肖特基電極而電連接P層及N層的構(gòu)造。
[0137] 圖8示出應(yīng)用了本實(shí)施方式的技術(shù)的JBS二極管的示意性剖面構(gòu)造。在圖8所示 的構(gòu)造中，在第1導(dǎo)電型（本例中為N型）的基板61上形成第1導(dǎo)電型（N型）的半導(dǎo)體 層63,在半導(dǎo)體層63排列著多個(gè)溝槽73。按照覆蓋各溝槽73的底部的方式形成第2導(dǎo)電 型（在此為P型）的溝槽底部雜質(zhì)區(qū)域65。進(jìn)而，在各溝槽73內(nèi)及半導(dǎo)體層63上形成第 1電極69,在基板61的背面上形成第2電極71。另外，各溝槽73的上部角部的一部分被除 去，半導(dǎo)體層63的上表面例如成為被弄圓的形狀。溝槽底部雜質(zhì)區(qū)域65的上表面例如朝 向下方而成為凸的曲面。溝槽底部雜質(zhì)區(qū)域65的下表面例如既可以是平坦的形狀，也可以 是副溝槽，還可以是被弄圓的形狀。
[0138] 在此，第1電極69由相對(duì)于半導(dǎo)體層63形成肖特基勢(shì)魚(yú)的金屬形成。例如，在半 導(dǎo)體層63為4H-SiC時(shí)，作為第1電極69的材料，例如選擇Ti。
[0139] 通過(guò)這種構(gòu)造，溝槽73的底部被溝槽底部雜質(zhì)區(qū)域65保護(hù)。溝槽以外的部分的 半導(dǎo)體層63上部的區(qū)域101、及溝槽73的側(cè)壁中的半導(dǎo)體層63的區(qū)域102均相對(duì)于第1 電極69而形成肖特基結(jié)。由此，在將第1電極69作為陽(yáng)極、將第2電極71作為陰極時(shí)，圖 8的半導(dǎo)體裝置作為JBS二極管起作用。在向JBS二極管施加了正向偏壓的情況下，二極管 電流從第1電極69起通過(guò)區(qū)域101及區(qū)域102后向第2電極71流動(dòng)。另一方面，在向JBS 二極管施加了反向偏壓的情況下，由于對(duì)由溝槽底部雜質(zhì)區(qū)域65與半導(dǎo)體層63構(gòu)成的pn 結(jié)施加反向偏壓，故耗盡層自pn結(jié)開(kāi)始擴(kuò)展。該耗盡層與自相鄰的溝槽底部雜質(zhì)區(qū)域65 延伸的耗盡層重合，由此具有將區(qū)域101及區(qū)域102的肖特基結(jié)中的漏電流切斷的效果。
[0140] 另外，在制作MPS二極管時(shí)，例如只要通過(guò)對(duì)溝槽底部雜質(zhì)區(qū)域65的載流子濃度 或者第1電極69的退火條件進(jìn)行調(diào)整，從而溝槽底部雜質(zhì)區(qū)域65與第1電極69的接觸部 成為歐姆接觸即可。
[0141] 為了形成這種構(gòu)造，可以利用已經(jīng)說(shuō)明過(guò)的半導(dǎo)體裝置100等中的溝槽底部雜質(zhì) 區(qū)域7的形成方法。即，在半導(dǎo)體層63形成了溝槽73之后，例如在包括P型摻雜劑氣體 (三甲基鋁或者二硼烷等）的氬氣氣氛下進(jìn)行退火處理。由此，使溝槽73的上部角部的半 導(dǎo)體元素移動(dòng)到溝槽73的底部，并且摻雜摻雜劑，以形成P型的溝槽底部雜質(zhì)區(qū)域65。由 此，可以通過(guò)自調(diào)整對(duì)溝槽73形成溝槽底部雜質(zhì)區(qū)域65。
[0142] (第2實(shí)施方式）
[0143] -半導(dǎo)體裝置的構(gòu)造-
[0144] 以下參照附圖，對(duì)本公開(kāi)的第2實(shí)施方式中的例示的半導(dǎo)體裝置100a及其制造方 法進(jìn)行說(shuō)明。
[0145] 作為一例，作為碳化硅半導(dǎo)體裝置的半導(dǎo)體裝置是具有溝槽柵極構(gòu)造的SiC-金 屬?絕緣體·半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal-Insulator-Semiconductor Field-effect transistor ;MISFET)，具有多個(gè)組件單兀。
[0146] 圖9(a)示意地表示半導(dǎo)體裝置100a的1個(gè)組件單元所對(duì)應(yīng)的剖面構(gòu)成，圖9(b) 示意地表示在半導(dǎo)體裝置l〇〇a的碳化硅層表面排列著多個(gè)（在此為3個(gè)）組件單元的平 面構(gòu)成的例子。圖9(b)的XIa-XIa'線(xiàn)與圖9(a)的剖面對(duì)應(yīng)。圖9(b)中，省略一部分構(gòu) 成要素的圖示，表示體區(qū)域3、源極區(qū)域4、溝槽頂部雜質(zhì)區(qū)域6、及溝槽5的配置。在此，溝 槽5具有長(zhǎng)方形形狀的平面形狀。其中，組件單元也可以是其他形狀（正方形、多邊形等）。
[0147] 組件單元利用基板1來(lái)形成。作為基板1，例如可以利用以（0001)Si面為主面的 N型（第1導(dǎo)電型）的碳化硅基板（SiC基板）。其中，基板1未限于此，既可以是以C面為 主面的SiC基板，也可以是具有任何的多種類(lèi)型構(gòu)造的基板。在此，作為一例利用4H-SiC 基板。
[0148] 在基板1的主面上形成例如作為外延層的碳化硅層（半導(dǎo)體層）2。碳化硅層2具 有：形成在基板1的主面上的第1導(dǎo)電型（在此為N型）的漂移區(qū)域（第1半導(dǎo)體區(qū)域）2d ; 形成在漂移區(qū)域2d上的第2導(dǎo)電型（在此為P型）的體區(qū)域3 ;形成在體區(qū)域3的上部的 第1導(dǎo)電型（N型）的源極區(qū)域（第2半導(dǎo)體區(qū)域）4 ;以及形成在源極區(qū)域4的上部（上 表面部）的第2導(dǎo)電型的溝槽頂部雜質(zhì)區(qū)域。在此，基板1為第1導(dǎo)電型（N型），且與漂移 區(qū)域2d相比，雜質(zhì)濃度更高。
[0149] 圖示的例子中，源極區(qū)域4的下表面及外側(cè)面被體區(qū)域3包圍著。在此，碳化硅層 2雖然為在基板1上通過(guò)外延生長(zhǎng)而形成的SiC層，但也可以通過(guò)向基板1的主面?zhèn)炔糠肿?入N型或者P型的雜質(zhì)離子而形成。
[0150] 在碳化硅層2設(shè)置有從主面52 (Si面）側(cè)貫通溝槽頂部雜質(zhì)區(qū)域6、體區(qū)域3及源 極區(qū)域4并抵達(dá)漂移區(qū)域2d的溝槽5。在圖9(a)的例子中，溝槽側(cè)壁50與碳化硅層2的 主面52垂直，溝槽5的上部具有寬度隨著朝上而變寬的形狀。在該溝槽5的上部周緣部設(shè) 置有上述的溝槽頂部雜質(zhì)區(qū)域6,該溝槽頂部雜質(zhì)區(qū)域6的上表面朝向溝槽5的內(nèi)側(cè)而向下 方傾斜。
[0151] 溝槽5具有溝槽底部53、溝槽側(cè)壁50、作為溝槽頂部雜質(zhì)區(qū)域6的上表面的溝槽 上部側(cè)面51。再有，溝槽上部側(cè)面51位于溝槽側(cè)壁50與溝槽5周?chē)奶蓟鑼?的主面 52之間且是于溝槽側(cè)壁50及碳化硅層2的主面52的任一個(gè)都不同的面。此外，溝槽上部 側(cè)面51既可以是大致平面，也可以被弄圓。
[0152] 其中，溝槽側(cè)壁50也可以相對(duì)于碳化硅層2的主而52而傾斜。該情況下，在溝槽 5的上部具備比傾斜的溝槽側(cè)壁50更進(jìn)一步傾斜的溝槽上部側(cè)面51。即，溝槽5的上部相 對(duì)于其靠下的部分而成為寬度朝上擴(kuò)展的形狀。
[0153] 再有，按照在溝槽5內(nèi)且覆蓋溝槽底部53的上表面的方式形成第2導(dǎo)電型（P型） 的溝槽底部雜質(zhì)區(qū)域7。溝槽底部雜質(zhì)區(qū)域7的上表面例如朝向下方而成為凸的曲面（即 凹狀）。在此，溝槽底部53指的是溝槽5的下方的漂移區(qū)域2d的上表面。因?yàn)榘凑崭采w溝 槽底部53的方式形成溝槽底部雜質(zhì)區(qū)域7,所以溝槽底部53指的是漂移區(qū)域2d與溝槽底 部雜質(zhì)區(qū)域7的界面。
[0154] 上述溝槽頂部雜質(zhì)區(qū)域6的雜質(zhì)濃度（載流子濃度）比溝槽底部雜質(zhì)區(qū)域7的雜 質(zhì)濃度（載流子濃度）還高。優(yōu)選溝槽頂部雜質(zhì)區(qū)域6的雜質(zhì)濃度（載流子濃度）比源極 區(qū)域4的雜質(zhì)濃度（載流子濃度）更高。
[0155] 再有，溝槽底部雜質(zhì)區(qū)域7的上表面位置比漂移區(qū)域2d與體區(qū)域3的界面位置更 低。溝槽側(cè)壁50中，溝槽底部雜質(zhì)區(qū)域7的上端和體區(qū)域3的底面的間隔H1優(yōu)選例如為 0. 1 μ m以上。進(jìn)而，溝槽側(cè)壁50與溝槽底部雜質(zhì)區(qū)域7的側(cè)面一致。
[0156] 在溝槽5內(nèi)形成至少覆蓋溝槽側(cè)壁50及溝槽底部雜質(zhì)區(qū)域7的柵極絕緣膜。在 圖9 (a)所示的例子中，柵極絕緣膜8形成為也與溝槽上部側(cè)面51、即溝槽頂部雜質(zhì)區(qū)域6 的上表面及源極區(qū)域4的上表面的一部分相接。柵極絕緣膜8例如是通過(guò)熱氧化而形成的 硅氧化膜或者包括氮（N)的硅氧化膜。
[0157] 再有，在溝槽5內(nèi)的柵極絕緣膜8上形成柵電極9。在此，作為一例，柵電極9形成 為嵌入溝槽5內(nèi)。因此，柵電極9與碳化硅層2被柵極絕緣膜8絕緣。
[0158] 碳化硅層2之上，按照與體區(qū)域3及源極區(qū)域4雙方相接的方式配置著源極及體 共通的源電極10。再有，在基板1的背面配置有漏電極11。
[0159] 另外，如圖9(b)所示，本實(shí)施方式的半導(dǎo)體裝置100a的情況下，溝槽頂部雜質(zhì)區(qū) 域6形成為包圍具有長(zhǎng)方形形狀的俯視形狀的溝槽5的周?chē)Ｆ渲?，在溝?的短邊附近 (圖9(b)中為上端及下端的附近），例如按照抵達(dá)漂移區(qū)域2d為止的方式以高濃度注入P 型雜質(zhì)，也有時(shí)未作為晶體管等元件起作用。該情況下，只要沿著溝槽5的長(zhǎng)邊形成溝槽頂 部雜質(zhì)區(qū)域6即可。另外，即便在溝槽5具有其他俯視形狀的情況下，對(duì)于作為元件起作用 的部分來(lái)說(shuō)，只要在溝槽5的周?chē)纬蓽喜垌敳侩s質(zhì)區(qū)域6即可。
[0160] 半導(dǎo)體裝置100a的組件單元是具有以上構(gòu)造的溝槽柵極構(gòu)造的MISFET。
[0161] 在此，在源電極10與接地電極連接且向柵電極9施加與閾值相比負(fù)偏壓時(shí)，在源 極區(qū)域4與漂移區(qū)域2d之間，成為體區(qū)域3與柵極絕緣膜8的界面近旁的區(qū)域感應(yīng)出空穴 的積蓄狀態(tài)。該狀態(tài)下因?yàn)樽鳛閭鲗?dǎo)載流子的電子的路徑被切斷，所以沒(méi)有電流流動(dòng)（截 止?fàn)顟B(tài)）。此時(shí)，若向漏電極11與源電極10之間施加漏電極11側(cè)為正的高電壓，則體區(qū)域 3與漂移區(qū)域2d之間的PN結(jié)成為反向偏壓狀態(tài)，因此耗盡層在體區(qū)域3及漂移區(qū)域2d內(nèi) 擴(kuò)展，高電壓被維持。
[0162] 再有，若向柵電極9施加閾值以上的正偏壓，則在源極區(qū)域4與漂移區(qū)域2d之間， 在體區(qū)域3與柵極絕緣膜8的界面近旁電子被感應(yīng)而成為翻轉(zhuǎn)狀態(tài)，從而形成翻轉(zhuǎn)層。結(jié) 果，載流子按源電極10、源極區(qū)域4、形成于體區(qū)域3且與柵極絕緣膜8相接的翻轉(zhuǎn)層（未 圖示）、漂移區(qū)域2d、基板1及漏電極11的順序流動(dòng)（導(dǎo)通狀態(tài)）。
[0163] 雖然后面對(duì)半導(dǎo)體裝置的制造方法更詳細(xì)地進(jìn)行說(shuō)明，但溝槽底部雜質(zhì)區(qū)域7被 形成為：構(gòu)成配置在溝槽5的上部角部（上部周緣部）的溝槽頂部雜質(zhì)區(qū)域6的一部分的 碳化硅向溝槽底部53移動(dòng)，覆蓋溝槽底部53。因此，溝槽側(cè)壁50和溝槽底部雜質(zhì)區(qū)域7的 側(cè)面一致，幾乎不會(huì)產(chǎn)生錯(cuò)位。
[0164] S卩，在半導(dǎo)體裝置100a中能夠按照覆蓋溝槽底部53上的方式可靠地形成第2導(dǎo) 電型（P型）的溝槽底部雜質(zhì)區(qū)域7。因此，即便在向源極?漏極間施加了高電壓的情況下， 也能抑制施加給溝槽底部53的電場(chǎng)。結(jié)果，可以確保MISFET的耐壓且防止或者抑制MISFET 的破壞。
[0165] 再有，溝槽底部雜質(zhì)區(qū)域7也幾乎不會(huì)被從溝槽5擠出而形成。因此，可以消除溝 現(xiàn)有技術(shù)中的下述問(wèn)題：在溝槽5的底部，從溝槽5向主面52方向擠出的部分的P型區(qū)域 與體區(qū)域3 (P型）之間的漂移區(qū)域2d耗盡，由此使寄生電阻分量（JFET電阻分量）增加。
[0166] -半導(dǎo)體裝置的制造方法_
[0167] 接著，對(duì)本實(shí)施方式的例示的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。
[0168] 首先，進(jìn)行圖10(a)所示的工序。在此，在基板1上形成包括漂移區(qū)域2d、體區(qū)域 3、源極區(qū)域4及溝槽頂部雜質(zhì)區(qū)域6的碳化硅層2。
[0169] 作為基板1的一例而利用具有從（0001)面4°傾斜角的第1導(dǎo)電型（在此為N 型）的4H-碳化娃基板。在該基板1的（0001) Si面上通過(guò)外延生長(zhǎng)而形成N型的碳化娃 層2。碳化硅層2例如載流子濃度為8X1015cnT3、厚度為12μπι。作為N型摻雜劑，例如使 用氮。
[0170] 接著，在碳化硅層2的表面（上部）形成Ρ型的體區(qū)域3。體區(qū)域3例如載流子濃 度為2X10 18cnT3、厚度為1.2μπι。為了形成體區(qū)域3,例如將Ρ型的雜質(zhì)離子（Α1離子等） 離子注入碳化硅層2中。碳化硅層2之中已形成體區(qū)域3的部分以外的區(qū)域成為漂移區(qū)域 2d。
[0171] 再有，為了形成體區(qū)域3,也可以在Ν型的碳化硅層2上一邊供給Ρ型摻雜劑（三 甲基鋁等）一邊進(jìn)行外延生長(zhǎng)。
[0172] 接著，在體區(qū)域3的上部形成Ν型的源極區(qū)域4。源極區(qū)域4例如載流子濃度為 5Χ 1019cnT3、厚度例如為0. 6 μ m。為了形成源極區(qū)域4,例如利用由形成于碳化硅層2上的 硅氧化物或者多晶硅等構(gòu)成的掩模層（圖示省略）而將N型的雜質(zhì)離子（N離子等）注入 體區(qū)域3內(nèi)。
[0173] 接著，在源極區(qū)域4的上部形成P型的溝槽頂部雜質(zhì)區(qū)域6。溝槽頂部雜質(zhì)區(qū)域6 的載流子濃度例如為1X 102°cnT3、厚度例如為0. 3 μ m。溝槽頂部雜質(zhì)區(qū)域6可通過(guò)利用配 置在碳化硅層2上的硅氧化膜或多晶硅等的掩模層（未圖示）將P型的雜質(zhì)離子（例如A1 離子）注入N型的源極區(qū)域4而形成。然后，在惰性氣體氣氛環(huán)境、例如1700°C的溫度下進(jìn) 行30分鐘左右的退火處理。通過(guò)退火處理，被注入體區(qū)域3、源極區(qū)域4及溝槽頂部雜質(zhì)區(qū) 域6內(nèi)的雜質(zhì)被活化。
[0174] 另外，優(yōu)選溝槽頂部雜質(zhì)區(qū)域6的P型雜質(zhì)濃度（載流子濃度）比源極區(qū)域4的 N型雜質(zhì)濃度（載流子濃度）更高。由此，在之后形成溝槽底部雜質(zhì)區(qū)域7時(shí)，假設(shè)源極區(qū) 域4的一部分與溝槽頂部雜質(zhì)區(qū)域6 -起向溝槽底部53移動(dòng)，即便這些區(qū)域所包含的P型 雜質(zhì)與N型雜質(zhì)被補(bǔ)償（抵消），也能使溝槽底部雜質(zhì)區(qū)域7可靠地成為P型。
[0175] 再有，在此雖然對(duì)在源極區(qū)域4的上部形成溝槽頂部雜質(zhì)區(qū)域6的例子進(jìn)行了說(shuō) 明，但也可以通過(guò)在源極區(qū)域4的上表面上使P型的碳化硅外延生長(zhǎng)而形成溝槽頂部雜質(zhì) 區(qū)域6。
[0176] 接著，如圖10(b)所示，在碳化硅層2形成溝槽5。在此，按照貫通源極區(qū)域4及體 區(qū)域3且在漂移區(qū)域2d內(nèi)具有溝槽底部53的方式形成溝槽5。
[0177] 為此，首先在源極區(qū)域4的一部分上例如形成等離子體氧化膜等的掩模層（圖示 省略），并將其作為掩模進(jìn)行反應(yīng)性離子蝕刻（Reactive Ion Etching ;RIE)。由此，在碳化 娃層2形成例如深度為1. 5 μ m且寬度為1 μ m的溝槽5。
[0178] 再有，在圖10(b)的例子中，溝槽5的溝槽側(cè)壁50相對(duì)于基板1的主面大致垂直， 但溝槽側(cè)壁50也可以相對(duì)于基板1的主面的法線(xiàn)方向而傾斜。即，溝槽5也可以具有寬度 在高度方向上變化的錐形狀或者倒錐形狀。
[0179] 接著，如圖10(c)及（d)所示，形成覆蓋溝槽底部53且與溝槽頂部雜質(zhì)區(qū)域6相 同的第2導(dǎo)電型（在此為P型）的溝槽底部雜質(zhì)區(qū)域7。這是借助惰性氣體氣氛下的熱處 理使配置在溝槽5的上部角部（上部周緣部）的溝槽頂部雜質(zhì)區(qū)域6的一部分向溝槽底部 53上移動(dòng)而形成的。
[0180] 具體是，將已形成碳化硅層2的基板1例如在氬氣（Ar)氣氛環(huán)境中、例如1530°C、 200mbar(200hPa)的條件下實(shí)施退火處理。退火處理的時(shí)間例如為5分鐘。
[0181] 通過(guò)該退火處理，構(gòu)成溝槽頂部雜質(zhì)區(qū)域6的碳化硅向溝槽底部53上移動(dòng)。此時(shí)， 由于溝槽頂部雜質(zhì)區(qū)域6所包含的P型雜質(zhì)也向溝槽底部53上移動(dòng)，故溝槽底部雜質(zhì)區(qū)域 7的導(dǎo)電型與溝槽頂部雜質(zhì)區(qū)域6的導(dǎo)電型相同。其中，在向溝槽底部53移動(dòng)的中途，溝槽 頂部雜質(zhì)區(qū)域6中的P型雜質(zhì)的一部分會(huì)在氣相中脫離、或者通過(guò)從源極區(qū)域4或者漂移 區(qū)域2d擴(kuò)散的N型雜質(zhì)而被補(bǔ)償，因此溝槽底部雜質(zhì)區(qū)域7的雜質(zhì)濃度（載流子濃度）要 比溝槽頂部雜質(zhì)區(qū)域6的雜質(zhì)濃度（載流子濃度）更低。
[0182] 雖然也基于退火條件或溝槽段構(gòu)造等，但在本例中溝槽底部雜質(zhì)區(qū)域7的載流子 濃度例如為10 16cnT3段?1018cnT3段的程度。該溝槽底部雜質(zhì)區(qū)域7與溝槽底部53及溝槽 側(cè)壁50的碳化硅進(jìn)行晶格匹配，具有結(jié)晶缺陷少的高品質(zhì)的結(jié)晶品質(zhì)。另外，形成溝槽底 部雜質(zhì)區(qū)域7之際的碳化硅的移動(dòng)被推測(cè)為表面擴(kuò)散現(xiàn)象。其中，實(shí)際的原理并未限定于 是表面擴(kuò)散現(xiàn)象的情況。
[0183] 此外，因?yàn)闇喜?的上部角部的碳化硅的一部分移動(dòng)而構(gòu)成溝槽底部雜質(zhì)區(qū)域7， 所以溝槽5的上部周緣部中的溝槽頂部雜質(zhì)區(qū)域6的上表面（溝槽上部側(cè)面51)容易變?yōu)?朝向溝槽5的內(nèi)側(cè)而向下方傾斜的形狀。再有，該溝槽頂部雜質(zhì)區(qū)域6的上表面（溝槽5 的上部角部）容易成為帶圓角的形狀。
[0184] 進(jìn)而，溝槽底部雜質(zhì)區(qū)域7的上表面容易變?yōu)榘紶睿菀壮蔀閹A角的圓形。例 如，成為曲率半徑為〇. 2μπι?0. 3μπι程度的曲面。
[0185] 再有，通過(guò)退火處理可以除去在形成溝槽5之際因 RIE法而被導(dǎo)入溝槽5的表面 的結(jié)晶損傷。還有，在溝槽底部53的角部產(chǎn)生副溝槽（溝槽底部的側(cè)壁近旁蝕刻量變大而 使深度增加了的部分）的情況下，通過(guò)使退火處理之際移動(dòng)的碳化硅嵌入副溝槽，由此可 以緩和副溝槽。
[0186] 另外，本工序中也可在氬氣（Ar)氣氛中加入了 Ρ型摻雜劑氣體（例如、三甲基鋁 或者二硼烷等）的氣氛環(huán)境、例如1530°C且200mbar(200hPa)的條件下進(jìn)行退火處理。該 情況下退火時(shí)間例如也設(shè)為5分鐘。根據(jù)本方法，與未添加 P型摻雜劑氣體的情況相比，可 以進(jìn)一步提高溝槽底部雜質(zhì)區(qū)域7的雜質(zhì)濃度，因此能更有效地緩和溝槽底部53的電場(chǎng)集 中。
[0187] 通過(guò)所述退火處理，可以將溝槽底部雜質(zhì)區(qū)域7形成為僅與溝槽側(cè)壁50的下部的 一部分相接且覆蓋溝槽底部53的上表面。
[0188] 也可以在Ar氣氛環(huán)境的退火處理之后進(jìn)行氫氣氛環(huán)境的退火。由此，在形成溝槽 底部雜質(zhì)區(qū)域7之際，即便在溝槽側(cè)壁50產(chǎn)生了多余的P型區(qū)域，也可以利用氫將這部分 蝕刻除去。由此，可以確保電流路徑并抑制導(dǎo)通電阻的增加。
[0189] 為了確保電流路徑，期望溝槽底部雜質(zhì)區(qū)域7的上端比體區(qū)域3與漂移區(qū)域2d的 界面更靠下，其間的尺寸H1為規(guī)定值（例如0. Ιμπι等）以上。
[0190] 此外，退火處理的條件并未限定于以上的記載。例如，作為氣體氣氛，也可以使用 氬氣等惰性氣體氣氛、氫氣氛、氯氣系氣體氣氛、或者這些的混合氣體氣氛。再有，在這些氣 體的存在下也可以添加摻雜劑氣體。其中，優(yōu)選在氬氣氣氛環(huán)境形成溝槽底部雜質(zhì)區(qū)域7。
[0191] 還有，關(guān)于退火處理的溫度并未特別地限定，但例如優(yōu)選設(shè)為1500°C以上且 1600°C以下。如果為1500°C以上，那么可以在1小時(shí)以下的短時(shí)間內(nèi)使碳化硅移動(dòng)來(lái)形成 溝槽底部雜質(zhì)區(qū)域7。如果為1600°C以下，那么可以抑制碳化硅層2的表面產(chǎn)生階段式聚 束及Si脫落等顯著的表面皸裂。期望在考慮了將溝槽5的深度及寬度保持于器件設(shè)計(jì)上 的容許范圍內(nèi)等狀況之后適宜地對(duì)具體的退火處理?xiàng)l件加以調(diào)整。
[0192] 另外，退火溫度只要根據(jù)所采用的基板的種類(lèi)進(jìn)行變更即可。例如，在利用硅基板 的情況下也可以將退火處理溫度設(shè)定成比利用碳化硅基板的情況下更低的溫度。
[0193] 接著，如圖11(a)所示，形成覆蓋溝槽側(cè)壁50及溝槽底部雜質(zhì)區(qū)域7上和溝槽上 部側(cè)面（溝槽頂部雜質(zhì)區(qū)域6的上表面）51的柵極絕緣膜8。
[0194] 為此，對(duì)已形成溝槽5的基板1進(jìn)行了清洗之后，例如放入熱氧化爐中在干式氧化 氣氛下進(jìn)行1200°C、0. 5小時(shí)的處理。由此，柵極作為絕緣膜8而在溝槽側(cè)壁50上、溝槽底 部雜質(zhì)區(qū)域7上及溝槽上部側(cè)面51上形成硅氧化膜（熱氧化膜）。
[0195] 再有，取代硅氧化膜，也可以形成包括氮的硅氧化膜。如此一來(lái)，因?yàn)闁艠O絕緣膜 8與體區(qū)域3的界面中的界面態(tài)減少，所以可期待溝道遷移率的提高。
[0196] 接著，如圖11(b)所示，在溝槽5內(nèi)及碳化硅層2的上表面上、且柵極絕緣膜8上 形成柵電極9。
[0197] 具體是，首先在整個(gè)晶片表面通過(guò)LP-CVD (Low Pressure CVD)法堆積摻雜磷（P) 的多晶硅例如l〇〇〇nm。接著，例如在惰性氣體氣氛環(huán)境中進(jìn)行1000°C且60秒的RTA(Rapid Thermal Annealing)處理，由此進(jìn)行磷的活化。然后，形成使設(shè)置有溝槽5的區(qū)域以外的區(qū) 域開(kāi)口的抗蝕劑等的掩模層（圖示省略）。進(jìn)而，通過(guò)RIE法對(duì)所述多晶硅層進(jìn)行蝕刻，由 此形成柵電極9。再有，柵電極9的形狀未限于圖11(b)所示的形狀，例如也可以未被嵌入 整個(gè)溝槽5內(nèi)。
[0198] 接著，如圖11(c)所示，按照與體區(qū)域3及源極區(qū)域4相接的方式形成源電極10。 源電極10按照跨越體區(qū)域3與源極區(qū)域4的方式配置在碳化硅層2的上表面上。
[0199] 具體是，首先按照覆蓋碳化硅層2及柵電極9的方式形成層間絕緣膜（圖示省 略）。接著，在所述層間絕緣膜設(shè)置將源極區(qū)域4的一部分及體區(qū)域3的一部分露出的開(kāi)口 部。在該開(kāi)口部?jī)?nèi)形成導(dǎo)電膜（例如Ti等的金屬膜），根據(jù)需要進(jìn)行退火處理。由此，能獲 得與源極區(qū)域4及體區(qū)域3進(jìn)行歐姆接觸的源電極10。
[0200] 再有，在基板1的背面（與主面相反一側(cè)）上形成漏電極11。
[0201] 如上，能獲得作為具有溝槽柵極構(gòu)造的MISFET的半導(dǎo)體裝置。
[0202] 根據(jù)這種制造方法，溝槽底部雜質(zhì)區(qū)域7可以通過(guò)自調(diào)整而形成為覆蓋溝槽底部 53。因此，可以防止排列錯(cuò)位的產(chǎn)生并可靠地抑制溝槽底部53中的電場(chǎng)集中，并且可以防 止溝槽底部53中的柵極絕緣膜8的絕緣破壞及可靠性降低。
[0203] 進(jìn)而，因?yàn)闇喜鄣撞侩s質(zhì)區(qū)域7通過(guò)使碳化硅向溝槽5內(nèi)移動(dòng)而形成，所以能形成 與溝槽5的寬度同等的寬度。因此，可以抑制P型體區(qū)域與形成于溝槽底部的P型區(qū)域之 間的N型區(qū)域耗盡而產(chǎn)生的寄生電阻分量（JFET電阻分量）。
[0204] 還有，在該方法中，因?yàn)榭梢岳猛嘶鹛幚韥?lái)形成溝槽底部雜質(zhì)區(qū)域7,所以離子 注入造成的損傷不會(huì)進(jìn)入溝槽底部53。另外，與進(jìn)行了離子注入的情況下的活化退火相比， 能以更低的溫度來(lái)形成溝槽底部雜質(zhì)區(qū)域7,因此與進(jìn)行離子注入的情況相比，可以進(jìn)一步 減少溝槽5壁面的皸裂。
[0205] 此外，因?yàn)闇喜鄣撞侩s質(zhì)區(qū)域7在溝槽底部53上以已進(jìn)行了晶格匹配的狀態(tài)外延 生長(zhǎng)，所以具有高品質(zhì)的結(jié)晶性。因此，可以提高形成于其表面上的柵極絕緣膜8的可靠 性。
[0206] 再有，作為柵極絕緣膜8也可以形成包含氮的硅氧化膜。由此，柵極絕緣膜界面的 界面態(tài)減少，可期待溝道遷移率的提高。還有，柵極絕緣膜8也可以包含熱氧化膜以外的 膜。進(jìn)而，作為柵極絕緣膜8,例如也可利用基于CVD(Chemical Vapor Deposition)法、溉 射法等的堆積膜。
[0207] (半導(dǎo)體裝置的變形例）
[0208] 以下參照附圖對(duì)上述半導(dǎo)體裝置的變形例進(jìn)行說(shuō)明。
[0209] 圖12(a)示意地表示變形例的半導(dǎo)體裝置300a的剖面構(gòu)成，圖12(b)示意地表 示在半導(dǎo)體裝置的碳化硅層表面排列著多個(gè)（在此為3個(gè)）組件單元的平面構(gòu)成的例子。 圖12(b)的Xlla-XIIa'線(xiàn)與圖12(a)的剖面對(duì)應(yīng)。在圖12(a)及（b)中，對(duì)于與圖9(a) 及（b)所示的半導(dǎo)體裝置100a相同的構(gòu)成要素賦以相同的符號(hào)，以下主要對(duì)不同點(diǎn)進(jìn)行說(shuō) 明。
[0210] 如圖12 (a)所示，變形例的半導(dǎo)體裝置300a在溝槽側(cè)壁50與柵極絕緣膜8之間 具有第1導(dǎo)電型（在此為N型）的由碳化硅構(gòu)成的溝道層12。溝道層12例如載流子濃度 為lX10 18cnT3、厚度為20nm。再有，期望溝道層12的載流子濃度（雜質(zhì)濃度）比漂移區(qū)域 2d的載流子濃度還高，還期望比溝槽底部雜質(zhì)區(qū)域7的載流子濃度更高。
[0211] 溝道層12具有抑制P型的體區(qū)域3和溝槽底部雜質(zhì)區(qū)域7之間的部分的N型區(qū) 域（漂移區(qū)域2d)中的耗盡的效果。因此，與圖9(a)及（b)的構(gòu)造相比，能更可靠地抑制 寄生電阻分量（JFET分量）的產(chǎn)生。
[0212] 還有，溝道層12如果包含載流子濃度比漂移區(qū)域2d還高的層，則是單層構(gòu)造還是 層疊構(gòu)造都可以。另外，對(duì)于溝道層12的膜厚而言，只要根據(jù)柵極閾值電壓的設(shè)計(jì)值適宜 地加以調(diào)整即可。
[0213] 此外，在圖12(a)所示的變形例中，溝道層12雖然形成于包括溝槽頂部雜質(zhì)區(qū)域6 的上表面在內(nèi)的溝槽5的整個(gè)內(nèi)壁，但其中至少位于柵極絕緣膜8與體區(qū)域3之間的部分 作為載流子行走的溝道起作用。其中，在溝道層12與溝槽頂部雜質(zhì)區(qū)域6的上表面相接地 形成的情況下，在N型的溝道層12與P型的溝槽頂部雜質(zhì)區(qū)域7之間可形成耗盡層。該情 況下，通過(guò)該耗盡層的形成，柵極絕緣膜8不會(huì)增厚，可以減小柵電極9與源極區(qū)域4之間 產(chǎn)生的電容。
[0214] 再有，包括以上的第1導(dǎo)電型（在此為N型）的溝道層12的M0SFET，被稱(chēng)為積蓄 型MOSFET，動(dòng)作與不具備溝道層12的MOSFET(參照?qǐng)D9(a)及（b))有一部分不同。
[0215] 例如，在向柵電極9施加了與閾值相比負(fù)偏壓的截止?fàn)顟B(tài)下，因溝道層12與體區(qū) 域3的PN結(jié)而成為溝道層12耗盡的耗盡狀態(tài)，因此電流沒(méi)有流動(dòng)。再有，在向柵電極9施 加了閾值以上的正偏壓的導(dǎo)通狀態(tài)下，成為第1導(dǎo)電型的溝道層12積蓄了高濃度的電子的 積蓄狀態(tài)，因此電流流動(dòng)。
[0216] 接著，對(duì)本變形例的半導(dǎo)體裝置300a的制造方法進(jìn)行說(shuō)明。
[0217] 首先，如圖13 (a)所示，在基板1上形成包括漂移區(qū)域2d、體區(qū)域3、源極區(qū)域4及 溝槽頂部雜質(zhì)區(qū)域6的碳化硅層2。然后，如圖13(b)所示，按照貫通碳化硅層2之中溝槽 頂部雜質(zhì)區(qū)域6、源極區(qū)域4及體區(qū)域3且在漂移區(qū)域2d內(nèi)具有溝槽底部53的方式形成溝 槽5。這些工序只要能與參照?qǐng)D10 (a)及（b)而說(shuō)明過(guò)的半導(dǎo)體裝置100a的制造方法同樣 地進(jìn)行即可。
[0218] 接著，如圖14(a)及（b)所示，形成覆蓋溝槽底部53的第2導(dǎo)電型（在此為P型） 的溝槽底部雜質(zhì)區(qū)域7。例如通過(guò)氬氣等惰性氣體氣氛環(huán)境下退火處理，使構(gòu)成溝槽5的上 部角部（上部周緣部）的溝槽頂部雜質(zhì)區(qū)域6的碳化硅的一部分向溝槽底部53上移動(dòng)，由 此來(lái)進(jìn)行該工序。更具體的是，只要能與參照?qǐng)D10(c)及（d)而說(shuō)明過(guò)的半導(dǎo)體裝置100a 的制造方法同樣地進(jìn)行即可。
[0219] 接著，如圖14(c)所示，在溝槽5的內(nèi)側(cè)形成由碳化硅構(gòu)成的溝道層12。具體是， 按照覆蓋溝槽側(cè)壁50、溝槽底部雜質(zhì)區(qū)域7的上表面、溝槽上部側(cè)面（溝槽頂部雜質(zhì)區(qū)域6 的上表面）51、溝槽5周?chē)脑礃O區(qū)域4上及體區(qū)域3上的方式，形成第1導(dǎo)電型（在此為 N型）且載流子濃度為IX 1018cnT3的由碳化硅構(gòu)成的溝道層12。
[0220] 為了形成溝道層12,例如利用CVD裝置供給硅系氣體（例如硅烷氣體）、碳系氣體 (例如丙烷氣體）及摻雜劑氣體（例如、如果是N型，則為氮?dú)猓?，?500°C以上且1600°C 以下的溫度進(jìn)行加熱。其中，并未限定于該條件。例如，即便在更寬的溫度范圍（1450°C以 上且1650°C以下等）中也能充分地使溝道層12外延生長(zhǎng)。
[0221] 再有，如圖14(a)及（b)所示，形成了溝槽底部雜質(zhì)區(qū)域7后，在相同的裝置內(nèi)可 以連續(xù)地進(jìn)行圖14(c)所示的溝道層12的生長(zhǎng)。
[0222] 還有，雖然也可以取代溝道層12而形成通過(guò)向溝槽側(cè)壁50的離子注入而形成的N 型的溝道層，但利用通過(guò)外延生長(zhǎng)而形成的溝道層12,這在可抑制對(duì)結(jié)晶的損傷這一點(diǎn)上 更優(yōu)選。
[0223] 接著，如圖15(a)所示，在溝槽5內(nèi)及溝槽5的周?chē)纬筛采w溝道層12上的柵極 絕緣膜8。柵極絕緣膜8例如只要形成為基于熱氧化的硅氧化膜、含有氮的硅氧化膜、基于 CVD法或者濺射法的堆積膜等即可。這只要能與圖11(a)所示的半導(dǎo)體裝置100a的制造方 法同樣地進(jìn)行即可。
[0224] 接著，如圖15(b)所示，在溝槽5內(nèi)及碳化硅層2的上表面上且柵極絕緣膜8上形 成柵電極9。例如，在通過(guò)LP-CVD法堆積了摻雜磷（P)的多晶硅膜后，通過(guò)RTA處理將磷活 化，通過(guò)蝕刻將給定部分以外的部分除去。更具體的是，只要能與圖11(b)所示的半導(dǎo)體裝 置100a的制造方法同樣地進(jìn)行即可。
[0225] 接著，如圖15 (c)所示，按照跨越體區(qū)域3及源極區(qū)域4的方式形成源電極10。 再有，在基板1的背面（與主面相反一側(cè)）上形成漏電極11。這些部件的形成只要能與圖 11(C)所示的半導(dǎo)體裝置100a的制造方法同樣地進(jìn)行即可。
[0226] 如上所述，可制造變形例的半導(dǎo)體裝置300a。本變形例中，也通過(guò)使溝槽5的上 部角部的碳化硅移動(dòng)來(lái)形成覆蓋溝槽底部53的溝槽底部雜質(zhì)區(qū)域7。由此，在半導(dǎo)體裝置 300a中也能獲得與半導(dǎo)體裝置100a同樣的效果。即，溝槽底部雜質(zhì)區(qū)域7相對(duì)于溝槽5而 自調(diào)整地形成，排列錯(cuò)位不會(huì)產(chǎn)生。由此，可以防止溝槽底部53中的柵極絕緣膜8的絕緣 破壞及可靠性降低。還有，可以抑制因 P型的體區(qū)域3與形成于溝槽底部53的P型區(qū)域之 間的N型區(qū)域耗盡而產(chǎn)生的寄生電阻分量（JFET電阻分量）。此外，通過(guò)溝道層12能更可 靠地抑制寄生電阻分量（JFET分量）的產(chǎn)生，如上所述。
[0227] 另外，在以上的例子中，相對(duì)于N型的漂移區(qū)域2d而形成P型的溝槽頂部雜質(zhì)區(qū) 域6及溝槽底部雜質(zhì)區(qū)域7。然而，與此相反，也可以相對(duì)于P型的漂移區(qū)域2d而形成N型 的溝槽底部雜質(zhì)區(qū)域7。即，在上述半導(dǎo)體裝置中，也可以將第1導(dǎo)電型設(shè)為P型、將第2導(dǎo) 電型設(shè)為N型。
[0228] 此外，以上將具有溝槽柵極構(gòu)造的縱式MISFET作為代表例進(jìn)行了說(shuō)明。然而，也 可以將組合了溝槽、第1導(dǎo)電型的第1半導(dǎo)體區(qū)域、第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域、及溝 槽頂部雜質(zhì)區(qū)域的構(gòu)造及其形成方法、特別是溝槽底部雜質(zhì)區(qū)域的形成方法適用于其他種 類(lèi)的半導(dǎo)體裝置。
[0229] 例如，也可以將本公開(kāi)溝槽底部區(qū)域的形成方法適用于晶體管及二極管的護(hù)圈部 中的P型層、MPS(Merged PiN and Shottky Barrier)二極管的P層、JBS(Juction-Barrier Schottky)二極管的P層等。該情況下，由于并未利用通常離子注入或CVD法，故具有在溝 槽底部可以有選擇地形成結(jié)晶性?xún)?yōu)越的高品質(zhì)的P層的優(yōu)點(diǎn)，可期待半導(dǎo)體裝置的可靠性 提1?。
[0230] 圖16表示應(yīng)用了本實(shí)施方式的技術(shù)的JBS二極管的示意性剖面構(gòu)造。應(yīng)用了本 實(shí)施方式的技術(shù)的JBS二極管在第1導(dǎo)電型（本例中N型）的基板61上形成第1導(dǎo)電型 (N型）的半導(dǎo)體層（第1半導(dǎo)體區(qū)域）63,在半導(dǎo)體層63排列著多個(gè)溝槽73。按照覆蓋各 溝槽73的底部的方式形成第2導(dǎo)電型（在此為P型）的溝槽底部雜質(zhì)區(qū)域65。再有，在 各溝槽73的上部周緣部（上部角部）形成第2導(dǎo)電型（在此為P型）的溝槽頂部雜質(zhì)區(qū) 域67。進(jìn)而，在各溝槽73內(nèi)及半導(dǎo)體層63上形成第1電極69,在基板61的背面上形成第 2電極71。還有，各溝槽73的上部角部的一部分被除去，溝槽頂部雜質(zhì)區(qū)域67的上表面例 如成為被弄圓的形狀。溝槽底部雜質(zhì)區(qū)域65的上表面例如朝向下方而成為凸的曲面。溝 槽底部雜質(zhì)區(qū)域65的下表面例如既可以是平坦的形狀，既可以有副溝槽，也可以是被弄圓 的形狀。
[0231] 在此，第1電極69由相對(duì)于半導(dǎo)體層63而形成肖特基勢(shì)壘的金屬形成。例如，在 半導(dǎo)體層63為4H-SiC時(shí)，作為第1電極69的材料，例如選擇Ti。
[0232] 根據(jù)這種構(gòu)造，溝槽73的底部被溝槽底部雜質(zhì)區(qū)域65保護(hù)，溝槽73的上部周緣 部被溝槽頂部雜質(zhì)區(qū)域67保護(hù)。被溝槽頂部雜質(zhì)區(qū)域67夾持的半導(dǎo)體層63的區(qū)域101、 及、被溝槽73的側(cè)壁中的溝槽頂部雜質(zhì)區(qū)域67與溝槽底部雜質(zhì)區(qū)域65夾持的半導(dǎo)體層63 的區(qū)域102均相對(duì)于第1電極69而形成肖特基結(jié)。由此，在將第1電極69作為陽(yáng)極、將第 2電極71作為陰極時(shí)，圖16的半導(dǎo)體裝置作為JBS二極管起作用。在向JBS二極管施加 了正向偏壓的情況下，二極管電流從第1電極69起通過(guò)區(qū)域101及區(qū)域102而向第2電極 71流動(dòng)。另一方面，在向JBS二極管施加了反向偏壓的情況下，由于向由溝槽頂部雜質(zhì)區(qū)域 67及溝槽底部雜質(zhì)區(qū)域65和半導(dǎo)體層63構(gòu)成的pn結(jié)施加反向偏壓，故耗盡層從pn結(jié)開(kāi) 始擴(kuò)展。該耗盡層和從相鄰的溝槽頂部雜質(zhì)區(qū)域67或溝槽底部雜質(zhì)區(qū)域65延伸的耗盡層 重合，由此具有將區(qū)域101及區(qū)域102的肖特基結(jié)中的漏電流切斷的效果。
[0233] 為了形成這種構(gòu)造，可以利用已經(jīng)說(shuō)明過(guò)的半導(dǎo)體裝置100a等中的溝槽底部雜 質(zhì)區(qū)域7的形成方法。即，在半導(dǎo)體層63形成了溝槽頂部雜質(zhì)區(qū)域67及溝槽73之后，例 如在氬氣等惰性氣體氣氛下進(jìn)行退火處理。由此，使溝槽73的上部角部（溝槽頂部雜質(zhì)區(qū) 域67的一部分）的半導(dǎo)體元素向溝槽73的底部移動(dòng)，形成P型的溝槽底部雜質(zhì)區(qū)域65。 由此，可以相對(duì)于溝槽73通過(guò)自調(diào)整來(lái)形成溝槽底部雜質(zhì)區(qū)域65。
[0234] 再有，為了制作MPS二極管，例如只要通過(guò)對(duì)溝槽底部雜質(zhì)區(qū)域65或溝槽頂部雜 質(zhì)區(qū)域67的載流子濃度、或者、第1電極69的退火條件進(jìn)行調(diào)整，從而溝槽底部雜質(zhì)區(qū)域 65與第1電極69的接觸部、或者溝槽頂部雜質(zhì)區(qū)域67與第1電極69的接觸部成為歐姆接 觸即可。
[0235] 還有，在以上所說(shuō)明的第1實(shí)施方式及第2實(shí)施方式的任一中，都通過(guò)將基板與 形成于其正上方的半導(dǎo)體層設(shè)為相互不同的導(dǎo)電型，從而可以形成絕緣柵極雙極型晶體管 (Insulated Gate Bipolar Transistor :IGBT)。在 IGBT 的情況下，以上所說(shuō)明的源電極 10、漏電極11、源極區(qū)域4按順序分別被稱(chēng)為發(fā)射極電極、集電極電極、發(fā)射極區(qū)域。
[0236] 因此，對(duì)于以上所說(shuō)明的半導(dǎo)體裝置而言，若將漂移區(qū)域、及發(fā)射極區(qū)域的導(dǎo)電型 設(shè)為N型并將基板及體區(qū)域的導(dǎo)電型設(shè)為P型，則可以得到N型的IGBT。此時(shí)，也可以在P 型基板與N型漂移層之間配置N型的緩沖層。再有，若將漂移區(qū)域、及發(fā)射極區(qū)域的導(dǎo)電型 設(shè)為P型并將基板及體區(qū)域的導(dǎo)電型設(shè)為N型，則可以得到P型的IGBT。此時(shí)，也可以在N 型基板與P型漂移層之間配置P型的緩沖層。
[0237] 再有，以上雖然示出了多個(gè)組件單元并列地排列的例子，但組件單元怎樣配置都 可以。
[0238] 還有，對(duì)將溝槽5的平面形狀設(shè)為長(zhǎng)方形形狀、且按照多個(gè)溝槽的長(zhǎng)邊相互平行 的方式配置組件單元的例子進(jìn)行了說(shuō)明。然而，溝槽的平面形狀未限于此。例如，也可以是 具有正方形的平面形狀的溝槽。進(jìn)而，該情況下作為溝槽的寬度方向只要考慮沿著任一邊 的方向即可。
[0239] 另外，以上示出了基板1由4H_SiC構(gòu)成且將（0001) Si面作為主面來(lái)形成碳化硅 層2的例子。但是，也可以在（000-l)C面形成碳化硅層2、在（0001)Si面形成漏電極11。 此外，也可以將主面的面方位設(shè)為其他結(jié)晶面，還可以將所述Si面或者C面的任意切削面 設(shè)為基板的主面。進(jìn)而，也能利用其他多種類(lèi)型的SiC基板。
[0240] 再有，除了 SiC基板以外，也能適用于利用了氮化鎵（GaN)或者鉆石等其他寬帶隙 半導(dǎo)體的半導(dǎo)體裝置。還有，也能適用于利用了硅的半導(dǎo)體裝置。
[0241] 除此以外，以上所說(shuō)明的半導(dǎo)體裝置及其變形例中的部材的形狀、大小、雜質(zhì)濃 度、構(gòu)成材料等各種構(gòu)成要素在不脫離本發(fā)明主旨的范圍內(nèi)能適宜地加以變更。
[0242] -工業(yè)實(shí)用性-
[0243] 本公開(kāi)的半導(dǎo)體裝置及其制造方法例如在溝槽柵極型構(gòu)造的半導(dǎo)體裝置、更具體 的是 EV(Electric Vehicle)或者 HEV(Hybrid Electric Vehicle)等車(chē)載用、用于搭載至 工業(yè)設(shè)備用逆變器的功率半導(dǎo)體器件用途等中是有用的。
[0244] -符號(hào)說(shuō)明-
[0245] 1、61 基板
[0246] 2碳化硅層
[0247] 2d漂移區(qū)域
[0248] 3體區(qū)域
[0249] 4源極區(qū)域
[0250] 5、73 溝槽
[0251] 6、67溝槽頂部雜質(zhì)區(qū)域
[0252] 7、65溝槽底部雜質(zhì)區(qū)域
[0253] 8柵極絕緣膜
[0254] 9柵電極
[0255] 10源電極
[0256] 11漏電極
[0257] 12溝道層
[0258] 16摻雜劑
[0259] 50溝槽側(cè)壁
[0260] 51溝槽上部側(cè)面
[0261] 52 主面
[0262] 53溝槽底部
[0263] 63半導(dǎo)體層
[0264] 69第1電極
[0265] 71第2電極
[0266] 100、100a、300、300a 半導(dǎo)體裝置
【權(quán)利要求】
1. 一種半導(dǎo)體裝置的制造方法，包括： 在基板的主面形成具有第1導(dǎo)電型的第1半導(dǎo)體區(qū)域的半導(dǎo)體層的工序； 在所述半導(dǎo)體層形成底部位于所述第1半導(dǎo)體區(qū)域內(nèi)的溝槽的工序；以及 通過(guò)退火處理，使所述溝槽的上部角部的所述半導(dǎo)體層的一部分向所述溝槽的底部上 移動(dòng)，由此形成覆蓋所述溝槽的底部的第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域的工序。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中， 通過(guò)在包括第2導(dǎo)電型的摻雜劑氣體的氣氛環(huán)境中進(jìn)行所述退火處理，從而形成所述 第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其中， 還具備： 在形成所述溝槽底部雜質(zhì)區(qū)域的工序之后，形成覆蓋所述溝槽的側(cè)面及所述溝槽底部 雜質(zhì)區(qū)域上的柵極絕緣膜的工序；和 至少在所述溝槽內(nèi)的所述柵極絕緣膜上形成柵電極的工序， 所述半導(dǎo)體層具有：作為所述第1半導(dǎo)體區(qū)域的漂移區(qū)域；配置在所述漂移區(qū)域上的 第2導(dǎo)電型的體區(qū)域;和配置在所述體區(qū)域上的第1導(dǎo)電型的雜質(zhì)區(qū)域， 所述溝槽貫通所述第2半導(dǎo)體區(qū)域及所述體區(qū)域且抵達(dá)所述漂移區(qū)域的內(nèi)部為止。
4. 根據(jù)權(quán)利要求1?3中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中， 在形成所述溝槽底部雜質(zhì)區(qū)域的工序中，在所述退火處理之后進(jìn)行氫氣氛環(huán)境下的蝕 刻處理。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中， 在形成所述半導(dǎo)體層的工序中，在所述第1半導(dǎo)體區(qū)域上進(jìn)一步形成第2導(dǎo)電型的溝 槽頂部雜質(zhì)區(qū)域， 在形成所述溝槽的工序中，按照貫通所述溝槽頂部雜質(zhì)區(qū)域的方式形成所述溝槽， 在形成所述溝槽底部雜質(zhì)區(qū)域的工序中，通過(guò)使所述溝槽頂部雜質(zhì)區(qū)域的一部分向所 述溝槽的底部上移動(dòng)來(lái)形成所述第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中， 還具備： 在形成所述溝槽底部雜質(zhì)區(qū)域的工序之后，形成覆蓋所述溝槽的側(cè)面及所述溝槽底部 雜質(zhì)區(qū)域上的柵極絕緣膜的工序；和 至少在所述溝槽內(nèi)的所述柵極絕緣膜上形成柵電極的工序， 所述半導(dǎo)體層具有：作為所述第1半導(dǎo)體區(qū)域的漂移區(qū)域；形成在所述漂移區(qū)域上的 第2導(dǎo)電型的體區(qū)域；形成在所述體區(qū)域上的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域；和形成在所述 第2半導(dǎo)體區(qū)域上的所述溝槽頂部雜質(zhì)區(qū)域， 所述溝槽貫通所述溝槽頂部雜質(zhì)區(qū)域、所述第2半導(dǎo)體區(qū)域及所述體區(qū)域且抵達(dá)所述 漂移區(qū)域的內(nèi)部為止。
7. 根據(jù)權(quán)利要求5或者6所述的半導(dǎo)體裝置的制造方法，其中， 所述退火處理包括惰性氣體存在下的熱處理。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中， 在形成所述溝槽底部雜質(zhì)區(qū)域的工序中，在所述惰性氣體存在下進(jìn)行了熱處理之后進(jìn) 行氫氣氛環(huán)境下的蝕刻處理。
9. 根據(jù)權(quán)利要求7或者8所述的半導(dǎo)體裝置的制造方法，其中， 形成所述溝槽底部雜質(zhì)區(qū)域的工序包括：在所述惰性氣體存在下，在包括第2導(dǎo)電型 的摻雜劑氣體在內(nèi)的氣氛環(huán)境中進(jìn)行熱處理的工序。
10. 根據(jù)權(quán)利要求3或者6所述的半導(dǎo)體裝置的制造方法，其中， 還具備： 在所述基板的背面形成漏電極的工序；和 在所述第2半導(dǎo)體區(qū)域上及所述體區(qū)域上形成源電極的工序， 所述第2半導(dǎo)體區(qū)域?yàn)樵礃O區(qū)域， 所述基板為第1導(dǎo)電型。
11. 根據(jù)權(quán)利要求3、6或者10所述的半導(dǎo)體裝置的制造方法，其中， 還具備：在形成所述柵極絕緣膜的工序之前，在構(gòu)成所述溝槽的側(cè)面的一部分的所述 體區(qū)域的側(cè)面上形成第1導(dǎo)電型的溝道層的工序。
12. 根據(jù)權(quán)利要求1?11中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中， 所述基板及所述半導(dǎo)體層由碳化硅構(gòu)成。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中， 所述退火處理在1500度以上且1600度以下進(jìn)行。
14. 一種半導(dǎo)體裝置，具備： 基板； 半導(dǎo)體層，其被配置于所述基板的主面?zhèn)惹揖哂械?導(dǎo)電型的第1半導(dǎo)體區(qū)域； 溝槽，其被配置于所述半導(dǎo)體層且底部位于所述第1半導(dǎo)體區(qū)域內(nèi)；和 第2導(dǎo)電型的溝槽底部雜質(zhì)區(qū)域，其覆蓋所述溝槽的底部， 所述溝槽的上部周緣部中的所述半導(dǎo)體層的上表面朝向所述溝槽的內(nèi)側(cè)而向下方傾 斜。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層具有：作為所述第1半導(dǎo)體區(qū)域的漂移區(qū)域；形成于所述漂移區(qū)域上的 第2導(dǎo)電型的體區(qū)域；和配置在所述體區(qū)域上的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域， 所述溝槽貫通所述第2半導(dǎo)體區(qū)域及所述體區(qū)域且抵達(dá)所述漂移區(qū)域的內(nèi)部為止， 該半導(dǎo)體裝置還具備： 柵極絕緣膜，其覆蓋所述溝槽的側(cè)面及所述溝槽底部雜質(zhì)區(qū)域上；和 柵電極，其配置在所述柵極絕緣膜上且至少配置于所述溝槽內(nèi)。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層還具有第2導(dǎo)電型的溝槽頂部雜質(zhì)區(qū)域，該溝槽頂部雜質(zhì)區(qū)域被配置在 所述第1半導(dǎo)體區(qū)域上且被配置在所述溝槽的上部周緣部。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層具有：作為所述第1半導(dǎo)體區(qū)域的漂移區(qū)域；配置在所述漂移區(qū)域上的 第2導(dǎo)電型的體區(qū)域；配置在所述體區(qū)域上的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域；和配置在所述 第2半導(dǎo)體區(qū)域上的所述溝槽頂部雜質(zhì)區(qū)域， 所述溝槽貫通所述溝槽頂部雜質(zhì)區(qū)域、所述第2半導(dǎo)體區(qū)域及所述體區(qū)域且抵達(dá)所述 漂移區(qū)域的內(nèi)部為止， 該半導(dǎo)體裝置還具備： 柵極絕緣膜，其覆蓋所述溝槽的側(cè)面及所述溝槽底部雜質(zhì)區(qū)域上；和 柵電極，其被配置于所述柵極絕緣膜上且至少配置在所述溝槽內(nèi)。
18. 根據(jù)權(quán)利要求15或者17所述的半導(dǎo)體裝置，其中， 還具備： 被配置在所述基板的背面上的漏電極；和 被配置在所述第2半導(dǎo)體區(qū)域上及所述體區(qū)域上的源電極， 所述第2半導(dǎo)體區(qū)域?yàn)樵礃O區(qū)域， 所述基板為第1導(dǎo)電型。
19. 根據(jù)權(quán)利要求15、17或者18所述的半導(dǎo)體裝置，其中， 還具備至少被配置在所述體區(qū)域與所述柵極絕緣膜之間的第1導(dǎo)電型的溝道層。
20. 根據(jù)權(quán)利要求15及17?19中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述溝槽底部雜質(zhì)區(qū)域的上表面位置比所述漂移區(qū)域與所述體區(qū)域的界面位置更低。
21. 根據(jù)權(quán)利要求14?20中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述溝槽底部雜質(zhì)區(qū)域的上表面為凹狀。
22. 根據(jù)權(quán)利要求14?21中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述溝槽的側(cè)面和所述溝槽底部雜質(zhì)區(qū)域的側(cè)面一致。
23. 根據(jù)權(quán)利要求14?22中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述基板及所述半導(dǎo)體層由碳化硅構(gòu)成。
24. 根據(jù)權(quán)利要求16或者17所述的半導(dǎo)體裝置，其中， 所述溝槽頂部雜質(zhì)區(qū)域的雜質(zhì)濃度比所述溝槽底部雜質(zhì)區(qū)域的雜質(zhì)濃度更高。
25. 根據(jù)權(quán)利要求16或者17所述的半導(dǎo)體裝置，其中， 所述溝槽頂部雜質(zhì)區(qū)域中的第2導(dǎo)電型的雜質(zhì)濃度比所述第2半導(dǎo)體區(qū)域中的第1導(dǎo) 電型的雜質(zhì)濃度更高。
【文檔編號(hào)】H01L29/78GK104106142SQ201380008456
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2013年1月23日 優(yōu)先權(quán)日:2012年2月10日
【發(fā)明者】清澤努, 工藤千秋, 富田祐貴 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社