固態(tài)成像裝置及其驅(qū)動(dòng)方法
【專利摘要】一種固態(tài)成像裝置包括：多個(gè)像素(10)。將每一像素(10)布置在半導(dǎo)體基板(20)的表層部分處，并且每一像素包括：將入射光轉(zhuǎn)換成電荷的光電轉(zhuǎn)換部(21)；存儲(chǔ)電荷并且布置在半導(dǎo)體基板(20)中的電荷保持部(22)；與電荷保持部(22)電容耦合并且經(jīng)由絕緣膜(34)布置在半導(dǎo)體基板(20)上的倍增柵電極(31)；以及電荷阻擋部(26)，所述電荷阻擋部(26)布置在電荷保持部(22)和絕緣膜(34)之間并且雜質(zhì)濃度高于半導(dǎo)體基板(20)。
【專利說明】固態(tài)成像裝置及其驅(qū)動(dòng)方法
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)是以2012年2月9日提交的日本專利申請(qǐng)No. 2012-26446以及2013年1 月23日提交的日本專利申請(qǐng)No. 2013-10518為基礎(chǔ)的，通過引用將其公開內(nèi)容并入本文。

【技術(shù)領(lǐng)域】
[0003] 本公開涉及一種具有用以對(duì)電荷放大的柵電極的固態(tài)成像裝置及其驅(qū)動(dòng)方法。

【背景技術(shù)】
[0004] 采用半導(dǎo)體的固態(tài)成象裝置被稱為圖像傳感器，例如，CCD圖像傳感器和CMOS圖 像傳感器。圖像傳感器增大像素的數(shù)量以產(chǎn)生更精細(xì)的圖像。因此，減小每個(gè)像素的光接 收面積可能會(huì)降低靈敏度。
[0005] 為了解決這一問題，例如，專利文獻(xiàn)1提出了一種固態(tài)成像裝置，其具有用于光電 二極管部分和浮置擴(kuò)散部之間的雪崩倍增的柵電極，所述光電二極管部分用于對(duì)入射光進(jìn) 行光電轉(zhuǎn)換，所述浮置擴(kuò)散部用于將電荷轉(zhuǎn)換成電壓。
[0006] 專利文獻(xiàn)1中描述的固態(tài)成像裝置對(duì)電荷執(zhí)行雪崩倍增并存儲(chǔ)經(jīng)倍增的電子。因 此，固態(tài)成像裝置包括對(duì)應(yīng)于倍增和存儲(chǔ)的多量子阱結(jié)構(gòu)和柵電極。固態(tài)成像裝置還包括 用于在量子阱之間移動(dòng)電荷的轉(zhuǎn)移的柵電極。在單位像素內(nèi)需要至少三個(gè)柵電極對(duì)電荷進(jìn) 行倍增。這帶來了增大像素尺寸以及難以采用大量像素的問題。根據(jù)這種配置的固態(tài)成像 裝置對(duì)不同量子阱（不同柵電極）之間的電荷倍增，并因此增大了電荷行進(jìn)的路徑的長(zhǎng)度。 這使得施加至倍增柵電極的用以獲得實(shí)現(xiàn)雪崩倍增的電場(chǎng)的電壓難以降低。
[0007] [現(xiàn)有技術(shù)文獻(xiàn)]
[0008] [專利文獻(xiàn)]
[0009] [專利文獻(xiàn)1]
[0010] JP-A-2009-147064


【發(fā)明內(nèi)容】

[0011] 本公開的目的在于使具有倍增部分的固態(tài)成像裝置中的像素最小化，以及降低施 加至倍增柵電極的電壓。
[0012] 根據(jù)本公開的第一方面，一種固態(tài)成像裝置包括：多個(gè)像素。每一像素包括：具有 第二導(dǎo)電類型的光電轉(zhuǎn)換部，其布置在具有第一導(dǎo)電類型的半導(dǎo)體基板的表面的表層部分 中并將入射在表面上的光轉(zhuǎn)換成電荷；具有第二導(dǎo)電類型的電荷保持部，其存儲(chǔ)在光電轉(zhuǎn) 換部中產(chǎn)生的電荷并且布置在半導(dǎo)體基板中；倍增柵電極，其與電荷保持部電容耦合且經(jīng) 由絕緣膜布置在半導(dǎo)體基板上；以及電荷阻擋部，其在倍增柵電極和電荷保持部電容耦合 的位置處布置在電荷保持部和絕緣膜之間，并且該電荷阻擋部具有第一導(dǎo)電類型并且電荷 阻擋部的雜質(zhì)濃度高于半導(dǎo)體基板的濃度。
[0013] 上述構(gòu)造使絕緣膜和電荷保持部之間的電荷阻擋部形成了電位小于半導(dǎo)體基板 與絕緣膜和電荷保持部之間的界面的區(qū)域。電荷保持部表現(xiàn)出比電荷阻擋部以及相對(duì)于電 荷保持部在絕緣膜、電荷阻擋部和電荷保持部的布置方向上與電荷阻擋部相對(duì)的區(qū)域更高 的電位。換言之，形成了勢(shì)講。出于這一原因，電荷保持部存儲(chǔ)由光電轉(zhuǎn)換部產(chǎn)生的電荷。 將絕緣膜和電荷阻擋部設(shè)置在倍增柵電極和電荷保持部之間。如果向倍增柵電極施加預(yù)定 電壓，那么電位在絕緣膜、電荷阻擋部和電荷保持部的布置方向上朝向絕緣膜增大。存在于 電荷保持部中的電荷朝向絕緣膜加速，并在電荷阻擋部中由于雪崩倍增而增加。能夠在將 電荷存儲(chǔ)在電荷保持部中并且根據(jù)本發(fā)明的沿絕緣膜、電荷阻擋部和電荷保持部的布置方 向的雜質(zhì)分布圖向倍增柵電極施加預(yù)定電壓的同時(shí)使電荷倍增。同一電極可以在無需在不 同的區(qū)域中形成另一電荷保持部和倍增柵電極的情況下，對(duì)電荷進(jìn)行存儲(chǔ)和倍增。能夠減 小電荷阻擋部的用以對(duì)電荷加速和倍增的厚度，即，與在不同的電極之間對(duì)電荷加速和倍 增的構(gòu)造相比，減小了用于電荷加速所需的距離。相應(yīng)地，可以降低施加至倍增柵電極的用 以確保能夠使電荷雪崩倍增的電場(chǎng)的電壓。
[0014] 根據(jù)本公開的第二方面，一種驅(qū)動(dòng)根據(jù)第一方面的固態(tài)成像裝置的方法包括：向 倍增柵電極施加具有高偏壓和低偏壓的時(shí)鐘脈沖；在存儲(chǔ)時(shí)段期間向倍增柵電極施加低偏 壓，以將電荷存儲(chǔ)在電荷保持部中；以及在倍增時(shí)段期間向倍增柵電極至少施加高偏壓，以 使存儲(chǔ)在電荷保持部中的電荷倍增。
[0015] 這一驅(qū)動(dòng)方法在存儲(chǔ)時(shí)段期間向倍增柵電極施加低偏壓，并由此能夠使電荷阻擋 部中的電位與電荷保持部相比降低。也就是說，處于倍增柵電極下面的電荷保持部能夠存 儲(chǔ)光電轉(zhuǎn)換部中產(chǎn)生的電荷而不使電荷朝向半導(dǎo)體基板的表面移動(dòng)。該方法在倍增時(shí)段期 間向倍增柵電極施加高偏壓電壓，并由此在使電位朝向絕緣膜增大的同時(shí)能夠使電荷阻擋 部的電位大于電荷保持部。也就是說，能夠使電荷保持部中存儲(chǔ)的電荷朝向絕緣膜加速?？?采用雪崩倍增來增加電荷。

【專利附圖】

【附圖說明】
[0016] 根據(jù)參考附圖做出的以下詳細(xì)描述，本公開的以上和其它目的、特征和優(yōu)點(diǎn)將變 得更加明顯。在附圖中：
[0017] [圖1]圖1示意性示出了根據(jù)第一實(shí)施例的固態(tài)成像裝置的構(gòu)造；
[0018] [圖2]圖2是沿圖3的II-II線截取的像素的截面圖，并示意性示出了像素的構(gòu) 造；
[0019] [圖3]圖3是對(duì)像素布局舉例說明的頂視圖；
[0020] [圖4]圖4是對(duì)驅(qū)動(dòng)固態(tài)成像裝置的時(shí)刻舉例說明的時(shí)序圖；
[0021] [圖5]圖5是沿垂直于半導(dǎo)體基板的厚度方向的方向而示出了像素的電位形狀的 電位圖；
[0022] [圖6]圖6是沿垂直于半導(dǎo)體基板的厚度方向的方向而示出了像素的電位形狀的 電位圖；
[0023] [圖7]圖7是沿半導(dǎo)體基板的厚度方向示出了像素的電位形狀的電位圖；
[0024] [圖8]圖8是沿半導(dǎo)體基板的厚度方向示出了像素的電位形狀的電位圖；
[0025] [圖9]圖9是沿半導(dǎo)體基板的厚度方向示出了像素的電位形狀的電位圖；
[0026] [圖10]圖10是沿垂直于半導(dǎo)體基板的厚度方向的方向示出了像素的電位形狀的 電位圖；
[0027] [圖11]圖11是沿垂直于半導(dǎo)體基板的厚度方向的方向示出了像素的電位形狀的 電位圖；
[0028] [圖12]圖12示出了電荷阻擋部中的最大電場(chǎng)強(qiáng)度與電荷阻擋部中的雜質(zhì)濃度的 依存關(guān)系；
[0029] [圖13]圖13是沿圖2的II-II線的局部放大截面圖，并示出了電位圖；
[0030] [圖14]圖14是沿圖2的II-II線的局部放大截面圖，并示出了電位圖；
[0031] [圖15]圖15是作為第一實(shí)施例的變形的像素的截面圖；
[0032] [圖16]圖16是示出了根據(jù)第二實(shí)施例的像素的示意性構(gòu)造的截面圖；
[0033] [圖17]圖17是示出了根據(jù)第三實(shí)施例的像素的示意性構(gòu)造的截面圖；
[0034] [圖18]圖18是沿圖19的XVIII-XVIII線截取的根據(jù)第四實(shí)施例的像素的截面 圖，并示意性示出了像素的構(gòu)造；
[0035] [圖19]圖19是示出了示例性像素布局的頂視圖；
[0036] [圖20]圖20是沿圖19的XX-XX線截取的像素的截面圖，并示意性示出了像素的 構(gòu)造；
[0037] [圖21]圖21是示出了在沿半導(dǎo)體基板的一個(gè)表面的方向上像素的電位形狀的電 位圖；
[0038] [圖22]圖22是在半導(dǎo)體基板的厚度方向上示出了根據(jù)第五實(shí)施例的像素的電位 形狀的電位圖；以及
[0039] [圖23]圖23是根據(jù)另一實(shí)施例的像素的截面圖。

【具體實(shí)施方式】
[0040] 將參考附圖描述本公開的實(shí)施例。在下文中，將通過相同的附圖標(biāo)記表示附圖中 相互對(duì)應(yīng)的部分。
[0041] (第一實(shí)施例）
[0042] 參考圖1，下文將描述根據(jù)實(shí)施例的固態(tài)成像裝置的示意性構(gòu)造。
[0043] 根據(jù)實(shí)施例的固態(tài)成像裝置配置了 CMOS圖像傳感器。如圖1所示，固態(tài)成像裝置 包括傳感器陣列11、垂直驅(qū)動(dòng)電路12、相關(guān)雙重抽樣（⑶S)電路13、水平驅(qū)動(dòng)電路14、A/D 轉(zhuǎn)換電路（ADC) 15和定時(shí)發(fā)生器（TG) 16。傳感器陣列11包括按照二維矩陣布置的多個(gè)單 位像素（下文簡(jiǎn)稱為像素）。
[0044] 單位像素10至少包括這樣的構(gòu)成元件，例如，光電轉(zhuǎn)換部、電荷保持部、浮置擴(kuò)散 (FD)部和復(fù)位漏極（RD)部。光電轉(zhuǎn)換部對(duì)入射光進(jìn)行光電轉(zhuǎn)換，以存儲(chǔ)電荷。電荷保持部 接收來自光電轉(zhuǎn)換部的電荷，并暫時(shí)保持電荷。FD部接收來自電荷保持部的電荷，并將電荷 轉(zhuǎn)換成電壓。RD部使FD部中的電荷量復(fù)位。根據(jù)實(shí)施例，像素10還包括將電荷從光電轉(zhuǎn) 換部轉(zhuǎn)移到電荷保持部以及將電荷從電荷保持部轉(zhuǎn)移到FD部的轉(zhuǎn)移手段。下文將描述單 位像素10的具體構(gòu)造。
[0045] 行傳輸線10a和行選擇線10b使垂直驅(qū)動(dòng)電路12與每一像素10連接。垂直驅(qū)動(dòng) 電路12以行為單位選擇傳感器陣列11中的每一像素10,作為讀取行。行傳輸線10a包括 多條信號(hào)線，并向傳感器陣列11提供驅(qū)動(dòng)信號(hào)，該驅(qū)動(dòng)信號(hào)對(duì)從所要描述的光電轉(zhuǎn)換部產(chǎn) 生的信號(hào)進(jìn)行傳輸或復(fù)位。行選擇線l〇b向傳感器陣列11提供將要被選作讀取行的信號(hào)。
[0046] ⑶S電路13被布置用于傳感器陣列11中的一個(gè)或多個(gè)像素行，并對(duì)從由垂直驅(qū) 動(dòng)電路12選擇的行中讀取的信號(hào)執(zhí)行⑶S處理。具體而言，⑶S電路13接收來自每一像 素10的復(fù)位電平和信號(hào)電平，并找到兩電平之間的差，從而去除每一像素10的固定模式噪 聲。
[0047] 將水平驅(qū)動(dòng)電路14經(jīng)由⑶S電路13通過列信號(hào)線10c連接至每一像素10。水平 驅(qū)動(dòng)電路14依次選擇在CDS電路13中受CDS處理并以列為基礎(chǔ)進(jìn)行存儲(chǔ)的信號(hào)。在水平 驅(qū)動(dòng)電路14選擇了針對(duì)各個(gè)列的信號(hào)之后，ADC 15將信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)并將其輸出。
[0048] TG 16產(chǎn)生各種定時(shí)信號(hào)，以驅(qū)動(dòng)垂直驅(qū)動(dòng)電路12、⑶S電路13、水平驅(qū)動(dòng)電路14 和 ADC 15。
[0049] 參考圖2,下文將描述根據(jù)實(shí)施例的單位像素10的示意性構(gòu)造。
[0050] 如圖2所示，單位像素10包括處于P型（p-)半導(dǎo)體基板20的表面20a上的光電 轉(zhuǎn)換部21、電荷保持部22、FD部23和RD部24。根據(jù)實(shí)施例，這些部分21、22、23和24彼 此分離開形成，并且按照該順序相鄰布置。實(shí)施例為半導(dǎo)體基板20提供地電位。
[0051] 可采用借助諸如磷的雜質(zhì)進(jìn)行了 N型（n_)摻雜的光電轉(zhuǎn)換部21。例如，可以將雜 質(zhì)濃度設(shè)定為5. OX 1016cnT3。入射到光電轉(zhuǎn)換部21上的光由于光電轉(zhuǎn)換被轉(zhuǎn)換成了電荷。 根據(jù)實(shí)施例，通過光電轉(zhuǎn)換產(chǎn)生的電荷表不為電子。將空穴累積層25形成在光電轉(zhuǎn)換部21 和表面20a之間。可采用P型（p+)空穴累積層25,其雜質(zhì)濃度高于半導(dǎo)體基板20。也就 是說，空穴累積層25從表面20a露出。將光電轉(zhuǎn)換部21形成到在半導(dǎo)體基板20的厚度方 向上比空穴累積層25深的地方。
[0052] 在采用諸如磷的雜質(zhì)進(jìn)行摻雜的情況下，可獲得N型（η)電荷保持部22,其濃度高 于光電轉(zhuǎn)換部21。例如，可以將雜質(zhì)濃度指定為1.0X10 17cnT3。因此，電荷保持部22表現(xiàn) 出比圍繞電荷保持部22的半導(dǎo)體基板20 (P型區(qū)域）大的電位。根據(jù)實(shí)施例，電荷保持部 22與光電轉(zhuǎn)換部21分離開形成。下文將描述的轉(zhuǎn)移手段將光電轉(zhuǎn)換部21中產(chǎn)生的電荷轉(zhuǎn) 移至電荷保持部22。之后，電荷保持部22暫時(shí)保持電荷。在電荷保持部22和表面20a之 間形成與電荷保持部22鄰接的電荷阻擋部26。電荷阻擋部26從表面20a露出。將電荷保 持部22形成到在半導(dǎo)體基板20的厚度方向上比電荷阻擋部26深的地方。根據(jù)實(shí)施例，將 電荷保持部22和電荷阻擋部26之間的界面形成為距離表面20a大約0. 2 μ m?？刹捎肞型 (P)電荷阻擋部26,其雜質(zhì)濃度高于半導(dǎo)體基板20。有利地，將電荷阻擋部26的雜質(zhì)濃度 指定為高于或等于1. 5X 1017cnT3且小于或等于3. OX 1018cnT3。根據(jù)實(shí)施例，將雜質(zhì)濃度指 定為3. OX 1017cnT3。電荷阻擋部26是本公開所特有的。電荷阻擋部26使得在半導(dǎo)體基板 20的厚度方向上的電位被整形成量子阱，該量子阱的基底對(duì)應(yīng)于電荷保持部22。下文將描 述電荷阻擋部26的具體工作效果。
[0053] 在采用諸如磷的雜質(zhì)進(jìn)行摻雜的情況下，可獲得N型（n+)FD部23,其濃度高于電 荷保持部22。將FD部23與光電轉(zhuǎn)換部21和電荷保持部22分離開設(shè)置。將源跟隨器電路 27連接至FD部23。根據(jù)實(shí)施例的源跟隨器電路27包括串聯(lián)連接的三個(gè)晶體管Trl、Tr2 和Tr3。將晶體管Trl的柵極連接至FD部23。將漏極連接至電源電位（圖2中的VDD)。 行選擇線l〇b將晶體管Tr2的柵極連接至垂直驅(qū)動(dòng)電路12。漏極被連接至晶體管Trl的源 極。向連接至晶體管Tr2的柵極的行選擇線10b提供時(shí)鐘脈沖（圖2中的SEL)，該時(shí)鐘脈 沖控制晶體管Tr2的導(dǎo)通/截止?fàn)顟B(tài)。將晶體管Tr3的柵極連接至恒定電壓源28。漏極被 連接至晶體管Tr2的源極。將晶體管Tr3的源極接地。也就是說，晶體管Tr3起著恒定電 流源的作用。將列信號(hào)線l〇c連接至晶體管Tr2的源極，即晶體管Tr3的漏極。
[0054] 從電荷保持部22傳送的電荷改變了 FD部23的電位。如果向行選擇線10b (被鎖 定為讀取信號(hào)的目標(biāo)）施加指定電壓，則晶體管Tr2導(dǎo)通。對(duì)應(yīng)于FD部23的電位變化的 電流流經(jīng)列信號(hào)線l〇c。如果不向行選擇線l〇b施加指定電壓，那么晶體管Tr2截止。在這 一狀態(tài)下，由于FD部23的電位變化而流經(jīng)列信號(hào)線10c的電流不存在變化。
[0055] 在采用諸如磷的雜質(zhì)進(jìn)行摻雜的情況下可獲得N型（n+) RD部24,其濃度與FD部 23基本相等。將RD部24與光電轉(zhuǎn)換部21、電荷保持部22和FD部23分離開設(shè)置。將RD 部24連接至恒定電壓源（圖2中的VRD)，以提供指定電位。根據(jù)實(shí)施例，VRD和VDD是從 同一電源提供的。下文將描述的復(fù)位操作將FD部23中存儲(chǔ)的電荷清除至RD部24。FD部 23保持與RD部24相同的電位。
[0056] 單位像素10包括多個(gè)柵電極，從而使垂直驅(qū)動(dòng)電路12在指定時(shí)刻執(zhí)行導(dǎo)通/關(guān) 斷操作。具體而言，單位像素10包括傳輸柵電極30、倍增柵電極31、讀取柵（R0G)電極32 和復(fù)位柵（RG)電極33。根據(jù)實(shí)施例，柵電極30、31、32和33采用摻雜了雜質(zhì)的N型多晶 硅。
[0057] 在半導(dǎo)體基板20的表面20a上處于光電轉(zhuǎn)換部21和電荷保持部22之間的區(qū)域 之上經(jīng)由絕緣膜34形成傳輸柵電極30。傳輸柵電極30與包括在行傳輸線10a中的傳輸配 線35連接，并從垂直驅(qū)動(dòng)電路12向傳輸柵電極30提供時(shí)鐘脈沖（圖2中的Vtr)。
[0058] 將倍增柵電極31電容耦合，以便至少部分地與電荷保持部22重疊，并且經(jīng)由絕緣 膜34形成在半導(dǎo)體基板20的表面20a之上。倍增柵電極31與包括在行傳輸線10a中的倍 增柵配線36連接，并從垂直驅(qū)動(dòng)電路12向倍增柵電極31提供時(shí)鐘脈沖（圖2中的VMG)。
[0059] 在半導(dǎo)體基板20的表面20a上的處于電荷保持部22和FD部23之間的區(qū)域之上 經(jīng)由絕緣膜34形成R0G電極32。R0G電極32與包括在行傳輸線10a中的讀取柵（R0G)配 線37連接，并從垂直驅(qū)動(dòng)電路12向R0G電極32提供時(shí)鐘脈沖（圖2中的VR0G)。
[0060] 在半導(dǎo)體基板20的表面20a上的處于FD部23和RD部24之間的區(qū)域之上經(jīng)由 絕緣膜34形成RG電極33。RG電極33與包括在行傳輸線10a中的復(fù)位柵（RG)配線38連 接，并從垂直驅(qū)動(dòng)電路12向RG電極33提供時(shí)鐘脈沖（圖2中的VRG)。
[0061] 根據(jù)實(shí)施例，像素10包括遮蔽光的遮光膜39。在半導(dǎo)體基板20的表面20a上的 除了采用入射光進(jìn)行光電轉(zhuǎn)換的光電轉(zhuǎn)換部21之外的區(qū)域之上形成遮光膜39。例如，遮光 膜39由鋁構(gòu)成。遮光膜39被形成為覆蓋傳感器陣列11，并且該遮光膜39具有對(duì)應(yīng)于光電 轉(zhuǎn)換部21和空穴累積層25的孔。
[0062] 單位像素10經(jīng)由元件隔離區(qū)域（未示出）與另一單位像素10電隔離。可以采用 絕緣膜（例如，由于L0C0S氧化而產(chǎn)生的氧化物膜）或者濃度高于半導(dǎo)體基板20和電荷阻 擋部26的P型雜質(zhì)區(qū)域作為元件隔離區(qū)。
[0063] 參考圖3和圖4,下文將描述根據(jù)實(shí)施例的單位像素10的具體布局構(gòu)造。
[0064] 如圖3所示，單位像素10包括傳輸柵電極30、倍增柵電極31、R0G電極32和RG 電極33,這些電極按照該順序相鄰布置。將行傳輸線10a形成為向柵電極30、31、32和33 提供同步脈沖（Vtr、VMG、VR0G和VRG)。具體而言，在行傳輸線10a中，將傳輸配線35經(jīng)由 觸點(diǎn)35a連接至傳輸柵電極30。將倍增柵配線36經(jīng)由觸點(diǎn)36a連接至倍增柵電極31。將 ROG配線37經(jīng)由觸點(diǎn)37a連接至ROG電極32。將RG配線38經(jīng)由觸點(diǎn)38a連接至RG電極 33〇
[0065] 包括源跟隨器電路27的外圍電路形成在半導(dǎo)體基板20之上，并經(jīng)由觸點(diǎn)27a連 接至FD部23。還將源跟隨器電路27經(jīng)由觸點(diǎn)27b連接至行選擇線10b。還將源跟隨器電 路27分別經(jīng)由觸點(diǎn)27c和觸點(diǎn)40a連接至列信號(hào)線10c和電源電位線40。根據(jù)實(shí)施例，還 將電源電位線40經(jīng)由觸點(diǎn)40b連接至RG部24。在圖3中省略了 RD部24。
[0066] 根據(jù)實(shí)施例，將行傳輸線10a和行選擇線10b形成為在柵電極30、31、32和33的 相鄰布置方向上延伸，并且與垂直驅(qū)動(dòng)電路12連接。列信號(hào)線10c和電源電位線40沿垂 直于行傳輸線l〇a和行選擇線10b的方向延伸，并且與水平驅(qū)動(dòng)電路14連接。
[0067] 根據(jù)實(shí)施例，如圖2所示，將倍增柵電極31形成為僅與電荷阻擋部26的部分相重 疊。具體而言，倍增柵電極31在柵電極30、31、32和33的相鄰布置方向上比電荷阻擋部26 窄。使電荷阻擋部26暴露至半導(dǎo)體基板20的表面20a之上的倍增柵電極31和傳輸柵電 極30之間的區(qū)域以及倍增柵電極31和R0G電極32之間的區(qū)域。
[0068] 參考圖4到圖11，下文將描述驅(qū)動(dòng)根據(jù)實(shí)施例的固態(tài)成像裝置的方法。
[0069] 圖4示出了驅(qū)動(dòng)根據(jù)實(shí)施例的固態(tài)成像裝置的示例性時(shí)序圖。橫軸對(duì)應(yīng)于時(shí)間。 時(shí)序圖按照時(shí)間順序示出了時(shí)鐘脈沖（Vtr，VMG，VR0G和VRG)的狀態(tài)，以及示出了施加至 行選擇線l〇b以控制晶體管Tr2的導(dǎo)通/截止操作的時(shí)鐘脈沖（SEL)。也就是說，時(shí)序圖 示出了在給定時(shí)刻施加至每一柵電極的高偏壓或低偏壓。根據(jù)實(shí)施例，時(shí)鐘脈沖Vtr、VR0G 和VRG被施加至柵電極30、32和33以進(jìn)行電荷轉(zhuǎn)移，并假設(shè)處于大約3. 3V的高偏壓與0V 的低偏壓（地電位）之間的范圍內(nèi)。時(shí)鐘脈沖VMG被施加至倍增柵電極31以進(jìn)行電荷倍 增，并假設(shè)處于大約5V的高偏壓與0V的低偏壓之間的范圍中。假設(shè)時(shí)鐘脈沖SEL處于足 夠?qū)ㄔ锤S器電路27的晶體管Tr2的高偏壓與0V的低偏壓之間的范圍內(nèi)。下文將描述 如何在給定時(shí)刻驅(qū)動(dòng)固態(tài)成像裝置。
[0070] 在時(shí)刻t0,如圖4所示，將時(shí)鐘脈沖Vtr、VMG、VR0G和SEL設(shè)定至低偏壓，并將時(shí) 鐘脈沖VRG設(shè)定至高偏壓。光電轉(zhuǎn)換部21、電荷保持部22、FD部23和RD部24使相應(yīng)電 位在相鄰布置柵電極的方向上受到整形，以反映各部分的雜質(zhì)濃度的差異。如圖5所示，電 荷保持部22提供了比光電轉(zhuǎn)換部21大的電位（較高電位）。FD部23提供了比電荷保持 部22大的電位。RD部24提供了近似等于RD部23的電位。在時(shí)刻t0,處于傳輸柵電極30 和R0G電極32正下方的區(qū)域引起了近似等于地電位的電位。相應(yīng)地，光電轉(zhuǎn)換部21和電 荷保持部22被電隔離。另一方面，處于RG電極33正下方的電位是大的，這是因?yàn)閂RG被 設(shè)定為高偏壓。相應(yīng)地，F(xiàn)D部23和RD部24被電連接，從而使電位相同。處于傳輸柵電極 30正下方的區(qū)域的電位近似為地電位，從而形成了基底與光電轉(zhuǎn)換部21對(duì)應(yīng)的量子阱。相 應(yīng)地，光電轉(zhuǎn)換部21存儲(chǔ)由入射光的光電轉(zhuǎn)換產(chǎn)生的信號(hào)電荷100。
[0071] 如圖4所示，Vtr在tl和t2之間的時(shí)刻從低偏壓轉(zhuǎn)為高偏壓。在這一狀態(tài)下，處 于傳輸柵電極30正下方的區(qū)域產(chǎn)生了大電位（高電位）。由于邊緣電場(chǎng)漂移和自感漂移的 原因，存儲(chǔ)在光電轉(zhuǎn)換部21中的信號(hào)電荷100被轉(zhuǎn)移至電荷保持部22。
[0072] 在時(shí)刻t2, Vtr從高偏壓轉(zhuǎn)為低偏壓。如圖6所示，這使處于傳輸柵電極30正下 方的電位近似等于地電位。光電轉(zhuǎn)換部21和電荷保持部22形成了與其它部分電隔離的量 子講。電荷保持部22保持從光電轉(zhuǎn)換部21轉(zhuǎn)移的信號(hào)電荷100。由于入射光被光電轉(zhuǎn)換 成電荷，因而光電轉(zhuǎn)換部21開始存儲(chǔ)新的信號(hào)電荷200。也就是說，在權(quán)利要求的范圍內(nèi)描 述的存儲(chǔ)周期在Vtr轉(zhuǎn)低時(shí)開始。
[0073] 在電荷保持部22與絕緣膜34之間的電荷阻擋部26從半導(dǎo)體基板20的表面20a 露出。如圖7所示，在半導(dǎo)體基板20的厚度方向上的電位近似等于與絕緣膜34和電荷阻 擋部26相對(duì)應(yīng)的地電位。對(duì)應(yīng)于電荷保持部22的電位（正電位）大于電荷阻擋部26。電 位在半導(dǎo)體基板20的厚度方向上隨著與表面20a的距離而降低（接近地電位）。也就是 說，電位被整形為基底對(duì)應(yīng)于電荷保持部22的量子阱。電荷保持部22也在半導(dǎo)體基板20 的厚度方向上保持信號(hào)電荷1〇〇。實(shí)施例將N型多晶硅用于倍增柵電極31。絕緣膜34和 倍增柵電極31之間的界面產(chǎn)生了略微為正的電位。
[0074] 如圖4所示，施加時(shí)鐘脈沖VMG，以便在時(shí)刻t3和t4之間包含多個(gè)高偏壓。時(shí)鐘 脈沖包括偏壓從低到高再到低的單個(gè)脈沖。參考圖7到圖9,下文將詳細(xì)描述在將脈沖施加 至倍增柵電極31時(shí)如何驅(qū)動(dòng)固態(tài)成像裝置。
[0075] 在VMG為低時(shí)，電荷保持部22如上文所述保持信號(hào)電荷100 (圖7)。
[0076] 當(dāng)VMG之后從低偏壓變換至高偏壓時(shí)，半導(dǎo)體基板20的表面20a將加深電位（以 增大電位），如圖8所示。電荷阻擋部26能夠保持低于電荷保持部22的電位的電位。在朝 向表面20a的區(qū)域中而不是朝向形成在電荷阻擋部26中的電位阻擋，可獲得能夠使電荷雪 崩倍增的電場(chǎng)。
[0077] 如圖9所示，在VMG轉(zhuǎn)至高偏壓時(shí)，電荷阻擋部26允許電位大于電荷保持部22。 存儲(chǔ)在電荷保持部22中的信號(hào)電荷100朝向表面20a加速。這能夠?qū)崿F(xiàn)針對(duì)信號(hào)電荷100 的雪崩倍增。
[0078] 當(dāng)VMG之后從高偏壓變換至低偏壓時(shí)，半導(dǎo)體基板20的電位在厚度方向上受到與 VMG從低偏壓變換至高偏壓的變換狀態(tài)（圖8)類似的整形。此時(shí)，朝向表面20a而非朝向 形成在電荷阻擋部26中的電位阻擋，存在信號(hào)電荷100。
[0079] 當(dāng)VMG之后轉(zhuǎn)至低偏壓時(shí)，絕緣膜34和電荷阻擋部26中的電位近似于地電位，并 且被整形為基底對(duì)應(yīng)于電荷保持部22的量子阱，如圖7所示。由于邊緣電場(chǎng)漂移和自感漂 移的原因，信號(hào)電荷100從朝向表面20a而非電荷阻擋部26的區(qū)域轉(zhuǎn)移至電荷保持部22。
[0080] 如上所述，VMG從低偏壓改變?yōu)楦咂珘耗軌驅(qū)崿F(xiàn)對(duì)存儲(chǔ)在電荷保持部22中的信號(hào) 電荷100的雪崩倍增。VMG從高偏壓改變?yōu)榈推珘涸试S電荷保持部22再次保持倍增的信號(hào) 電荷100。
[0081] 在時(shí)刻t3和t4之間施加多個(gè)作為VMG的高偏壓能夠使由光電轉(zhuǎn)換導(dǎo)致的電荷倍 增。這一周期（t4-t3)對(duì)應(yīng)于在權(quán)利要求的范圍中描述的倍增周期。
[0082] 在時(shí)刻t5, VRG從高偏壓轉(zhuǎn)至低偏壓。如圖10所示，這降低了處于RG電極33正 下方的區(qū)域中的電位，并且允許電位近似于地電位。在時(shí)刻t5，VR0G也轉(zhuǎn)低。FD部23與 電荷保持部22和RD部24電隔離。也就是說，F(xiàn)D部23形成了量子阱。
[0083] 將時(shí)鐘脈沖SEL施加至行選擇線10b，并在時(shí)刻t5和t6之間，時(shí)鐘脈沖SEL從低 偏壓轉(zhuǎn)至高偏壓。這導(dǎo)通了源跟隨器電路27的晶體管Tr2,并且能夠根據(jù)連接至FD部23 的晶體管Trl的柵極電壓的變化使流經(jīng)列信號(hào)線10c的電流發(fā)生變化。
[0084] 在時(shí)刻t6和t7之間，VR0G從低偏壓轉(zhuǎn)至高偏壓。如圖11所示，這提高了處于R0G 電極32正下方的電位，并且將存儲(chǔ)在電荷保持部22中的信號(hào)電荷100轉(zhuǎn)移至FD部23。FD 部23存儲(chǔ)信號(hào)電荷100,以改變連接至源跟隨器電路27的晶體管Trl的柵極電壓。具體而 言，與存儲(chǔ)信號(hào)電荷1〇〇之前相比，F(xiàn)D部23的電位，S卩，晶體管Trl的柵極電壓下降了。在 時(shí)刻t6和t7之間，SEL保持高偏壓。降低FD部23的電位將降低流經(jīng)列信號(hào)線10c的電 流。電流量的降低取決于轉(zhuǎn)移至FD部23的信號(hào)電荷100的量。這意味著，入射到像素10 上的光的量被轉(zhuǎn)換成了流經(jīng)列信號(hào)線l〇c的電流量的降低。
[0085] 在時(shí)刻t7，VR0G轉(zhuǎn)低。由此，再次將FD部23整形為量子阱。在時(shí)刻t7，F(xiàn)D部23 保持信號(hào)電荷1〇〇。
[0086] 在時(shí)刻t7和t8之間，SEL從高偏壓轉(zhuǎn)至低偏壓。這防止FD部23的電位的變化 影響列信號(hào)線l〇c。
[0087] 在時(shí)刻t8, RG從低偏壓轉(zhuǎn)至高偏壓。這將保持在FD部23中的信號(hào)電荷100清除 至RD部24。FD部23保持與RD部相同的電位（VRD)。在時(shí)刻t8處半導(dǎo)體基板20中的電 位形狀與時(shí)刻to處的電位形狀等同。
[0088] 重復(fù)從時(shí)刻t0到t8的操作能夠依次輸出對(duì)應(yīng)于入射到傳感器陣列11上的光的 電壓信號(hào)。光電轉(zhuǎn)換部21將光轉(zhuǎn)換成電荷，并在Vtr在時(shí)刻t2從高偏壓轉(zhuǎn)至低偏壓，經(jīng)過 時(shí)刻t8,并在時(shí)刻tl從低偏壓轉(zhuǎn)至高偏壓的時(shí)段期間存儲(chǔ)該電荷。該時(shí)段對(duì)應(yīng)于在權(quán)利要 求的范圍中描述的存儲(chǔ)時(shí)段。
[0089] 下文描述了根據(jù)實(shí)施例的固態(tài)成像裝置的工作效果。
[0090] 根據(jù)實(shí)施例，在半導(dǎo)體基板20的表面20a上形成電荷阻擋部26。將電荷保持部22 形成為與電荷阻擋部26鄰接，并且從表面20a來看深于電荷阻擋部26。在將被設(shè)定至低偏 壓的時(shí)鐘脈沖施加至倍增柵電極31時(shí)，在半導(dǎo)體基板20的厚度方向上的電位被整形為量 子阱。量子阱的基底對(duì)應(yīng)于電荷保持部22。其阻擋對(duì)應(yīng)于電荷阻擋部26以及半導(dǎo)體基板 20中比電荷保持部22深的區(qū)域。在將電荷轉(zhuǎn)移至電荷保持部22時(shí)，電荷保持部22能夠存 儲(chǔ)電荷，而不使其朝向半導(dǎo)體基板20的表面20a移動(dòng)。如上文所述，在VMG從低偏壓變換 至高偏壓時(shí)，電荷阻擋部26能夠在電荷保持部22保持電荷的同時(shí)形成能夠?qū)﹄姾蛇M(jìn)行雪 崩倍增的電場(chǎng)。將VMG設(shè)定至高偏壓能夠在半導(dǎo)體基板20的厚度方向上對(duì)電荷進(jìn)行加速 和倍增。也就是說，同一電極能夠?qū)﹄姾蛇M(jìn)行存儲(chǔ)和倍增。與專利文獻(xiàn)1中描述的在垂直 于厚度方向的方向上對(duì)電荷加速以進(jìn)行倍增的技術(shù)相比，這能夠降低柵電極的數(shù)量。換言 之，半導(dǎo)體基板20的表面20a能夠消除電荷倍增操作所需的區(qū)域的面積。因此，能夠使單 位像素10最小化。
[0091] 根據(jù)實(shí)施例，相同的電極，即倍增柵電極31能夠?qū)﹄姾蛇M(jìn)行存儲(chǔ)和倍增。與專利 文獻(xiàn)1中描述的在不同電極之間對(duì)電荷加速和倍增的構(gòu)造相比，實(shí)施例能夠縮短電荷加速 所需的距離。即使采用相同的電位差對(duì)電荷進(jìn)行加速，實(shí)施例也能夠提高電場(chǎng)。換言之，與 在不同的電極之間對(duì)電荷進(jìn)行加速和倍增的構(gòu)造相比，能夠降低施加至倍增柵電極31的 用以獲得雪崩倍增所需的電場(chǎng)的電壓（VMG的高偏壓）。根據(jù)實(shí)施例的構(gòu)造能夠?qū)MG的高 偏壓電壓設(shè)定至大約5V到8V。實(shí)施例能夠極大地降低專利文獻(xiàn)1中描述的倍增柵電極的 電壓（15V或更多）。
[0092] 根據(jù)實(shí)施例，如上所述，將電荷阻擋部26的雜質(zhì)濃度有利地指定為大于或等于 1. 5X 1017cnT3并且小于或等于3. OX 1018cnT3。本發(fā)明人采用計(jì)算機(jī)模擬發(fā)現(xiàn)了濃度范圍。 具體而言，如圖12所示，我們模擬了半導(dǎo)體基板20的電荷阻擋部26的電場(chǎng)強(qiáng)度與雜質(zhì)濃 度的依存性。對(duì)應(yīng)于縱軸的電場(chǎng)強(qiáng)度表示在包括電荷阻擋部26的半導(dǎo)體基板20的厚度方 向上的最大電場(chǎng)。對(duì)應(yīng)于橫軸的雜質(zhì)濃度表不摻雜到電荷阻擋部26中的硼的雜質(zhì)濃度。電 場(chǎng)強(qiáng)度隨著雜質(zhì)濃度的增大而增大。對(duì)電荷進(jìn)行雪崩倍增所需的電場(chǎng)為2X 105V · cnT1或 更大。IX 106V · cnT1或更低的電場(chǎng)防止了從電荷阻擋部26到形成在電荷阻擋部26和倍 增柵電極31之間的絕緣膜34的隧道嘩。將電荷阻擋部26的電場(chǎng)有利地設(shè)定至上文提到 的范圍。這一電場(chǎng)范圍提供了大于或等于1. 5X 1017cnT3且小于或等于3. OX 1018cnT3的有 利濃度范圍。我們?cè)陔姾杀３植?2和電荷阻擋部26之間的界面形成在距離表面20a大約 0. 2 μ m處的條件下進(jìn)行了模擬。如果電荷阻擋部26強(qiáng)烈反轉(zhuǎn)，那么最大電場(chǎng)幾乎不依賴于 電荷保持部22和電荷阻擋部26之間的界面與表面20a的距離。該有利濃度范圍（大于或 等于1. 5X 1017cnT3并且小于或等于3. OX 1018cnT3)不限于電荷保持部22和電荷阻擋部26 之間的界面距離表面29a的0. 2μπι處。
[0093] 根據(jù)實(shí)施例，光電轉(zhuǎn)換部21和電荷保持部22被形成為相互分離。經(jīng)由形成在半 導(dǎo)體基板20的表面20a上的與光電轉(zhuǎn)換部21和電荷保持部22之間的區(qū)域相對(duì)應(yīng)的絕緣 膜34形成傳輸柵電極30。
[0094] 施加至傳輸柵電極30的電壓能夠控制電荷從光電轉(zhuǎn)換部21向電荷保持部22的 轉(zhuǎn)移。具體而言，在將Vtr施加至傳輸柵電極30時(shí)，將Vtr設(shè)定至高偏壓能夠?qū)㈦姾蓮墓?電轉(zhuǎn)換部21轉(zhuǎn)移至電荷保持部22。將Vtr設(shè)定至低偏壓能夠使電荷保持部22與光電轉(zhuǎn)換 部21電隔離。如果向形成在電荷保持部22和FD部23之間的R0G電極32施加低偏置電 壓，那么電荷保持部22與FD部23也被電隔離。這一構(gòu)造能夠按照預(yù)定順序暫時(shí)存儲(chǔ)由光 電轉(zhuǎn)換部21光電轉(zhuǎn)換的電荷，并隨后輸出信號(hào)電荷100作為電壓。能夠使多個(gè)像素10同 時(shí)曝光，以實(shí)現(xiàn)全局曝光。
[0095] 根據(jù)實(shí)施例，將電荷阻擋部26形成為與倍增柵電極31僅部分重疊。換言之，除了 電荷阻擋部26的與倍增柵電極31重疊的部分之外，使電荷阻擋部26從半導(dǎo)體基板20的 表面20a露出。也就是說，如圖13所示，將倍增柵電極31的至少一個(gè)邊緣31a定位至電荷 阻擋部26的一側(cè)，而不到電荷阻擋部26和半導(dǎo)體基板20之間的邊界。這一構(gòu)造能夠避免 在施加至倍增柵電極31的時(shí)鐘脈沖VMG從低偏壓變換至高偏壓以便使電荷倍增的狀態(tài)期 間在電荷阻擋部26和半導(dǎo)體基板20之間的界面附近出現(xiàn)電位下降（dip)。
[0096] 將參考圖13和14描述效果。在圖13和14中，為了說明電位，采用雙點(diǎn)劃線A表 示電荷保持部22的電位。點(diǎn)劃線B表示在將VMG設(shè)定至低偏壓時(shí)電荷阻擋部26的電位。 實(shí)線C表示在VMG轉(zhuǎn)至高偏壓的變換狀態(tài)期間電荷阻擋部26的電位。
[0097] 在向倍增柵電極31施加電壓時(shí)，電場(chǎng)集中在與絕緣膜34接觸的倍增柵電極31的 邊緣31a上。如圖14所示，例如，使邊緣31a與電荷阻擋部26和半導(dǎo)體基板20之間的界面 平齊。在表面20a上，半導(dǎo)體基板20的電位深于電荷阻擋部26 (圖14中的實(shí)線C)，而半導(dǎo) 體基板20的雜質(zhì)濃度則低于電荷阻擋部26的雜質(zhì)濃度。這一構(gòu)造將在電荷阻擋部26和 半導(dǎo)體基板20之間的界面處產(chǎn)生電位下降。存儲(chǔ)在電荷保持部22中的電荷在VMG轉(zhuǎn)向高 偏壓之前部分移向在半導(dǎo)體基板20的表面20a處產(chǎn)生的電位下降。即使VMG之后轉(zhuǎn)至高 偏壓，電位下降和電荷阻擋部26之間的電位差仍然小于電荷保持部22和電荷阻擋部26之 間的電位差。電荷倍增效率可能降低。如圖13所示，另一方面，將倍增柵電極31形成為， 使得將其邊緣31a定位朝向電荷阻擋部26,但又遠(yuǎn)離電荷阻擋部26和半導(dǎo)體基板20之間 的邊界。這一構(gòu)造能夠防止電位下降的發(fā)生。
[0098] 該實(shí)施例以柵電極30、31、32和33的順序來布置柵電極30、31、32和33。根據(jù)這 種構(gòu)造，倍增柵電極31在布置方向上有利地窄于電荷阻擋部26。也就是說，使電荷阻擋部 26在半導(dǎo)體基板20的表面20a上有利地從倍增柵電極31和傳輸柵電極30之間的區(qū)域以 及倍增柵電極31和R0G電極32之間的區(qū)域露出。這是因?yàn)椋对鰱烹姌O31和傳輸柵電極 30之間的區(qū)域表現(xiàn)出了低于上文提到的元件隔離區(qū)的雜質(zhì)濃度（或者不確保像絕緣膜那 樣的絕緣性能），從而易于引起電位下降。根據(jù)實(shí)施例，倍增柵電極31在布置方向上窄于電 荷阻擋部26。這能夠阻礙在倍增柵電極31和傳輸柵電極30之間的區(qū)域中以及倍增柵電極 31和R0G電極32之間的區(qū)域中出現(xiàn)電位下降。因此，能夠有效地使電荷倍增。
[0099] 根據(jù)實(shí)施例，在倍增時(shí)段期間向倍增柵電極31施加兩次或更多次高偏置電壓作 為VMG。與一次高偏壓循環(huán)作為VMG相比，這能夠有效地使電荷倍增?？蓪?duì)施加高偏置電壓 的次數(shù)進(jìn)行配置。設(shè)計(jì)者能夠配置任何的電荷倍增量。
[0100] 根據(jù)實(shí)施例的單位像素10包括FD部23和與源跟隨器電路27連接的RD部24。 單位像素10還包括用于轉(zhuǎn)移電荷的R0G電極32和RG電極33。根據(jù)實(shí)施例的固態(tài)成像裝 置能夠提供作為面積傳感器的包括按照二維矩陣布置的單位像素10的CMOS圖像傳感器。 [0101](第一實(shí)施例的變形）
[0102] 根據(jù)實(shí)施例，半導(dǎo)體基板20包括處于傳輸柵電極30正下方的被配置為具有導(dǎo)電 類型P(P-)的區(qū)域。如圖15所示，該區(qū)域有利地包括被配置為導(dǎo)電類型N(n-)的低濃度 區(qū)域50,其雜質(zhì)濃度低于光電轉(zhuǎn)換部21。這一構(gòu)造能夠加深處于傳輸柵電極30正下方的 區(qū)域的電位，并提高光電轉(zhuǎn)換部21和電荷保持部22之間的邊緣電場(chǎng)。能夠降低要從光電 轉(zhuǎn)換部21轉(zhuǎn)移至電荷保持部22的剩余電荷的量。
[0103] (第二實(shí)施例）
[0104] 第一實(shí)施例提供了彼此分離地形成光電轉(zhuǎn)換部21和電荷保持部22的示例。然而， 本公開不限于此。例如，如圖16所示，可以將光電轉(zhuǎn)換部21和電荷保持部22形成為彼此 鄰接。
[0105] 這樣的構(gòu)造從光電轉(zhuǎn)換部21根據(jù)光電轉(zhuǎn)換產(chǎn)生電荷的時(shí)間開始向電荷保持部22 轉(zhuǎn)移電荷。在經(jīng)過了預(yù)定的曝光時(shí)間之后，向倍增柵電極31施加時(shí)鐘脈沖VMG來使電荷倍 增。根據(jù)第二實(shí)施例的像素10不包括與第一實(shí)施例不同的傳輸柵電極30。與根據(jù)第一實(shí) 施例的構(gòu)造相比，第二實(shí)施例能夠降低單位像素10中柵電極的數(shù)量?？梢允瓜袼爻叽缱钚?化。由于不必提供傳輸柵電極30,因而可以從單位像素10中降低提供柵電極的面積，并增 大光電轉(zhuǎn)換部21的面積，以提高靈敏度。由于不需要對(duì)施加至傳輸柵電極30的時(shí)鐘脈沖 Vtr加以控制，因而能夠簡(jiǎn)化包括TG 16的邏輯電路的構(gòu)造。
[0106](第三實(shí)施例）
[0107] 第一和第二實(shí)施例提供了獨(dú)立地形成光電轉(zhuǎn)換部21和電荷保持部22的示例。然 而，本公開不限于此。例如，如圖17所示，可以將光電轉(zhuǎn)換部21和電荷保持部22形成在同 一區(qū)域中。換言之，還將光電轉(zhuǎn)換部21用作電荷保持部22。這一構(gòu)造將絕緣膜34和倍增 柵電極31形成在光電轉(zhuǎn)換部21之上。
[0108] 在這樣的構(gòu)造中，空穴累積層25對(duì)應(yīng)于電荷阻擋部26。沿半導(dǎo)體基板20的厚度 方向在位置上對(duì)應(yīng)于光電轉(zhuǎn)換部21的電位近似等于根據(jù)第一實(shí)施例的在位置上對(duì)應(yīng)于電 荷保持部22的電位。向倍增柵電極31施加時(shí)鐘脈沖VMG能夠使電荷倍增。
[0109] 與第二實(shí)施例類似，根據(jù)第三實(shí)施例的像素10不包括傳輸柵電極30。與根據(jù)第一 實(shí)施例的構(gòu)造相比，第三實(shí)施例能夠降低單位像素10中的柵電極的數(shù)量。光電轉(zhuǎn)換部21 也被用作電荷保持部22。與第二實(shí)施例相比，能夠進(jìn)一步降低像素尺寸?？梢詮膯挝幌袼?10中降低提供柵電極的面積，并增大光電轉(zhuǎn)換部21的面積，以提高靈敏度。由于不需要對(duì) 施加至傳輸柵電極30的時(shí)鐘脈沖Vtr加以控制，因而能夠簡(jiǎn)化包括TG 16的邏輯電路的構(gòu) 造。
[0110] (第四實(shí)施例）
[0111] 上文提到的實(shí)施例提供了在半導(dǎo)體基板20的表面20a上經(jīng)由絕緣膜34形成倍增 柵電極31的示例。根據(jù)第四實(shí)施例，如圖18所示，半導(dǎo)體基板包括在半導(dǎo)體基板20的厚 度方向上被整形成溝槽的倍增柵電極31。
[0112] 根據(jù)與第三實(shí)施例類似的第四實(shí)施例，將光電轉(zhuǎn)換部21和電荷保持部22形成在 同一區(qū)域中。光電轉(zhuǎn)換部21也被用作電荷保持部22。也就是說，空穴累積層25也被用作 電荷阻擋部26。將根據(jù)實(shí)施例的倍增柵電極31形成為使其從半導(dǎo)體基板20的表面20a部 分露出，并且包含在空穴累積層25中。將絕緣膜34置于倍增柵電極31和空穴累積層25 之間。如圖19所示，將根據(jù)實(shí)施例的倍增柵電極31形成為圍繞光電轉(zhuǎn)換部21 (電荷保持 部22)。也就是說，如圖20所示，倍增柵電極31垂直于光電轉(zhuǎn)換部21、FD部23和RD部24 的布置方向。倍增柵電極31在沿表面20a的方向上夾入光電轉(zhuǎn)換部21 (電荷保持部22)。 圖18是沿圖19的XVIII-XVIII線截取的截面圖。圖20是沿圖19的XX-XX線截取的截面 圖。
[0113] 如圖18所示，根據(jù)實(shí)施例的構(gòu)造在沿表面20a的方向上按以下列舉的順序布置 倍增柵電極31、絕緣膜34、空穴累積層25 (電荷阻擋部26)和光電轉(zhuǎn)換部21 (電荷保持部 22)。如圖21所示，將沿該布置方向的電位整形為在光電轉(zhuǎn)換部21(電荷保持部22)中形 成勢(shì)阱。將電位整形成類似于根據(jù)上文提到的實(shí)施例的沿半導(dǎo)體基板20的厚度方向在位 置上對(duì)應(yīng)于電荷保持部22的電位。向倍增柵電極31施加時(shí)鐘脈沖VMG能夠使電荷倍增。 圖21所示的電位對(duì)應(yīng)于圖18中沿XXI方向的電位。
[0114] 倍增柵電極31的溝槽形狀能夠防止倍增柵電極31和絕緣膜34干擾入射光。在 根據(jù)第三和第四實(shí)施例光電轉(zhuǎn)換部21也被用作電荷保持部22時(shí)，這能夠確保入射在光電 轉(zhuǎn)換部21上的光的量。
[0115] 實(shí)施例提供了將倍增柵電極31形成為使其圍繞光電轉(zhuǎn)換部21 (電荷保持部22) 的示例，如圖19所示?？梢灾恍鑼㈦姾勺钃醪?6和絕緣膜34置于溝槽化倍增柵電極31和 電荷保持部22之間。然而，如實(shí)施例中所述，提高倍增柵電極31的面對(duì)電荷保持部22的 面積能夠更有效地使電荷倍增。
[0116] (第五實(shí)施例）
[0117] 上文提到的實(shí)施例為施加至倍增柵電極31的時(shí)鐘脈沖VMG采用0V的低偏壓。第 五實(shí)施例米用低于0V的低偏壓。下文將描述將低偏壓設(shè)定為-0. 5V的不例。
[0118] 如第一實(shí)施例中所述，將低偏壓設(shè)定至0V的示例將N型多晶硅用于倍增柵電極 31。絕緣膜34和倍增柵電極31之間的界面在半導(dǎo)體基板20的厚度方向上在包括電荷阻擋 部26和電荷保持部22的電位中表現(xiàn)出略微為正的電位。設(shè)想施加至倍增柵電極31的VMG 在電荷保持部22中從高偏壓變換至低偏壓的情況。信號(hào)電荷100移向半導(dǎo)體基板20的表 面20a側(cè)，從而使信號(hào)電荷100倍增。在這種情況下，信號(hào)電荷100可能未被局部轉(zhuǎn)移至電 荷保持部22,并可能停留在表面20a的附近。另一方面，實(shí)施例將低偏壓設(shè)定到諸如-0. 5V 的負(fù)值。如圖22所示，實(shí)施例能夠使絕緣膜34和倍增柵電極31之間的界面的電位近似于 地電位。因此，實(shí)施例能夠在不使信號(hào)電荷100留在表面20a附近的情況下將信號(hào)電荷100 轉(zhuǎn)移至電荷保持部22。
[0119] (其它實(shí)施例）
[0120] 盡管已經(jīng)描述了本公開的具體優(yōu)選實(shí)施例，但是應(yīng)當(dāng)清楚地理解，本公開不限于 此，在本公開的精神和范圍內(nèi)可以通過各種其它方式對(duì)其予以實(shí)施。
[0121] 第四實(shí)施例描述了像素10包括溝槽化的倍增柵電極31并且光電轉(zhuǎn)換部21也被 用作電荷保持部22的示例。然而，即使獨(dú)立地提供光電轉(zhuǎn)換部21和電荷保持部22,也可以 使倍增柵電極31溝槽化。具體而言，可以形成溝槽化的倍增柵電極31，使其在垂直于光電 轉(zhuǎn)換部21、電荷保持部22、FD部23和RD部24的布置方向的方向上以及在沿表面20a的 方向上夾入電荷保持部22中。
[0122] 可替換地，如圖23所示，可以將倍增柵電極31嵌入在半導(dǎo)體基板20內(nèi)。根據(jù)該 實(shí)施例，例如，可采用SOI基板作為半導(dǎo)體基板20。如果包括在SOI基板中的絕緣層設(shè)置 在倍增柵電極31和電荷保持部22之間，那么該絕緣層能夠起到上述實(shí)施例所述的絕緣膜 34的作用。在電荷保持部22和絕緣膜34之間形成電荷阻擋部26。實(shí)施例能夠防止由于 表面電平導(dǎo)致的噪聲影響，這是因?yàn)殡姾勺钃醪?6、FD部23或RD部24未從半導(dǎo)體基板 20的表面露出。即使光電轉(zhuǎn)換部21也被用作電荷保持部22,也可以在無需如第三實(shí)施例 所要求的那樣向光接收表面提供倍增柵電極31的情況下使電荷倍增。也可以在無需像第 四實(shí)施例所要求的那樣提供形成溝槽的空間的情況下使電荷倍增。與第三和第四實(shí)施例相 t匕，能夠進(jìn)一步降低像素尺寸。單位像素10能夠減小布置柵電極的面積，并增大光電轉(zhuǎn)換 部21的面積，以提高靈敏度。圖23示出了將傳輸柵電極30、R0G電極32和RG電極33嵌 入到半導(dǎo)體基板20中的構(gòu)造?？梢詢H嵌入倍增柵電極31。
[0123] 上述實(shí)施例描述了按照二維矩陣布置單位像素10以用作面積傳感器的示例。也 能夠以一維方式提供單位像素10,以用作線性傳感器。
[0124] 上述實(shí)施例描述了采用包括FD部23和RD部24的單位像素10的CMOS圖像傳感 器的示例。將電荷保持部22中存儲(chǔ)的電荷轉(zhuǎn)移至FD部23 (包括源跟隨器電路27)。RD部 24使FD部23的電荷復(fù)位。然而，本公開不限于此。例如，可以采用電荷耦合器件（CCD)將 電荷保持部22中存儲(chǔ)的電荷轉(zhuǎn)移至包括垂直寄存器的CCD圖像傳感器。
[0125] 上述實(shí)施例描述了被設(shè)定至地電位的半導(dǎo)體基板20的示例。然而，本公開不限于 此。應(yīng)當(dāng)指出，時(shí)鐘脈沖（Vtr、VMG、VR0G和VRG)被施加至傳輸柵電極30、倍增柵電極31、 R0G電極32和RG電極33,并且該時(shí)鐘脈沖有利地采用小于等于半導(dǎo)體基板20的電位的低 偏置電壓。
[0126] 盡管已經(jīng)參考本公開的實(shí)施例描述了本公開，但要理解本公開不限于實(shí)施例和構(gòu) 造。本公開意在覆蓋各種修改和等價(jià)布置。此外，除卻所述的各種組合和配置之外，其它包 括更多、更少的元件或者只包括單個(gè)元件的組合和配置也落在本公開的精神和范圍內(nèi)。
【權(quán)利要求】
1. 一種固態(tài)成像裝置，包括： 多個(gè)像素（10)， 其中，每一像素（10)包括： 具有第二導(dǎo)電類型的光電轉(zhuǎn)換部（21)，其布置在具有第一導(dǎo)電類型的半導(dǎo)體基板 (20) 的表面的表層部分中，并且將入射在所述表面上的光轉(zhuǎn)換為電荷； 具有第二導(dǎo)電類型的電荷保持部（22)，其存儲(chǔ)所述光電轉(zhuǎn)換部（21)中產(chǎn)生的電荷，并 被布置在所述半導(dǎo)體基板（20)中； 倍增柵電極（31)，其與所述電荷保持部（22)電容耦合，并經(jīng)由絕緣膜（34)布置在所述 半導(dǎo)體基板（20)上；以及 電荷阻擋部（26)，其被布置在所述電荷保持部（22)和所述絕緣膜（34)之間的在所述 倍增柵電極（31)和所述電荷保持部（22)電容耦合的位置處，并且所述電荷阻擋部（26)具 有第一導(dǎo)電類型，并且所述電荷阻擋部的雜質(zhì)濃度高于所述半導(dǎo)體基板的濃度。
2. 根據(jù)權(quán)利要求1所述的固態(tài)成像裝置， 其中，所述倍增柵電極（31)的至少一部分經(jīng)由所述絕緣膜（34)布置在所述半導(dǎo)體基 板（20)的表面之上，以便在垂直于所述表面的厚度方向上與所述電荷保持部（22)重疊； 其中，所述電荷阻擋部（26)被布置在所述半導(dǎo)體基板（20)的表面的表層部分中；并且 其中，所述電荷阻擋部（26)的至少一部分在垂直于所述表面的方向上與所述倍增柵 電極（31)重疊。
3. 根據(jù)權(quán)利要求1所述的固態(tài)成像裝置， 其中，所述倍增柵電極（31)被布置在沿垂直于所述表面的厚度方向設(shè)置在所述半導(dǎo) 體基板（20)的表面上的溝槽中；并且 其中，所述電荷阻擋部（26)的至少一部分在平行于所述表面的水平方向與所述倍增 柵電極（31)重疊。
4. 根據(jù)權(quán)利要求2或3所述的固態(tài)成像裝置， 其中，所述光電轉(zhuǎn)換部（21)和所述電荷保持部（22)相互分離開；并且 其中，每一像素（10)還包括傳輸柵電極（30)，所述傳輸柵電極（30)在所述光電轉(zhuǎn)換部 (21) 和所述電荷保持部（22)之間經(jīng)由所述絕緣膜（34)布置在所述半導(dǎo)體基板（20)的表 面之上。
5. 根據(jù)權(quán)利要求4所述的固態(tài)成像裝置， 其中，每一像素（10)還包括低濃度區(qū)域（50)，所述低濃度區(qū)域（50)具有第二導(dǎo)電類型 并且濃度低于所述光電轉(zhuǎn)換部（21)和所述電荷保持部（22)的濃度，并且所述低濃度區(qū)域 (50)被布置在所述半導(dǎo)體基板（20)的所述光電轉(zhuǎn)換部（21)和所述電荷保持部（22)之間 的表層部分處。
6. 根據(jù)權(quán)利要求2或3所述的固態(tài)成像裝置， 其中，所述光電轉(zhuǎn)換部（21)和所述電荷保持部（22)相互鄰接。
7. 根據(jù)權(quán)利要求4到6中的任一項(xiàng)所述的固態(tài)成像裝置， 其中，所述電荷保持部（22)的雜質(zhì)濃度高于所述光電轉(zhuǎn)換部（21)的雜質(zhì)濃度。
8. 根據(jù)權(quán)利要求2或3所述的固態(tài)成像裝置， 其中，所述電荷保持部（22)和所述光電轉(zhuǎn)換部（21)被一體化；并且 其中，所述光電轉(zhuǎn)換部（21)與所述電荷保持部（22)合并。
9. 根據(jù)權(quán)利要求1到8中的任一項(xiàng)所述的固態(tài)成像裝置， 其中，所述電荷阻擋部（26)中的僅一部分與所述倍增柵電極（31)重疊。
10. 根據(jù)權(quán)利要求1到9中的任一項(xiàng)所述的固態(tài)成像裝置， 其中，每一像素（10)還包括具有第二導(dǎo)電類型的浮置擴(kuò)散部（23)、具有第二導(dǎo)電類型 的復(fù)位漏極部（24)、讀取柵電極（32)和復(fù)位柵電極（33); 其中，所述浮置擴(kuò)散部（23)被布置在所述半導(dǎo)體基板（20)的表面的表層部分處； 其中，所述浮置擴(kuò)散部（23)與所述光電轉(zhuǎn)換部（21)、所述電荷保持部（22)和所述電荷 阻擋部（26)分離開； 其中，所述浮置擴(kuò)散部（23)連接至將電荷轉(zhuǎn)換成電壓的源跟隨器電路（27); 其中，所述復(fù)位漏極部（24)被布置在所述半導(dǎo)體基板（20)的表面的表層部分處； 其中，所述復(fù)位漏極部（24)與所述光電轉(zhuǎn)換部（21)、所述電荷保持部（22)、所述電荷 阻擋部（26)和所述浮置擴(kuò)散部（23)分離開； 其中，所述讀取柵電極（32)在所述電荷阻擋部（26)和所述浮置擴(kuò)散部（23)之間經(jīng)由 所述絕緣膜（34)布置在所述半導(dǎo)體基板（20)的表面之上；并且 其中，所述復(fù)位柵電極（33)在所述浮置擴(kuò)散部（23)和所述復(fù)位漏極部（24)之間經(jīng)由 所述絕緣膜（34)布置在所述半導(dǎo)體基板（20)的表面之上。
11. 根據(jù)權(quán)利要求1到10中的任一項(xiàng)所述的固態(tài)成像裝置， 其中，所述電荷阻擋部（26)的雜質(zhì)濃度大于或等于1.5X1017cnT3且小于或等于 3. 0X1018cnT3。
12. 根據(jù)權(quán)利要求1到11中的任一項(xiàng)所述的固態(tài)成像裝置， 其中，所述多個(gè)像素（10)被布置成二維矩陣。
13. -種驅(qū)動(dòng)根據(jù)權(quán)利要求1到12中的任一項(xiàng)所述的固態(tài)成像裝置的方法，包括： 向所述倍增柵電極（31)施加具有高偏壓和低偏壓的時(shí)鐘脈沖； 在存儲(chǔ)時(shí)段期間向所述倍增柵電極（31)施加所述低偏壓，以將電荷存儲(chǔ)在所述電荷 保持部（22)中；以及 在倍增時(shí)段期間向所述倍增柵電極（31)施加至少所述高偏壓，以使存儲(chǔ)在所述電荷 保持部（22)中的電荷倍增。
14. 根據(jù)權(quán)利要求13所述的驅(qū)動(dòng)固態(tài)成像裝置的方法，還包括： 在所述倍增時(shí)段期間向所述倍增柵電極（31)施加至少兩次所述高偏壓。
15. 根據(jù)權(quán)利要求13或14所述的驅(qū)動(dòng)固態(tài)成像裝置的方法， 其中，所述低偏壓低于所述半導(dǎo)體基板（20)的電位。
【文檔編號(hào)】H01L27/146GK104115271SQ201380008616
【公開日】2014年10月22日 申請(qǐng)日期:2013年2月6日 優(yōu)先權(quán)日:2012年2月9日
【發(fā)明者】立野善英, 山城貴久, 余鄉(xiāng)幸明 申請(qǐng)人:株式會(huì)社電裝