半導(dǎo)體基板的評價(jià)方法、評價(jià)用半導(dǎo)體基板、半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明是在EP基板1上，成長與EP基板1不同的導(dǎo)電型EP層2。在EP層2上形成分離氧化膜9。通過離子注入，形成與EP層2相同的導(dǎo)電型井5，并且在分離氧化膜9的正下方利用自對準(zhǔn)形成通道阻絕層10。在井5中，使與井5不同的導(dǎo)電型摻雜物擴(kuò)散而在井5內(nèi)形成pn接合7。形成多個(gè)以擴(kuò)散層6作為一電極、以EP基板1的背面1a作為另一電極的單元20而用作TEG，對來自井中的空乏層8以及EP層2與EP基板1的界面的空乏層4的2個(gè)空乏層的接合漏電電流進(jìn)行測定。因此，可提供一種可對CCD、CMOS傳感器等要求高良率的產(chǎn)品中使用的高質(zhì)量晶圓的漏電電流特性高精度地進(jìn)行評價(jià)的半導(dǎo)體基板的評價(jià)方法以及半導(dǎo)體基板及半導(dǎo)體裝置。
【專利說明】半導(dǎo)體基板的評價(jià)方法、評價(jià)用半導(dǎo)體基板、半導(dǎo)體裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體基板的評價(jià)方法，特別是硅晶圓的表層附近的電氣特性的評價(jià)方法以及半導(dǎo)體基板及半導(dǎo)體裝置，尤其是關(guān)于一種半導(dǎo)體基板的接合漏電電流評價(jià)方法與該評價(jià)方法中所使用的半導(dǎo)體基板及半導(dǎo)體裝置。

【背景技術(shù)】
[0002]隨著內(nèi)存、CXD等固體攝像組件等半導(dǎo)體裝置的微細(xì)化、高性能化，為了提高其等的產(chǎn)品收益率，要求作為材料的硅晶圓亦高質(zhì)量化，且不斷開發(fā)出應(yīng)對該要求的各種硅晶圓。固體攝像組件中，硅基板的質(zhì)量會產(chǎn)生較大的影響，尤其是推測會對產(chǎn)品特性造成直接影響的晶圓表層部的結(jié)晶性較為重要。作為改善表層質(zhì)量的方法，有以下方法:1)在包含惰性氣體或氫的環(huán)境中進(jìn)行高溫處理；2)通過改善提拉條件而減少原生(Grown — in)缺陷；3)開發(fā)磊晶成長晶圓等。
[0003]尤其是固體攝像組件是將光轉(zhuǎn)換成電訊號，因而使光射入至半導(dǎo)體內(nèi)部，由所產(chǎn)生的電訊號構(gòu)筑影像。因此，最表面的質(zhì)量自不待言，距離表面數(shù)ym左右的深度的質(zhì)量亦非常重要。
[0004]另外，作為硅晶圓的表面質(zhì)量的電氣特性的評價(jià)方法，已知有氧化膜耐壓(GOI)評價(jià)。該氧化膜耐壓(GOI)評價(jià)是在硅表面通過熱氧化而形成閘極氧化膜，且在其上形成電極，因此對作為絕緣體的硅氧化膜施加電應(yīng)力，根據(jù)其絕緣程度而評價(jià)硅表面質(zhì)量。即，若原來的硅表面存在缺陷或金屬雜質(zhì)，則該缺陷或金屬雜質(zhì)會因熱氧化而被導(dǎo)入至硅氧化膜中，形成不均勻的絕緣體。亦即，若存在缺陷、雜質(zhì)，則絕緣性降低，因而通過觀察其絕緣性的降低程度而評價(jià)硅表面質(zhì)量。
[0005]在實(shí)際器件中，GOI評價(jià)關(guān)系到MOSFET的閘極氧化膜可靠性，業(yè)界針對于改善該閘極氧化膜可靠性而開發(fā)出各種晶圓。GOI評價(jià)尤其是對關(guān)于與COP有關(guān)的原生缺陷的研究、晶圓、器件的改善提供了很大的幫助。但是，雖然在GOI中無問題但器件良率降低的情況當(dāng)然有可能存在，特別是近年來隨著器件的高集成化，此種現(xiàn)象的數(shù)量不斷增多。尤其是在固體攝像組件中，有來自空乏層外的中性區(qū)域的擴(kuò)散電流對器件良率造成影響等現(xiàn)象，根據(jù)其原理而考慮，認(rèn)為必須減低起因于晶圓的漏電電流。
[0006]雖然面對上述問題進(jìn)行了硅晶圓基板的開發(fā)、改善，但存在若不實(shí)際地制作固體攝像組件等器件并評價(jià)，則并無法判別效果的問題。因此，以往著眼于亦可稱作固體攝像組件的心臟部的受光部的結(jié)構(gòu)，在晶圓面內(nèi)形成Pn接合，測定其漏電電流，因此評價(jià)晶圓質(zhì)量(例如參照專利文獻(xiàn)I)。在專利文獻(xiàn)I中，作為對形成在晶圓面內(nèi)的ρη接合的漏電電流進(jìn)行測定的單元結(jié)構(gòu)，揭示有具有保護(hù)環(huán)(guard ring)的結(jié)構(gòu)。該結(jié)構(gòu)是在ρη接合的周圍部分設(shè)置保護(hù)環(huán)，利用該保護(hù)環(huán)將漏電電流的面積成分(由擴(kuò)散電流及產(chǎn)生電流構(gòu)成)與周圍成分(表面產(chǎn)生電流)分開。亦即，根據(jù)該結(jié)構(gòu)，可通過調(diào)整施加于保護(hù)環(huán)的電壓，而控制ρη接合的周圍部分的空乏層寬度，從而抑制來自于其周圍部分的漏電電流。
[0007]專利文獻(xiàn)1:日本專利第3250158號公報(bào)


【發(fā)明內(nèi)容】

[0008]但是，現(xiàn)有的半導(dǎo)體基板的評價(jià)方法中，GOI中的評價(jià)區(qū)域(深度)至多不過表面數(shù)十nm，即便關(guān)于漏電電流，評價(jià)區(qū)域(深度)亦僅為Iym左右，未能進(jìn)行反映較深區(qū)域的基板質(zhì)量的評價(jià)。
[0009]本發(fā)明是鑒于上述問題研究而成者，因而其課題在于提供一種可對(XD、CMOS傳感器等要求高良率的產(chǎn)品中使用的高質(zhì)量晶圓的漏電電流特性，能夠以高精度地進(jìn)行評價(jià)的半導(dǎo)體基板的評價(jià)方法以及半導(dǎo)體基板及半導(dǎo)體裝置。
[0010]為解決上述課題，本發(fā)明的半導(dǎo)體基板的評價(jià)方法的特征在于:在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層(channel stop layer)，在該井中，使與該井不同的第I導(dǎo)電型摻雜物擴(kuò)散，將設(shè)置ρη接合作為一方的電極，以上述半導(dǎo)體基板的未成長有磊晶層的面作為另一電極，將此視作一個(gè)單元，在上述半導(dǎo)體基板上形成多個(gè)該單元而用作TEG(Test Element Group,試驗(yàn)組件組)，測定來自形成于各井中的空乏層及形成于磊晶層與半導(dǎo)體基板界面的空乏層此2個(gè)空乏層的接合漏電電流。
[0011]根據(jù)本發(fā)明的評價(jià)方法，為了對硅晶圓等半導(dǎo)體基板的電氣特性進(jìn)行評價(jià)，成長與基板不同的導(dǎo)電型(第2導(dǎo)電型)的磊晶層(EP層)。因此，EP層與半導(dǎo)體基板的界面成為Pn接合，通過該ρη接合可形成空乏層。又，形成與EP層相同的導(dǎo)電型的井，在該井中使與該井不同的第I導(dǎo)電型的摻雜物擴(kuò)散而設(shè)置Pn接合。因此，可在井中形成空乏層。并且，將形成于井中的擴(kuò)散層作為一電極，將半導(dǎo)體基板未成長有磊晶層的面作為另一電極而視作一個(gè)單元，使用由多個(gè)單元構(gòu)成的TEG(試驗(yàn)組件組)進(jìn)行接合漏電電流評價(jià)。因此，除表面附近的晶圓質(zhì)量以外，亦可進(jìn)行反映EP層與半導(dǎo)體基板的界面附近的較深區(qū)域的晶圓質(zhì)量的高精度的晶圓評價(jià)(漏電電流特性評價(jià))。
[0012]進(jìn)而，在本發(fā)明中，由于在井的接合周圍設(shè)置有通道阻絕層，因而可防止因分離氧化膜或表面/界面位準(zhǔn)等的影響而在井周圍產(chǎn)生寄生空乏電容。因此，可防止在測定接合漏電電流之時(shí)，將來自井周圍的漏電電流(周圍成分)亦測定在內(nèi)。
[0013]另外，本發(fā)明中，在上述半導(dǎo)體基板上成長上述磊晶層之后，在該磊晶層上形成具有開口部分的分離氧化膜，通過離子注入而在上述開口部分正下方形成上述井，并且在上述分離氧化膜正下方通過該離子注入所注入的摻雜物形成上述通道阻絕層。因此，可利用同一步驟(離子注入步驟)形成井與通道阻絕層兩者，可使制造步驟變得簡單。
[0014]另外，在本發(fā)明的井形成時(shí)，不形成上述分離氧化膜以外的氧化膜而直接進(jìn)行離子注入，且該離子注入中的注入量設(shè)定為不產(chǎn)生影響GOI (氧化膜耐壓)的缺陷的范圍內(nèi)。
[0015]通常在井形成的離子注入之前，如日本特開平6 - 163844號公報(bào)或日本特開平7 - 201974號公報(bào)所記載般，在分離氧化膜以外的部位形成薄的屏蔽氧化膜(screenoxide film)(熱氧化膜)。相對于此，根據(jù)本發(fā)明，并不形成離子注入前的熱氧化膜(屏蔽氧化膜)而直接進(jìn)行離子注入，因而可免除形成屏蔽氧化膜的步驟，且可在消除了因離子注入而導(dǎo)入的缺陷(影響GOI的缺陷)的狀態(tài)下進(jìn)行晶圓評價(jià)。
[0016]另外，本發(fā)明中，較佳為上述井上的電極的電極面積為4mm2以下。因此，可將測定接合漏電電流時(shí)的位置分辨率確保為較高，可防止測定漏流時(shí)的電流值變得過大。
[0017]另夕卜，本發(fā)明中，較佳為上述井的摻雜物濃度為IX 1016atoms/cm3?I X 1017atoms/cm3且深度為2μπι以下，在上述井內(nèi)部形成的擴(kuò)散層的摻雜物濃度為I X 1018atoms/cm3?5 X 102°atoms/cm3且深度為Ιμπι以下，上述通道阻絕層的摻雜物濃度為I X 1016atoms/cm3?I X 1017atoms/cm3且深度為0.5 μ m以下。根據(jù)本
【發(fā)明者】的見解，通過設(shè)定為該等數(shù)值范圍內(nèi)，可高精度地測定接合漏電電流。
[0018]本發(fā)明的評價(jià)用半導(dǎo)體基板的特征在于:在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層，在該井中使與該井不同的第I導(dǎo)電型摻雜物擴(kuò)散，設(shè)置ρη接合而作為一電極且以上述半導(dǎo)體基板的未成長有磊晶層的面作為另一電極而視作一個(gè)單元，在上述半導(dǎo)體基板上形成多個(gè)該單元而用作TEG(試驗(yàn)組件組)。通過本發(fā)明的評價(jià)用半導(dǎo)體基板，可獲得與本發(fā)明的半導(dǎo)體基板的評價(jià)方法相同的效果。
[0019]本發(fā)明的半導(dǎo)體裝置的特征在于:在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層，在該井中使與該井不同的第I導(dǎo)電型摻雜物擴(kuò)散，設(shè)置ρη接合而作為一電極且以上述半導(dǎo)體基板的未成長有磊晶層的面作為另一電極而視作一個(gè)單元。通過本發(fā)明的半導(dǎo)體裝置，可獲得與本發(fā)明的半導(dǎo)體基板的評價(jià)方法相同的效果。
[0020]如上所述，根據(jù)本發(fā)明(半導(dǎo)體基板的評價(jià)方法、評價(jià)用半導(dǎo)體基板、半導(dǎo)體裝置)，可對CCD、CM0S傳感器等要求高良率的產(chǎn)品中使用的高質(zhì)量晶圓的漏流特性簡便且高精度地進(jìn)行評價(jià)。

【專利附圖】

【附圖說明】
[0021]圖1是硅晶圓100的俯視圖。
[0022]圖2是以示意方式表示單元20的剖面結(jié)構(gòu)的圖。
[0023]圖3Α是表示單元的制造步驟中EP層成長步驟的圖。
[0024]圖3Β是表示單元的制造步驟中屏蔽氧化膜形成步驟的圖。
[0025]圖3C是表示單元的制造步驟中開口步驟的圖。
[0026]圖3D是表示單元的制造步驟中離子注入步驟的圖。
[0027]圖3Ε是表示單元的制造步驟中接合層擴(kuò)散步驟的圖。
[0028]圖4Α是表示實(shí)施例1的結(jié)構(gòu)的表面?zhèn)鹊穆╇婋娏鳒y定結(jié)果的圖。
[0029]圖4Β是表示實(shí)施例1的結(jié)構(gòu)的背面?zhèn)鹊穆╇婋娏鳒y定結(jié)果的圖。
[0030]圖5是表示比較例I的結(jié)構(gòu)的漏電電流測定結(jié)果的圖。
[0031]圖6是表示比較例2的結(jié)構(gòu)的漏電電流測定結(jié)果的圖。
[0032]圖7是表示現(xiàn)有的具有保護(hù)環(huán)31的單元30的圖。
[0033]符號說明
[0034]IEP基板(半導(dǎo)體基板)
[0035]2EP層(磊晶層)
[0036]3、7 ρη 接合
[0037]4、8 空乏層
[0038]5井
[0039]6擴(kuò)散層
[0040]9分離氧化膜
[0041]10通道阻絕層
[0042]20單元(半導(dǎo)體裝置)
[0043]100硅晶圓(評價(jià)用半導(dǎo)體基板)

【具體實(shí)施方式】
[0044]以下，參照圖式對本發(fā)明的實(shí)施形態(tài)進(jìn)行說明。圖1是表示作為本發(fā)明的評價(jià)用半導(dǎo)體基板的硅晶圓100的俯視圖。圖2是圖1的部位101處的I1-1I剖面圖，示出作為本發(fā)明的半導(dǎo)體裝置的接合漏電電流測定用的單元20的接合結(jié)構(gòu)(剖面結(jié)構(gòu))。另外，圖7中示出現(xiàn)有(日本專利第3250158號公報(bào))的單元30的接合結(jié)構(gòu)(具有保護(hù)環(huán)31的結(jié)構(gòu))。圖2的單元20形成于圖1的硅晶圓100的面內(nèi)的多個(gè)部位。由該等多個(gè)單元20構(gòu)成用以進(jìn)行硅晶圓100的質(zhì)量評價(jià)的TEG(試驗(yàn)組件組)。另外，圖1的部位101從形成有單元20的多個(gè)部位中任意選擇的一個(gè)部位。圖2的單元20的接合結(jié)構(gòu)與現(xiàn)有的接合結(jié)構(gòu)30 (參照圖7)的最大差異在于，在單元20中，在表層附近以及EP層/EP基板界面的2個(gè)部位存在空乏層。以下，對單元20的接合結(jié)構(gòu)進(jìn)行詳細(xì)說明。
[0045]圖2的單元20以如下方式構(gòu)成。即，所述單元20包含:EP基板I ;形成于該EP基板I上的磊晶層(EP層)2 ;形成于該EP層2的表層附近的井5 ;形成于該井5中的擴(kuò)散層6 ;及形成于井5的接合周圍的分離氧化膜9的正下方的信道阻絕層10。該單元20的特征在于，第一，變換EP基板I與EP層2的導(dǎo)電型。亦即，EP層2的導(dǎo)電型與EP基板I不同。因此，在EP基板I與EP層2的界面3形成ρη接合，且形成由該ρη接合所引起的空乏層4。另外，EP層2的摻雜物濃度小于EP基板I的摻雜物濃度。因此，可使空乏層4擴(kuò)展至EP層2側(cè)，其結(jié)果，可進(jìn)行EP層2的質(zhì)量評價(jià)。
[0046]井5形成于分離氧化膜9的開口部分91正下方。該井5與EP層2為相同的導(dǎo)電型。并且，井5的濃度(井濃度)為單元20的特征之一。S卩，井5在lX1016atoms/cm3?I X 1017atoms/cm3的范圍內(nèi)。尤其是在注入硼離子而形成井5的情形時(shí),若濃度過高,貝Ij會因離子注入而形成位錯(cuò)，從而容易在井5中形成缺陷。當(dāng)然，若濃度過低，則會受原本的基板電阻(EP基板I的電阻)的影響，而難以進(jìn)行穩(wěn)定的漏電電流測定。若在本發(fā)明人等所發(fā)現(xiàn)的上述范圍內(nèi)，則不會產(chǎn)生位錯(cuò)，可實(shí)現(xiàn)穩(wěn)定的測定。另外，井5的深度較佳為2μπι以下。
[0047]另外，分離氧化膜9是形成于EP層2上(精確而言擴(kuò)散層6及通道阻絕層10上)用以將單元20與其他部分絕緣分離的氧化膜。該分離氧化膜9的厚度是考慮后述的通道阻絕層10而設(shè)定。
[0048]擴(kuò)散層6形成于井5中(遍及自井5的表面至井5內(nèi)部的某一深度的范圍而形成)，所述擴(kuò)散層6為與井5不同的導(dǎo)電型摻雜物擴(kuò)散而成的層。由于井5 (除擴(kuò)散層6以外的部分)與擴(kuò)散層6為相互不同的導(dǎo)電型，因此，這些的界面7成為ρη接合。因此，在井5內(nèi)形成由ρη接合7所引起的空乏層8。擴(kuò)散層6的摻雜物濃度較佳為I X 1018atoms/cm3?5X 102Clatoms/cm3的范圍。另外,擴(kuò)散層6的深度較佳為I μ m以下。通過使擴(kuò)散層6的摻雜物濃度或深度在上述范圍內(nèi)，可設(shè)定適于測定接合漏電電流的空乏層8。另外，以下將井5中除擴(kuò)散層6以外的部分以符號「51」表不,且將該符號「51」的部分稱為非擴(kuò)散層。
[0049]另外，將擴(kuò)散層6作為單元20的一電極。作為該電極的擴(kuò)散層6的面積(ρη接合7的面積)較佳為1mm2以下，更佳為4mm2以下。若電極面積大于4mm2，則有測定漏電電流時(shí)的位置分辨率降低，漏電電流的值變得過大的情形。其結(jié)果，難以顯現(xiàn)出晶圓質(zhì)量較差時(shí)的漏電電流與質(zhì)量良好時(shí)的漏流的差。另外，相反地若電極面積過小，則有漏電電流的值變得過小的情形，難以準(zhǔn)確地判定晶圓質(zhì)量的優(yōu)劣。因此，電極面積的下限適宜地設(shè)定為不使漏電電流的值變得過小。
[0050]通道阻絕層10形成于井5的接合周圍(ρη接合7的周緣部周圍)。換而言之，信道阻絕層10形成于分離氧化膜9的正下方。該通道阻絕層10為與非擴(kuò)散層51相同的摻雜物、即為與非擴(kuò)散層51相同的導(dǎo)電型的層。通道阻絕層10的摻雜物濃度較佳為lX1016atoms/cm3?I X 1017atoms/cm3的范圍。另夕卜,通道阻絕層10的深度較佳為0.5 μ m以下。利用信道阻絕層10，可防止因分離氧化膜9或表面/界面位準(zhǔn)等的影響而在井5周圍產(chǎn)生寄生空乏電容。其結(jié)果，可防止在測定接合漏電電流之時(shí)，將來自井5周圍的漏電電流(周圍成分)也測定在內(nèi)。另外，通過使通道阻絕層10的摻雜物濃度或深度在上述范圍內(nèi)，可避免因后述的形成通道阻絕層10時(shí)的離子注入而產(chǎn)生影響GOI (氧化膜耐壓)的缺陷。
[0051]在具有以上所說明的構(gòu)成的單元20中，如上所述般以擴(kuò)散層6作為一電極，以EP基板I的未成長有EP層2的面la(以下，稱為背面)作為另一電極而用于接合漏電電流測定。具體而言，對表面6a側(cè)及背面Ia側(cè)均施加等電位且逆向偏壓(相對于各ρη接合7、3的逆向偏壓)。繼而，監(jiān)測在表面6a及背面Ia各端子中流動的電流，作為在2個(gè)空乏層4、8中流動的接合漏電電流(空乏層中的產(chǎn)生一復(fù)合電流)。根據(jù)本發(fā)明的結(jié)構(gòu)，可對表面6a附近(空乏層8)、以及位于較其深的位置的EP層2與EP基板I的界面(空乏層4) 2個(gè)部位的空乏質(zhì)量進(jìn)行測定。因此，可精度良好地進(jìn)行硅晶圓100的評價(jià)。
[0052]其次，說明單元20的制造方法。圖3A?圖3E是表示單元20的制造步驟的一例的流程圖。首先，在EP基板I上磊晶成長EP層2(圖3A的EP層成長步驟)。將這些EP基板1、EP層2作為質(zhì)量評價(jià)對象的被評價(jià)基板。繼而，在該被評價(jià)基板上(EP層2上)形成作為屏蔽的屏蔽氧化膜90 (圖3B的屏蔽氧化膜形成步驟)。該屏蔽氧化膜90可為熱氧化亦可為CVD，但應(yīng)注意以下方面。即，之后為了形成井會進(jìn)行離子注入，但是，為了此時(shí)的離子少量地通過屏蔽氧化膜90而形成通道阻絕層，而設(shè)定屏蔽氧化膜90的厚度。該厚度依賴于構(gòu)成離子的元素、或離子注入條件(加速電壓等)，因而需要采用適合于步驟、設(shè)備的值。
[0053]其次，對屏蔽氧化膜90進(jìn)行光微影，且對屏蔽氧化膜90通過干式蝕刻或濕式蝕刻而進(jìn)行開口處理(圖3C的開口步驟)。此時(shí)，開口部分91相當(dāng)于圖2的ρη接合7的接合面積(電極面積)。因此，開口部分91的面積設(shè)定為使接合面積較理想為滿足4mm2以下。另外，屏蔽氧化膜90的除開口部分91以外的部分成為分離氧化膜9。
[0054]其次，通過離子注入，在EP層2中注入與EP層2相同的導(dǎo)電型的離子13 (摻雜物)(圖3D的離子注入步驟)。此時(shí)，可在開口部分91的正下方以及分離氧化膜9的正下方形成離子注入層12。該離子注入層12中，形成于開口部分91的正下方的層5發(fā)揮作為井的功能，形成于分離氧化膜9的正下方的層10發(fā)揮作為信道阻絕層的功能。另外，該井5相當(dāng)于圖2的形成擴(kuò)散層6之前的井。另外，信道阻絕層10是通過使離子13通過分離氧化膜9,即利用自對準(zhǔn)(self alignment)而形成。另外，在圖3D的步驟中，不形成分離氧化膜9以外的氧化膜(用作屏蔽氧化膜的熱氧化膜等)而直接進(jìn)行離子注入。因此，可實(shí)現(xiàn)制造步驟簡單化。另外，離子注入中的劑量設(shè)定為滿足不產(chǎn)生影響GOI (氧化膜耐壓)的缺陷的范圍，亦即滿足上述的井5的摻雜物濃度的較佳范圍(I X 1016atoms/cm3?I X 1017atoms/cm3的范圍)。進(jìn)而，離子注入中的加速電壓是考慮分離氧化膜9的厚度等，設(shè)定為可形成通道阻絕層10。實(shí)施離子注入之后，進(jìn)行恢復(fù)退火。
[0055]其次，為了在井5內(nèi)形成ρη接合，而使與井5不同的導(dǎo)電型元素?cái)U(kuò)散，形成擴(kuò)散層6(圖3Ε的擴(kuò)散步驟)。此時(shí)的擴(kuò)散可為離子注入，也可為涂布擴(kuò)散。其中，在采用離子注入的情形時(shí)，可兼有因圖3Ε的離子注入而進(jìn)行的恢復(fù)熱處理、與因圖3D的離子注入而進(jìn)行的恢復(fù)熱處理(恢復(fù)退火)。經(jīng)過以上的各步驟，可完成2處位置具有ρη接合3、7的單元20 (參照圖3Ε)。
[0056]實(shí)施例1
[0057]為確認(rèn)本發(fā)明的效果而進(jìn)行以下實(shí)驗(yàn)。另外，本發(fā)明并不限定于下述實(shí)施例。以電阻率10 Ω -cm的摻硼200mmΦ硅晶圓(對應(yīng)圖2的EP基板I)作為材料，首先將其放入至預(yù)先了解存在重金屬污染的磊晶爐中，使摻雜有磷的EP層成長。此時(shí)的EP層設(shè)為厚度10 μ m、電阻率10 Ω.cm。通過高溫(Pyro)環(huán)境1000°C、90分鐘的處理而在該基板上形成200nm的氧化膜。之后，涂布抗蝕劑，進(jìn)行光微影。此次是選擇負(fù)型抗蝕劑。在屏蔽中準(zhǔn)備各種面積的開口部，設(shè)法使得可測定接合漏電電流的面積相依性。另外，也準(zhǔn)備了以相同的面積而變化周圍長度的東西。利用緩沖HF溶液對該具有抗蝕劑的晶圓的氧化膜進(jìn)行蝕刻，以硫酸一過氧化氫混合液除去抗蝕劑后，實(shí)施RCA清洗。對該晶圓以加速電壓55KeV、劑量2X1012atoms/cm2注入硼離子，形成井及通道阻絕層。另外，此時(shí)的劑量2X 1012atomS/cm2為使井的峰值濃度達(dá)到IX 1017atomS/cm3的劑量。然后，在1000°C、氮環(huán)境下實(shí)施恢復(fù)退火后，涂布擴(kuò)散憐Ife玻璃，使憐自表面擴(kuò)散，因此在井內(nèi)形成ρη接合。
[0058]將該結(jié)構(gòu)的漏流測定結(jié)果(漏電電流的分布結(jié)果)示于圖4Α、圖4Β中。另外，圖4Α表示對本發(fā)明的晶圓100的表面102側(cè)的電極(圖2的井5側(cè)的電極)施加3V的逆向偏壓，在井5側(cè)的電極中流動的漏電電流的測定結(jié)果。另外，圖4Β表示對晶圓100的背面103側(cè)的電極(圖2的EP基板I的背面Ia)施加3V的逆向偏壓，在背面Ia側(cè)的電極中流動的漏電電流的測定結(jié)果。另外，圖4Α、圖4Β為格子狀的圖，在各格子中分別形成單元20(參照圖2)，且表示對各格子分別測定漏電電流時(shí)的結(jié)果。圖4Α、圖4Β中，以顏色深淺來表示漏電電流大小，顏色越深則漏電電流越大。
[0059]圖4Α中觀察來自井5內(nèi)的空乏層8 (參照圖2)的漏電電流，圖4Β中觀察EP層2與EP基板I的界面的空乏層4(參照圖2)。比較圖4Α與圖4Β，發(fā)現(xiàn)在晶圓100的中心附近的區(qū)域104中存在差異。具體而言，與圖4Α的區(qū)域105相比較，圖4Β的區(qū)域104中包含漏電電流較大的區(qū)域105(顏色較深的區(qū)域)。據(jù)此，可認(rèn)為圖4Β中成功地捕捉到了距離晶圓100的表層較深的區(qū)域(EP層2與EP基板I的界面附近)的缺陷(EP層的重金屬污染)。
[0060]如此，根據(jù)實(shí)施例1的結(jié)構(gòu)，可對晶圓100的表層附近的質(zhì)量以及距離晶圓100的表層較深的區(qū)域的質(zhì)量進(jìn)行評價(jià)。另外，圖4Α、圖4Β的區(qū)域中的最薄部分150為7.0OE 一11，據(jù)此可知利用實(shí)施例1的結(jié)構(gòu)，可以微微安(PA)水平測定接合漏流。
[0061]比較例I
[0062]為與本發(fā)明進(jìn)行比較，以如下方式制作漏電電流測定用單元結(jié)構(gòu)。以電阻率10 Ω.Cm的摻硼200mm<i)娃晶圓作為材料,首先將其放入至預(yù)先了解存在重金屬污染的嘉晶爐中，使摻雜有硼的EP層成長。S卩，使硅晶圓(EP基板)與EP層為相同的導(dǎo)電型。除此以外設(shè)為與實(shí)施例1的制造條件相同，制作無圖2的結(jié)構(gòu)的EP層2/ΕΡ基板I界面的空乏層4的單元結(jié)構(gòu)。
[0063]將該結(jié)構(gòu)的漏電電流測定結(jié)果示于圖5。未能獲得晶圓面內(nèi)如因污染所引起的特征性分布。亦即，利用該比較例I的結(jié)構(gòu)無法成功地捕捉到EP層的重金屬污染。
[0064]比較例2
[0065]其次，制作不具有圖2的通道阻絕層10的結(jié)構(gòu)(其他部分與圖2的結(jié)構(gòu)相同)，作為比較例2。具體而言，以電阻率10 Ω *cm的摻硼200πιπιΦ娃晶圓作為材料,首先將其放入至預(yù)先了解存在重金屬污染的磊晶爐中，使摻雜有磷的EP層成長。此時(shí)的EP層設(shè)為厚度10 μ m、電阻率10 Ω.Cm0其次，通過高溫環(huán)境1000°C、300分鐘的處理形成800nm的氧化膜。即，比較例2的氧化膜比實(shí)施例1厚。之后，涂布抗蝕劑，進(jìn)行光微影。利用緩沖HF溶液對該具有抗蝕劑的晶圓的氧化膜進(jìn)行蝕刻，以硫酸一過氧化氫混合液除去抗蝕劑后，實(shí)施RCA清洗。對該晶圓以加速電壓55KeV、劑量2X1012atoms/cm2注入硼離子。在該加速電壓下，硼無法通過SOOnm的氧化膜，未形成接合周圍的通道阻絕層。然后，在1000°C、氮環(huán)境下進(jìn)行恢復(fù)退火后，涂布擴(kuò)散磷酸玻璃，使磷自表面擴(kuò)散，因此形成接合。
[0066]將該結(jié)構(gòu)的漏電電流測定結(jié)果示于圖6。可知由于無通道阻絕層，漏電電流水平整體提高，不適于評價(jià)。
[0067]如上所述，根據(jù)本實(shí)施形態(tài)的單元以及形成多個(gè)該單元而用作TEG的硅晶圓，可對來自形成于晶圓的表層附近以及距離表層較深的區(qū)域的2個(gè)空乏層的漏電電流進(jìn)行測定。因此，除硅晶圓100的表層附近以外，亦可對距離表層較深的區(qū)域的晶圓質(zhì)量進(jìn)行評價(jià)。
[0068]另外，本發(fā)明的半導(dǎo)體基板的評價(jià)方法、評價(jià)用半導(dǎo)體基板及半導(dǎo)體裝置并不限定于上述實(shí)施形態(tài)，而可在不脫離申請專利范圍的記載的范圍內(nèi)進(jìn)行各種變更。例如，上述實(shí)施例1中說明EP基板為P型，EP層為η型的例，但亦可形成為EP基板為η型，EP層為ρ型的結(jié)構(gòu)。
【權(quán)利要求】
1.一種半導(dǎo)體基板的評價(jià)方法，在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層，在該井中，使與該井不同的第I導(dǎo)電型的摻雜物擴(kuò)散，將設(shè)置pn接合作為一方的電極，以該半導(dǎo)體基板未成長有磊晶層的面作為另一電極，將此視作一個(gè)單元，在該半導(dǎo)體基板上形成多個(gè)該單元而用作TEG (Test Element Group,試驗(yàn)組件組)，測定來自形成在各井中的空乏層及形成于磊晶層與半導(dǎo)體基板界面的空乏層的2個(gè)空乏層的接合漏電電流。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板的評價(jià)方法，其中，在該半導(dǎo)體基板上成長該磊晶層之后，在該磊晶層上形成具有開口部分的分離氧化膜，通過離子注入，在該開口部分正下方形成該井，并且在該分離氧化膜正下方通過該離子注入所注入的摻雜物形成該通道阻絕層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體基板的評價(jià)方法，其中，在該井形成時(shí)，不形成該分離氧化膜以外的氧化膜而直接進(jìn)行離子注入，該離子注入中的注入量是設(shè)在不產(chǎn)生影響GOI(氧化膜耐壓)的缺陷的范圍。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體基板的評價(jià)方法，其中，該井上的電極的電極面積在4mm2以下。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體基板的評價(jià)方法，其中，該井的摻雜物濃度為I X 1016atoms / cm3?I X 1017atoms / cm3且深度在2 μ m以下，形成在該井內(nèi)部的擴(kuò)散層的摻雜物濃度為I X 1018atoms / cm3?5X 102°atoms / cm3且深度在I μ m以下，該通道阻絕層的摻雜物濃度為I X 1016atoms / cm3?I X 1017atoms / cm3且深度在0.5 μ m以下。
6.一種評價(jià)用半導(dǎo)體基板，在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層，在該井中，使與該井不同的第I導(dǎo)電型摻雜物擴(kuò)散，將設(shè)置Pn接合作為一方的電極，以該半導(dǎo)體基板未成長有磊晶層的面作為另一電極，將此視作一個(gè)單元，在該半導(dǎo)體基板上形成多個(gè)該單元而用作TEG (Test Element Group)。
7.根據(jù)權(quán)利要求6所述的評價(jià)用半導(dǎo)體基板，其中，該井上的電極的電極面積在4mm2以下。
8.根據(jù)權(quán)利要求6或7項(xiàng)所述的評價(jià)用半導(dǎo)體基板，其中，該井的摻雜物濃度為I X 1016atoms / cm3?I X 1017atoms / cm3且深度在2 μ m以下，形成于該井內(nèi)部的擴(kuò)散層的摻雜物濃度為I X 1018atoms / cm3?5X 102Clatoms / cm3且深度在Iym以下，該通道阻絕層的摻雜物濃度為I X 1016atoms / cm3?I X 1017atoms / cm3且深度在0.5 μ m以下。
9.一種半導(dǎo)體裝置，在第I導(dǎo)電型的半導(dǎo)體基板上成長與該半導(dǎo)體基板不同的第2導(dǎo)電型的磊晶層，在該磊晶層中形成與該磊晶層相同的第2導(dǎo)電型的井，在該井的接合周圍設(shè)置通道阻絕層，在該井中，使與該井不同的第I導(dǎo)電型摻雜物擴(kuò)散，將設(shè)置Pn接合作為一方的電極，以該半導(dǎo)體基板未成長有磊晶層的面作為另一電極，將其視作一個(gè)單元。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，該井上的電極的電極面積在4_2以下。
11.根據(jù)權(quán)利要求9或1所述的半導(dǎo)體裝置，其中，該井的摻雜物濃度為I X 1016atoms / cm3?I X 1017atoms / cm3且深度在2 μ m以下，形成于該井內(nèi)部的擴(kuò)散層的摻雜物濃度為I X 1018atoms / cm3?5X 1020atoms / cm3且深度在Ium以下，該通道阻絕層的摻雜物濃度為lX1016atoms / cm3?I X 1017atoms / cm3且深度在0.5 μ m以下。
【文檔編號】H01L21/66GK104303280SQ201380025843
【公開日】2015年1月21日 申請日期:2013年4月25日 優(yōu)先權(quán)日:2012年6月15日
【發(fā)明者】大槻剛 申請人:信越半導(dǎo)體株式會社