形成錐形氧化物的方法
【專利摘要】本發(fā)明公開了制造用于高壓半導(dǎo)體器件的錐形場板電介質(zhì)的方法。一個(gè)實(shí)施例方法可以包括：沉積氧化物薄層，沉積多晶硅硬掩模，沉積光刻膠層和刻蝕溝槽區(qū)域，進(jìn)行深度硅溝槽刻蝕，和剝離光刻膠層。該方法可以進(jìn)一步包括沉積氧化物層和各向異性刻蝕氧化物層的重復(fù)步驟，以在溝槽內(nèi)形成錐形壁。該方法可以進(jìn)一步包括沉積多晶硅并且進(jìn)行進(jìn)一步加工以形成半導(dǎo)體器件。另一實(shí)施例方法可以包括在半導(dǎo)體晶片中刻蝕溝槽，在半導(dǎo)體晶片上沉積絕緣層以在溝槽內(nèi)形成間隙，在絕緣層上沉積掩膜層，和交替刻蝕掩膜層和絕緣層以形成錐形場板電介質(zhì)區(qū)域。
【專利說明】形成錐形氧化物的方法
[0001]相關(guān)申請的互相參引
[0002]本申請要求2012年7月25日提交的美國專利申請序列號13/558，218和2012年8月10日提交的美國專利申請序列號13/572，492的優(yōu)先權(quán)，為各種目的，所述專利申請的全部公開內(nèi)容通過參引的方式全文納入本說明書，正如其全文在下文中提及一樣。
[0003]背景

【技術(shù)領(lǐng)域】
[0004]本發(fā)明一般性地涉及用于高壓半導(dǎo)體的場板電介質(zhì)(field plate dielectric)的制造方法，更具體而言，本發(fā)明涉及用于高壓半導(dǎo)體器件的錐形場板電介質(zhì)的制造方法。
[0005]相關(guān)技術(shù)描述
[0006]電子器件使用電力以運(yùn)行。電力通常作為高壓交流電(ac)通過壁式插座而傳輸。通常稱為電源轉(zhuǎn)換器或電源的器件通過能量轉(zhuǎn)換元件可用于將高壓交流電輸入轉(zhuǎn)變?yōu)榱己谜{(diào)節(jié)的直流電(dc)輸出。電源轉(zhuǎn)換器的一種類型是開關(guān)模式電源轉(zhuǎn)換器，其由于高效率、小尺寸和低重量而常用于為許多目前的電子設(shè)備供電。將電提供至電子設(shè)備如平板電腦、智能手機(jī)和LED燈的許多開關(guān)模式電源轉(zhuǎn)換器依賴于可以處理高壓的電力半導(dǎo)體器件。例如，手機(jī)充電器中的半導(dǎo)體器件可能需要處理最高達(dá)600V的峰值電壓而不擊穿。這些高壓器件中的一些通過使電場擴(kuò)展至更大面積的半導(dǎo)體而處理高壓，其防止電場超過擊穿閾值。為有助于電場擴(kuò)展，有時(shí)使用場板。
[0007]高壓晶體管的一種類型是垂直薄娃(vertical thin silicon(VTS))高壓場效應(yīng)晶體管(HVFET)。例如，圖1描述了構(gòu)建于晶片11上的VTS HVFET 10。VTS HVFET 10包括在硅柱中的源極區(qū)15a和15b，主體區(qū)域14，和漏極區(qū)12和13 (其包括長的漏極擴(kuò)展)。施加至柵極(gate) 17a和17b的電勢可以調(diào)節(jié)主體區(qū)域14中的通道并且控制源極區(qū)15a和15b和漏極區(qū)12和13之間的傳導(dǎo)性。主體區(qū)域14的電勢可以通過體接觸16而控制。HVFET 10還具有場板18，其通過場板電介質(zhì)19與硅柱分開。場板18通過使高壓降在擴(kuò)展的漏極區(qū)中擴(kuò)展至更大面積(即，擴(kuò)展出電場)而使擊穿電壓提高。

【專利附圖】

【附圖說明】
[0008]本發(fā)明的非限制性和非窮舉性的實(shí)施方案參考以下附圖而描述，其中除非另作說明，在各個(gè)視圖中相同的附圖標(biāo)記是指相同的部分。
[0009]圖1-10說明在多個(gè)步驟中通過沉積和刻蝕而形成錐形氧化物。圖11-23說明在多個(gè)步驟中通過使厚的氧化物沉積而形成錐形氧化物。
[0010]圖1描述了一個(gè)實(shí)施例的具有場板的HVFET。
[0011]圖2A - 2C描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法而形成硬掩模。
[0012]圖3A和3B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法而刻蝕溝槽。
[0013]圖4A和4B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的實(shí)施例方法的絕緣層的第一次沉積和刻蝕循環(huán)。
[0014]圖5A和5B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的實(shí)施例方法的絕緣層的第二次沉積和刻蝕循環(huán)。
[0015]圖6A和6B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的實(shí)施例方法的絕緣層的第三次沉積和刻蝕循環(huán)。
[0016]圖7描述易于接收導(dǎo)電材料以根據(jù)實(shí)施例方法形成一個(gè)實(shí)施例的錐形場板的錐形場板電介質(zhì)區(qū)域。
[0017]圖8描述具有不同剖面的另一錐形場板電介質(zhì)區(qū)域的截面圖。
[0018]圖9描述導(dǎo)電材料沉積至通過錐形場板電介質(zhì)區(qū)域而形成的錐形區(qū)域以形成錐形場板電介質(zhì)區(qū)域。
[0019]圖10描述用于形成錐形場板電介質(zhì)區(qū)域的實(shí)施例方法的流程圖。
[0020]圖11描述另一實(shí)施例的具有場板的HVFET結(jié)構(gòu)。
[0021]圖12A和12B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法而形成用于刻蝕用于錐形場板和場板電介質(zhì)區(qū)域的溝槽的掩膜。
[0022]圖13A和13B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法而刻蝕溝槽。
[0023]圖14A和14B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法沉積第一絕緣層并用掩膜層填充絕緣層中的間隙。
[0024]圖15描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法刻蝕掩膜層。
[0025]圖16A和16B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法各向同性刻蝕絕緣層。
[0026]圖17A和17B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法刻蝕掩膜層的第二次重復(fù)。
[0027]圖18A和18B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法各向同性刻蝕絕緣層的第二次重復(fù)。
[0028]圖19A和19B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法刻蝕掩膜層的第三次重復(fù)。
[0029]圖20描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法刻蝕絕緣層和刻蝕掩膜層的更多次重復(fù)后的錐形場板電介質(zhì)區(qū)域。
[0030]圖21描述具有較不理想剖面的錐形場板電介質(zhì)區(qū)域。
[0031]圖22A和22B描述根據(jù)用于形成錐形場板電介質(zhì)區(qū)域的一個(gè)實(shí)施例方法用于形成錐形場板的導(dǎo)電材料的沉積。
[0032]圖23描述用于形成錐形場板電介質(zhì)的另一實(shí)施例方法的流程圖。
[0033]詳細(xì)描述
[0034]在以下描述中，提出大量具體細(xì)節(jié)以提供對本發(fā)明的充分理解。然而，對于本領(lǐng)域普通技術(shù)人員而言顯而易見的是所述具體細(xì)節(jié)不需要用來實(shí)踐本發(fā)明。在其他實(shí)施例中，熟知的材料或方法尚未詳細(xì)地記載，以避免使本發(fā)明難以理解。
[0035]在本說明書全文中，所提及的“一個(gè)實(shí)施方案”(“one embodiment, ” “anembodiment”)，“一個(gè)實(shí)施例”(“one example, ”或“an example”)是指所描述的與實(shí)施方案或?qū)嵤├嘘P(guān)的特定的特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施方案中。因此，在本說明書全文各個(gè)地方出現(xiàn)的短語“一個(gè)實(shí)施方案”或“一個(gè)實(shí)施例”不一定全部是指相同的實(shí)施方案或?qū)嵤├?。此外，在一個(gè)或多個(gè)實(shí)施方案或?qū)嵤├?，特定的特征、結(jié)構(gòu)或特性可以以任何合適的結(jié)合和/或子結(jié)合合并。特定的特征、結(jié)構(gòu)或特性可以包含于集成電路、電路、組合邏輯電路或提供所述功能的其他合適的組件中。此外，應(yīng)理解的是，與此一起提供的附圖是用于向本領(lǐng)域普通技術(shù)人員作出解釋的目的且附圖不需要按比例繪制。
[0036]如上所述，圖1描述場板18,其具有場板電介質(zhì)19,所述場板電介質(zhì)19在沿場板18的深度方向厚度基本相同。為開發(fā)最優(yōu)地可靠的器件，延擴(kuò)展的漏極區(qū)13保持電場恒定是合適的。為保持恒定的電場柱，可能需要擴(kuò)展的漏極區(qū)13具有梯度摻雜(gradeddoping)特性。特別地，漏極區(qū)13的梯度摻雜可隨著靠近VTS器件10的表面而沿著深度方向逐漸降低。以此方式，VTS器件10能夠在擴(kuò)展的漏極區(qū)13和氧化物19之間耗盡以使VTS器件10能夠支持最大的擊穿電壓。然而，具有梯度摻雜特性的一個(gè)缺點(diǎn)在于在越靠近VTS器件10的表面處越具有更少的摻雜，這可能引起更高的比電阻和降低的效率。
[0037]如圖中所示和如下所述，場板電介質(zhì)的厚度沿著器件深度方向變化。特別地，氧化物的厚度在表面處最小并且延器件10的深度方向增加直至其接近底部，這使得在接近VTS器件10表面處的擴(kuò)展的漏極區(qū)13的摻雜提高。因此，VTS器件10的比電阻可以降低最高達(dá)3倍至4倍。在一個(gè)實(shí)施例中，當(dāng)在VTS器件10的漏極和源極之間基本為零電壓時(shí)，比導(dǎo)通電阻(specific on resistance)可以定義為固有的電阻,其取決于基于半導(dǎo)體的材料和設(shè)計(jì)。應(yīng)理解為了改進(jìn)半導(dǎo)體器件的效率，可以降低比電阻以降低器件導(dǎo)電時(shí)的功率耗散。在一個(gè)實(shí)施例中，場板電介質(zhì)的厚度變化可以通過錐形而完成實(shí)現(xiàn)。以此方式，可以實(shí)現(xiàn)恒定分布的摻雜。
[0038]以下描述用于在半導(dǎo)體基板中形成錐形場板電介質(zhì)的實(shí)施例方法。該實(shí)施例方法可以用于形成各種類型的器件如Schottky 二極管、HVFET, JFET, IGBT、雙極晶體管等。錐形場板電介質(zhì)的制造參考描述實(shí)施例方法的各個(gè)步驟的附圖而描述。為便于討論，該實(shí)施例方法參考一個(gè)場板電介質(zhì)區(qū)域的制造而描述。然而，應(yīng)理解圖中僅描述了基板的一部分。實(shí)際上，具有錐形場板電介質(zhì)區(qū)域的場板的許多器件(例如HVFET)可以在整個(gè)基板上平行形成。
[0039]圖2A描述基板200，其包括晶片202、保護(hù)層204，和掩膜層206。晶片202可以由各種材料例如硅、碳化硅、金剛石、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵等制成。晶片202還可以由多種不同的材料制成以形成異質(zhì)結(jié)構(gòu)。晶片202還可以由基底晶片(例如硅晶片)和在基底晶片頂部生長的其他層(例如外延生長的層)而形成。在一個(gè)實(shí)施例中，晶片202具有的厚度為700-1000 μ m。
[0040]如圖所示，保護(hù)層204沉積于晶片202的表面上以保護(hù)晶片202的表面免受加工過程中的缺陷和損壞。保護(hù)層204和掩膜層206在實(shí)施例方法的某些變型中可以是任選的。在一個(gè)更簡單的方法中，錐形氧化物可以在沒有掩膜層206的情況下形成并且硅柱本身可以用作氧化物的硬掩模。在使用硅晶片用作晶片202的實(shí)施例方法的變型方案中，保護(hù)層204例如可以為厚度為約200A的熱生長氧化物。
[0041]掩膜層206可以為硬掩模(例如多晶硅、氮化物等)?？梢赃x擇具有不同刻蝕特性的掩膜層206作為用于形成場板電介質(zhì)的絕緣材料。通過選擇與場板電介質(zhì)相比具有不同刻蝕特性的掩膜層206,可使用相對于掩膜層206而言對場板電介質(zhì)材料具有高度選擇性的刻蝕，這使得掩膜層206可以用于錐形場板電介質(zhì)的整個(gè)形成過程中。例如，多晶硅可以用于掩膜層206。如果場板電介質(zhì)材料為氧化物,則應(yīng)可以選擇具有氧化物與娃的刻蝕選擇性為10:1或20:1的刻蝕方法。在一個(gè)實(shí)施例中，掩膜層206厚度可以為約2-5μπι，盡管其他厚度也是可以的，這取決于用于刻蝕場板電介質(zhì)材料的刻蝕方法的選擇性。
[0042]圖2Β描述在掩膜層208沉積并且圖案化以限定與半導(dǎo)體器件所在的硅柱相鄰的溝槽和場板電介質(zhì)的位置之后的基板200 (這些柱大體上位于掩膜層208的剩余部分之下)。掩膜層208為光刻膠掩膜。在另一實(shí)施例中，可不使用保護(hù)層204和掩膜層并且光刻膠層可以直接沉積在硅晶片202的表面上。
[0043]圖2C描述在掩膜層206和保護(hù)層204被刻蝕以使溝槽被刻蝕的區(qū)域中的晶片202的表面暴露之后的基板200，如掩膜層208所限定。在一個(gè)實(shí)施例中，晶片202的暴露部分為d暴*并且寬度為約10 - 12 μ m。
[0044]圖3A描述溝槽302已形成之后的基板200。在一個(gè)實(shí)施例中，使用深度反應(yīng)離子刻蝕(deep reactive 1n etch (DRIE))步驟,這導(dǎo)致在溝槽302的側(cè)壁306上形成扇形面304。溝槽302可以刻蝕至深度308，其在一個(gè)實(shí)施例中可以為約60 μ m深。應(yīng)理解可以使用不形成扇形面的其他刻蝕技術(shù)以刻蝕溝槽302。
[0045]圖3B描述掩膜層208已被移除之后的基板200。移除掩膜208可以用各種步驟完成。例如，如果掩膜層208是光刻膠掩膜，則可以使用等離子體灰化步驟。在另一實(shí)施例中，如果使用氮化物或氧化物，則刻蝕步驟可以分別使用磷酸或氫氟酸。圖4A描述絕緣層402被沉積之后的基板200。如上所述,場板電介質(zhì)包括一個(gè)或多個(gè)絕緣層402。用于沉積絕緣層402的方法可以為保形的以使厚度近似dDEP1的絕緣材料存在于暴露的垂直表面(例如側(cè)壁306)和水平表面(例如溝槽302的底部和掩膜層206的頂部)。絕緣層402可以為二氧化硅、氮化硅、磷化硼硅酸鹽玻璃等。方法如低壓化學(xué)氣相沉積、高密度等離子體、等離子體增強(qiáng)的化學(xué)氣相沉積等可以用于沉積絕緣層402。厚度dDEP1可根據(jù)方法中的溫度、時(shí)間和光確定。在另一實(shí)施例中dDEP1為約0.5 μ m。
[0046]圖4B描述在用高度各向異性刻蝕法刻蝕厚度為dETQI1的絕緣層402之后的基板200。換言之，基板的水平表面的刻蝕基本上比垂直表面刻蝕的多。例如，垂直與水平的刻蝕比一其還已知為刻蝕的定向性一可以為100至I。在一個(gè)實(shí)施例中，(^胃在垂直方向上的距離可以為4 μ m?？梢赃x擇用于刻蝕絕緣層402的刻蝕方法以使絕緣層402的刻蝕比掩膜層206或晶片202的刻蝕速率高得多。如果刻蝕方法的選擇性足夠高，則相同的掩膜層206可以用于場板電介質(zhì)的整個(gè)形成過程中。另外，如果相同的材料用于半導(dǎo)體晶片202和掩膜層206 (例如硅晶片和多晶硅掩膜)，則相對于在溝槽302底部的半導(dǎo)體晶片202的暴露部分以及在半導(dǎo)體晶片202的表面的掩膜層206的暴露部分而言，用于刻蝕絕緣層402的刻蝕方法對絕緣層402的材料具有相似的選擇性。例如，可以使用至少10:1或者甚至20:1的選擇性。
[0047]如圖4B所示，(^_可以大于dDEP1，以使絕緣層402在水平表面(例如掩膜層202的上表面和溝槽302的底部部分)的部分被完全移除。然而，絕緣層402在垂直表面上的部分將向下刻蝕約dETQI1或者在某些情況下，向下刻蝕小于dETQI1的量，如溝槽302的側(cè)壁306上所述。換言之，僅絕緣層402在垂直表面的上部被移除，該部分的深度與dETCH1成比例(例如，絕緣層402在溝槽302的側(cè)壁306上的部分)。
[0048]注意扇形面304不出現(xiàn)在圖4A中。扇形面可以在絕緣層402沉積之前從溝槽302的側(cè)壁移除。例如，如果晶片202為硅，則熱氧化步驟可以用于消耗扇形面并且氧化物移除步驟可以用于移除熱氧化物，留下更光滑的側(cè)壁?；蛘撸趯?shí)施例方法的變型中，可以保留扇形面。在實(shí)施例方法的其他變型中，扇形面可能由于使用的溝槽刻蝕技術(shù)而不存在，或者扇形面可以足夠小以使扇形面不太明顯或者不容易引起關(guān)注。
[0049]圖5A描述在絕緣層502被沉積在基板202上之后的基板200。絕緣層502可以沉積在溝槽302的側(cè)壁306上的絕緣層402的頂部，其中絕緣層402沒有預(yù)先被移除。用于沉積絕緣層502的方法可以是保形的，以使厚度約dDEP2的絕緣材料502沉積在垂直表面和水平表面。絕緣層502可與絕緣層402的材料相同，并用相同的技術(shù)沉積至相同的厚度。在一個(gè)替代方案中，與絕緣層402相比，絕緣層502可以采用不同的材料，用不同的技術(shù)沉積，或具有不同的厚度。側(cè)壁306上絕緣層402未被移除的部分現(xiàn)在可以具有總厚度約為dDEP1+dDEP2的絕緣材料。然而，晶片202在溝槽302的底部被暴露的部分具有厚度僅約為dDEP2的絕緣材料。在一個(gè)實(shí)施例中，絕緣層402的厚度dDEP1基本與絕緣層502的厚度dDEP2相同。在另一實(shí)施例中，絕緣層402和502的厚度dDEP1和dDEP2不同。
[0050]圖5B描述在采用各向異性刻蝕法(例如，如圖4B所述用于刻蝕絕緣層402的相同亥Ij蝕法)刻蝕厚度為dETQI2的絕緣層502和部分絕緣層402之后的基板200。特別地，絕緣層502在掩膜206的側(cè)壁上和在溝槽302的側(cè)壁上(在絕緣層402上)的上部已被刻蝕?，F(xiàn)在在絕緣層402的柱上存在絕緣層502的柱。
[0051]圖6A描述絕緣層602已被沉積于基板202上之后的基板200。用于沉積絕緣層602的方法可以是保形的，以使厚度約為dDEP3的絕緣材料602沉積于垂直表面和水平表面。絕緣層602可與絕緣層402或絕緣層502的材料相同，并用相同的技術(shù)沉積至相同厚度。在一個(gè)替代方案中，與絕緣層402或絕緣層502相比，絕緣層602可以采用不同的材料，用不同的技術(shù)沉積，或具有不同的厚度。側(cè)壁306上絕緣層402和502未被移除的部分現(xiàn)在可具有總厚度約為dDEP1+dDEP2+dDEP3的絕緣材料。然而，晶片202在溝槽302的底部被暴露的部分具有厚度僅約為dDEP3的絕緣材料。如圖所示，第一區(qū)域609僅包括絕緣層602的部分并且絕緣材料厚度為dDEP3。第二區(qū)域611包括絕緣層402和602的部分并且在區(qū)域611中絕緣材料沿著側(cè)壁306的總厚度為dDEP1+dDEP3。第三區(qū)域613包括絕緣材料402、502和602的部分，并且在區(qū)域613中絕緣材料沿著側(cè)壁306的總厚度等于dDEP1+dDEP2+dDEP3。
[0052]圖6B描述在用各向異性刻蝕法(例如，如圖4B所述用于刻蝕絕緣層402的相同刻蝕法)刻蝕厚度為dETCH3的絕緣層602 (和一些絕緣層402和絕緣層502)之后的基板。現(xiàn)在在絕緣層502的柱上存在絕緣層602的柱，所述絕緣層502的柱位于絕緣層402的柱上。如圖所示，第一區(qū)域615僅包括絕緣層402并且第一區(qū)域615中的絕緣材料厚度為dDEP1。第二區(qū)域617包括沿著側(cè)壁306的絕緣層402和502的部分并且在區(qū)域617中的絕緣材料的總厚度為dDEP1+dDEP2。第三區(qū)域619包括絕緣層402、502和602的部分，并且區(qū)域619中沿著側(cè)壁306的絕緣材料的總厚度等于dDEP1+dDEP2+dDEP3。
[0053]如圖4A - 4B、圖5A - 5B和圖6A - 6B的圖組中的任何一個(gè)所描述和所記載的，沉積和刻蝕電介質(zhì)的方法可以視需要而重復(fù)盡可能多的次數(shù)以填充溝槽302。例如，如圖7所描述，進(jìn)行九個(gè)循環(huán)的沉積和刻蝕以填充圖7中所述的溝槽。具體地，九個(gè)循環(huán)涉及如上所述的絕緣層402、502和602和產(chǎn)生絕緣層701-706的另外六個(gè)循環(huán)。在沉積厚度均大約相同(例如，dDEP1 — d DEP2 — d DEP3 — d DEPX)并且刻蝕里均大約相問(例如，dETCH1 — d ETCH2 — d ETCH3 —dETCHx)的情況下，錐形場板電介質(zhì)區(qū)域的斜率1?可以由dETQIX/dDEPX估計(jì)。
[0054]在實(shí)施例方法的其他變型中，錐形場板電介質(zhì)區(qū)域的剖面可以不同。例如，通過使用不同厚度的絕緣層并且刻蝕不同量的絕緣層，可以控制錐形場板電介質(zhì)區(qū)域的剖面。在一個(gè)實(shí)施例中，錐形場板電介質(zhì)區(qū)域的剖面將沿著錐形場板電介質(zhì)區(qū)域的剖面具有多種不同的斜率。
[0055]錐形場板電介質(zhì)區(qū)域已被描述為具有限定好的臺階，一個(gè)臺階代表一個(gè)沉積/亥Ij蝕循環(huán)。然而，實(shí)際上，應(yīng)理解所述限定好的臺階可能不存在。例如，錐形場板電介質(zhì)區(qū)域的剖面可以具有更加線性的形狀。圖8描述具有不如圖7所示的剖面理想的錐形場板電介質(zhì)的剖面的另一實(shí)施例的基板800。
[0056]圖9描述在沉積導(dǎo)電材料902之后的基板200，所述導(dǎo)電材料902填充了沒有被錐形場板電介質(zhì)區(qū)域710填充的溝槽302的剩余部分(未標(biāo)出)。導(dǎo)電材料902可以為多種材料，如無定形硅、多晶硅、金屬等。如果使用半導(dǎo)體用于導(dǎo)電材料902，則導(dǎo)電材料902可以在沉積時(shí)原位摻雜。導(dǎo)電材料902的頂部可隨后使用化學(xué)機(jī)械拋光(CMP)或回蝕(etch-back)步驟而平面化。隨后使導(dǎo)電材料902的剩余部分接電，其形成錐形場板。
[0057]—旦錐形場板電介質(zhì)和錐形場板已經(jīng)形成，則可以進(jìn)行半導(dǎo)體器件制造流程以在基板200的有源區(qū)域(例如，硅柱904和906)形成有源器件。例如，VTS HVFET方法可以用于在硅柱904和906中形成HVFET。
[0058]圖10描述了例如用于在半導(dǎo)體基板中形成錐形場板電介質(zhì)區(qū)域的方法1000(類似于上述關(guān)于圖2-9所述的實(shí)施例方法)的流程圖。在步驟1002中，獲得硅晶片。硅晶片可以具有用例如硅的外延生長層產(chǎn)生的不同摻雜層。在步驟1004中，氧化物的薄層生長于硅晶片的表面以形成保護(hù)硅晶片的表面免于加工損壞和碎片的保護(hù)層。在步驟1006中，沉積多晶硅硬掩模(例如，見圖2A)。多晶硅硬掩?？梢栽诃h(huán)繞錐形場板的錐形場板電介質(zhì)區(qū)域的整個(gè)形成過程中使用。多晶硅優(yōu)選用作硬掩模，因?yàn)榭傻玫较鄬τ诙嗑Ч瓒蕴峁涛g氧化物(或其他絕緣材料)具有高度選擇性的刻蝕方法。在步驟1008中，硬掩模隨后使用光刻步驟得以圖案化和刻蝕(例如，見圖2B和2C)?，F(xiàn)在掩模限定了用于傾斜場板的溝槽將被刻蝕的區(qū)域。在步驟1010中，進(jìn)行DRIE (或者Bosch刻蝕)步驟以限定用于傾斜場板的溝槽(例如，見圖3A)。在實(shí)施例方法1000的某些變型中，步驟1008和1010可以合并為一個(gè)步驟。在步驟1012中，由步驟1008或1010留下的任何光刻膠用等離子體灰化步驟移除(例如，見圖3B)。在步驟1014中，氧化物層沉積于基板的垂直表面和水平表面，包括在步驟1010中形成的溝槽的側(cè)壁和底部(例如，見圖4A、5A和6A)。在步驟1016中，進(jìn)行各向異性刻蝕以移除在步驟1014中沉積的一定厚度的氧化物(例如，見圖4B、5B和6B)。因?yàn)榭涛g是各向異性的(S卩，基本上各向異性的)，晶片的水平表面上的氧化物完全移除，而僅移除垂直面上最上部分的氧化物。因此，將保留溝槽的側(cè)壁上沉積的大部分氧化物(例如除最上部分外的側(cè)壁上的所有氧化物)。在步驟1018中，測定溝槽是否充分被氧化物填充，以接受形成錐形場板的材料(例如，見圖7)。例如，這可基于已經(jīng)進(jìn)行的氧化物沉積/刻蝕循環(huán)的次數(shù)而確定。作為另一實(shí)施例，可以重復(fù)步驟1014和1016的循環(huán)直至在氧化物刻蝕步驟1016后氧化物的閾值厚度保持在溝槽的中央底部。在步驟1020中，一旦錐形場板電介質(zhì)已在溝槽中形成，則多晶硅沉積于溝槽中以形成錐形場板(例如，見圖9)?？赡苄枰矫婊襟E以確保場板和晶片的表面是共面的。在步驟1022中，進(jìn)行半導(dǎo)體方法流程，以在與含有傾斜場板的溝槽相鄰的硅柱中形成HVFET。
[0059]當(dāng)描述關(guān)于具體的材料和層的實(shí)施例方法1000時(shí),應(yīng)理解一些層可以是任選的并且晶片和層的材料可以改變。
[0060]圖11描述構(gòu)建于晶片(N+基板)1110上的一個(gè)實(shí)施例的VTS HVFET 1100。VTSHVFET 1000包括源極區(qū)1150 (N+)、主體區(qū)域1140 (P體)和1130 (N擴(kuò)展的漏極區(qū))，其包括在硅柱中的長的漏極擴(kuò)展。施加至柵極1170的電勢可以調(diào)節(jié)主體區(qū)域1140中的通道并控制源極區(qū)1150和漏極區(qū)之間的傳導(dǎo)。HVFET 1100還具有通過場板電介質(zhì)1190 (Ox)而從硅柱分離的場板1180。場板1180通過使高壓降在擴(kuò)展的漏極區(qū)中更大面積上擴(kuò)展(B卩，擴(kuò)展電場)而提高擊穿電壓。
[0061]場板電介質(zhì)1190沿著場板1180的深度方向基本上為相同的厚度。為開發(fā)最優(yōu)地可靠的器件，沿著擴(kuò)展的漏極區(qū)1130方向上保持恒定的電場是合適的。為保持恒定的電場，可能需要擴(kuò)展的漏極區(qū)1130具有梯度摻雜特性。特別地，漏極區(qū)1130的梯度摻雜可隨著靠近VTS器件1100的表面而沿著深度方向逐漸降低。以此方式，VTS器件1100能夠在擴(kuò)展的漏極區(qū)1130和氧化物1190之間耗盡，以使VTS器件1100能夠支持最大擊穿電壓。然而，具有梯度摻雜特性的一個(gè)缺點(diǎn)是在越靠近VTS器件1100表面處越具有更少的摻雜，這可能引起更高的比電阻和降低的效率。
[0062]圖12A描述基板1200，其包括晶片1202。晶片1202可以由多種材料制成，所述材料例如硅、碳化硅、金剛石、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵等。晶片1202還可以由多種不同的材料制成以形成異質(zhì)結(jié)構(gòu)。晶片1202還可以由基板晶片(例如娃晶片)和在娃晶片上生長的其他層(例如外延生長的層)形成。
[0063]圖12B描述在掩膜層1204沉積并且圖案化以限定與半導(dǎo)體器件所在的硅柱相鄰的溝槽和場板電介質(zhì)的位置之后的基板1200，其大致上在掩膜層1204的剩余部分之下。掩膜層1204可以為硬掩?；蜍浹谀?softmask)。在一個(gè)實(shí)施例中，軟掩模可以為光刻膠層。在實(shí)施例方法的某些變型中，可以在掩膜層1204沉積和圖案化之前將保護(hù)層沉積于晶片1202的表面。保護(hù)層可以保護(hù)晶片1202的表面免于加工過程中的缺陷和損壞。如果實(shí)施例方法不使用保護(hù)層(如圖12B所描述)，在進(jìn)行涉及晶片1202表面的其他加工之前可以使用修復(fù)步驟以從晶片1202的表面移除損壞或清潔缺陷。例如，如果硅晶片用于晶片1202，則保護(hù)層(未示出)可以是例如厚度為約200A的熱生長氧化物。在一個(gè)實(shí)施例中，掩膜層1204部分可以具有的長度d_為1-3 μ m。
[0064]圖13A描述溝槽已形成后的基板1200。在一個(gè)實(shí)施例中，使用深度反應(yīng)離子刻蝕(DRIE)步驟，其導(dǎo)致在溝槽1302的側(cè)壁1306上形成扇形面1304。溝槽1302可以刻蝕至深度dETQI1308，其在一個(gè)實(shí)施例中為約60μπι深。應(yīng)理解還可以使用不形成扇形面的其他刻蝕技術(shù)。
[0065]圖13Β描述掩膜層1204已被移除后的基板1200。移除掩膜層1204可以用各種步驟完成。例如，如果掩膜層1204是光刻膠掩膜，則可以使用等離子體灰化步驟。在另一實(shí)施例中，如果氮化物或氧化物用于掩膜層1204，則刻蝕步驟可以分別使用磷酸或氫氟酸。
[0066]圖14A描述絕緣層1402沉積后的基板1200。用于沉積絕緣層1402的方法可以是保形的，以使厚度約為Cl1的絕緣材料存在于垂直側(cè)壁1306上，存在于溝槽1302的底部，且存在于硅柱1407的上部。絕緣層1402還可以形成間隙1404。絕緣層1402可以包括二氧化硅、氮化硅、磷化硼硅酸鹽玻璃等。方法如低壓化學(xué)氣相沉積、高密度等離子體、等離子體增強(qiáng)的化學(xué)氣相沉積等可以用于沉積絕緣層1402。在一個(gè)實(shí)施例中，Cl1可以為0.5μπι至10 μ m之間并且間隙1404可以為約10 μ m寬。
[0067]應(yīng)注意扇形面1304未出現(xiàn)在圖14A中。在絕緣層1402沉積之前可使扇形面從溝槽1302的側(cè)壁1306移除。例如，如果晶片1202為硅，則熱氧化步驟可以用于消耗扇形面并且氧化物移除步驟可以用于移除熱氧化物，留下更光滑的側(cè)壁。或者，在實(shí)施例方法的變型中，扇形面可以保留。在實(shí)施例方法的其他變型中，扇形面可能由于所使用的溝槽刻蝕技術(shù)而不存在或者扇形面可以足夠小以至于扇形面不明顯或者不引起關(guān)注。
[0068]圖14B描述在填充掩膜層1406已沉積于基板1200之后的基板1200?？梢赃x擇厚度為d2的填充掩膜層1406以確保間隙1404被完全填充。在實(shí)施例方法的其他變型中，掩膜層1406可以不完全填充間隙1404。特別地，由于絕緣層1402和填充掩膜層1406的可能的偏移(loafing)，間隙1404可能被夾斷，留下一部分未填充的間隙1404(未示出)。在一個(gè)實(shí)施例中，與絕緣層1402的材料相比，填充掩膜層1406的材料應(yīng)具有不同的刻蝕特性，以使相對于填充掩膜層1406的材料而言刻蝕方法可對刻蝕絕緣層1402的材料具有高度選擇性。例如，如果絕緣層1402是氧化物，則掩膜層1406可以為多晶硅。
[0069]圖15描述在掩膜層1406已進(jìn)行平面化刻蝕之后的基板1200，所述平面化刻蝕從絕緣層1402的上表面和絕緣層1402的一部分側(cè)壁移除填充掩膜層1406，從而再生一部分間隙1404(由區(qū)域1502表不)。在一個(gè)實(shí)施例中，圖15描述在進(jìn)行交替循環(huán)刻蝕絕緣層1402和刻蝕填充掩膜1406以產(chǎn)生錐形場電介質(zhì)區(qū)域之前的基板1200的起始點(diǎn)。
[0070]圖16A和16B描述在一定量(ej的絕緣層1402被各向同性刻蝕之前和之后的基板1200，這是指約相同量的材料被刻蝕，不論刻蝕所進(jìn)行的表面的斜率。換言之，從水平面被刻蝕的絕緣層1402的量與從垂直面被刻蝕的絕緣層1402的量大約相同?？涛g的各向同性的性質(zhì)通過線1602而說明，該線粗略估計(jì)了在刻蝕過程中從圖16A至圖16B移除的絕緣層1402的量。從線1602可看出，所移除的絕緣材料的厚度^在絕緣層1402的整個(gè)表面上近似恒定。如果合適地選擇用于絕緣層1402的刻蝕，則可以選擇相對于填充掩膜層1406而言對絕緣層1402具有高度選擇性的刻蝕，以使非常少的掩膜層1406被刻蝕。例如，如果絕緣層1402為氧化物并且填充掩膜層1406為多晶硅，則氫氟酸水溶液中的刻蝕步驟可以用于進(jìn)行該各向同性刻蝕。應(yīng)注意，因?yàn)榕c區(qū)域1502相鄰的絕緣層1402的側(cè)壁暴露，所以區(qū)域1502的寬度為約2Xei。
[0071]圖17A和17B描述在刻蝕厚度為e2的填充掩膜層1406之前和之后的基板1200。通過刻蝕填充掩膜層1406，在區(qū)域1502下形成由新暴露的絕緣材料1402的側(cè)壁所限定的區(qū)域1702。區(qū)域1702與區(qū)域1502相比更窄并且大體上具有與當(dāng)區(qū)域1502首次形成(見圖15)時(shí)具有的寬度相同的寬度，這是因?yàn)閰^(qū)域1702和區(qū)域1502的初始寬度均由間隙1404(見圖14A)的寬度所決定。
[0072]圖18A和18B描述在厚度為63的絕緣層1402被各向同性刻蝕之前和之后的基板1200，其中大約相同量的材料被刻蝕，不論刻蝕所進(jìn)行的表面的斜率。換言之，從水平面被刻蝕的絕緣層1402的量與從垂直面被刻蝕的絕緣層1402的量大約相同。刻蝕的各向同性性質(zhì)通過線1802而說明，該線粗略估計(jì)了在刻蝕過程中從圖18A至圖18B移除的絕緣層1402的量。從線1802可見，所移除的絕緣材料的量在絕緣層1402的整個(gè)表面上近似恒定。如果合適地選擇用于絕緣層1402的刻蝕，則非常少的掩膜層1406被刻蝕(例如，圖16A和16B所述的相同的刻蝕)。應(yīng)注意，因?yàn)榕c區(qū)域1502和1702相鄰的絕緣層1402的側(cè)壁暴露，所以區(qū)域1502的寬度增加約大于2*e3的量(或者由區(qū)域1502的初始寬度總共增加2*e3+2*ei)，并且區(qū)域1702的寬度增加約2*e3 (或者由區(qū)域1702的初始寬度總共增加2*e3)。換言之，在絕緣層1402的內(nèi)側(cè)壁和側(cè)壁1306之間存在厚度少了 63的絕緣層1402。
[0073]圖19A和19B描述在刻蝕厚度為e4的填充掩膜層1406之前和之后的基板1200。通過刻蝕填充掩膜層1406，在區(qū)域1502和1702下形成由絕緣材料1402新暴露的側(cè)壁所限定的區(qū)域1902。區(qū)域1902窄于區(qū)域1702并且具有與區(qū)域1502和1702首次形成時(shí)(分別見圖15和圖17)大體上相同的寬度，這是因?yàn)閰^(qū)域1902、1702和1502的初始寬度均由間隙1404(圖14A)的寬度所決定。
[0074]可繼續(xù)重復(fù)進(jìn)行絕緣層1402和掩膜層1406的刻蝕直至絕緣層1402達(dá)到所需的錐形。例如，兩種刻蝕(絕緣層和填充掩膜層)交替進(jìn)行的方法可繼續(xù)重復(fù)一定次數(shù)，所述重復(fù)的次數(shù)已知可用于制備所需錐形。作為另一實(shí)施例，兩種刻蝕交替進(jìn)行的方法可以繼續(xù)直至掩膜層1406消失或者具有低于一定閾值的厚度。交替刻蝕的每次重復(fù)均使存在的區(qū)域(例如，區(qū)域1502、1702和1902)拓寬一定量并且形成寬度約為間隙1404(圖14A)寬度的新的區(qū)域。因此，通過增加重復(fù)，溝槽1302(圖13A)頂部的錐形拓寬并且在溝槽1302更深處加入新的“臺階”。
[0075]圖20描述在總計(jì)六次重復(fù)刻蝕掩膜層1406和絕緣層1402之后的基板1200。如果絕緣層1402的所有刻蝕移除大約相同量的絕緣層1402( S卩，ei= e3= e ，其中X為刻蝕重復(fù)的次數(shù))并且掩膜層1406的所有刻蝕移除大約相同量的掩膜層1406( S卩，e2= e4=e2x，其中X為刻蝕重復(fù)的次數(shù))，則絕緣層1402的錐形的斜率1%$可以為約ei/e2。
[0076]在實(shí)施例方法的其他變型中，絕緣層1402的剖面可以不同。例如，在不同的重復(fù)中通過刻蝕不同量的絕緣層1402和掩膜層1406，可以控制絕緣區(qū)域的剖面。在一個(gè)實(shí)施例中，絕緣層1402的剖面將沿著絕緣層1402的暴露側(cè)壁具有多種不同的斜率。
[0077]絕緣材料已被描述為具有限定好的臺階，一個(gè)臺階代表一次沉積/刻蝕循環(huán)。然而，實(shí)際上，應(yīng)理解該限定好的臺階可能不存在。例如，絕緣區(qū)域的剖面可以具有更加線性的形狀。圖21描述具有不如圖20所示的剖面理想的錐形場板電介質(zhì)的剖面的另一實(shí)施例。
[0078]圖22A描述在所有重復(fù)交替刻蝕步驟已經(jīng)完成并且填充掩膜層1406的任何剩余部分已被移除之后的基板1200。應(yīng)理解在實(shí)施例方法的變型中，所有的填充掩膜層1406在重復(fù)交替刻蝕步驟的過程中可以被刻蝕。所述實(shí)施例方法的其他變型還可以使填充掩膜層1406的任何剩余部分成為場板的一部分，所述場板在導(dǎo)電材料沉積于溝槽中之后而形成，所述溝槽通過絕緣層1402中的錐形形成(見圖22B)。
[0079]圖22B描述在沉積導(dǎo)電材料2202之后的基板1200，所述導(dǎo)電材料2202填充了未被絕緣層1402填充或者在錐形形成過程中被刻蝕的溝槽1302(未標(biāo)出)的剩余部分。導(dǎo)電材料2202可以多種材料，如無定形硅、多晶硅、金屬等。如果半導(dǎo)體用于導(dǎo)電材料2202，則導(dǎo)電材料2202可以在沉積時(shí)原位摻雜。導(dǎo)電材料2202的頂部可隨后使用化學(xué)機(jī)械拋光(CMP)或回蝕步驟而平面化。隨后使導(dǎo)電材料2202的剩余部分接電，以形成錐形場板。一旦形成場板，則絕緣層1402成為錐形場板電介質(zhì)區(qū)域2204。
[0080]一旦形成錐形場板電介質(zhì)2204，并且晶片1202的表面(視需要)被平面化，則可以進(jìn)行半導(dǎo)體器件制造流程以在基板1200的有源區(qū)域(例如硅柱2206和2208)中形成有源器件。例如，VTS HVFET方法可以用于在硅柱2206和2208中形成HVFET。
[0081]圖23描述例如示例實(shí)施例方法2300的流程圖(類似于圖12_22所述的示例實(shí)施例方法)，用于在半導(dǎo)體方法中形成錐形場板電介質(zhì)區(qū)域。在步驟2302中，獲得硅晶片。硅晶片可以具有用例如外延生長的硅層產(chǎn)生的不同摻雜層(例如見圖12A)。在步驟2304中，使光刻膠掩膜圖案化(例如，見圖12B)。光刻膠掩膜限定了含有錐形場板和錐形場板電介質(zhì)區(qū)域的溝槽的位置和尺寸。在步驟2306中，進(jìn)行DRIE (或Bosch刻蝕)以限定錐形場板的溝槽(例如，見圖13A)并且剝?nèi)ト魏问Ｓ嗟墓饪棠z(例如，見圖13B)。在步驟2308中，氧化物層在基板的垂直和水平表面沉積(例如，見圖14A)。沉積的氧化物填充溝槽的大部分但是在溝槽開口處的中間位置留下間隙。在步驟2310中，多晶硅掩膜層在晶片上和在通過步驟2308的氧化物沉積所形成的間隙中沉積(例如，見圖14B)。在步驟2312中，進(jìn)行多晶硅掩膜的刻蝕以使間隙中氧化物層的側(cè)壁的一部分暴露(例如，見圖15)。在步驟2314中，進(jìn)行各向同性的氧化物刻蝕以移除一定厚度的在步驟2308中形成的氧化物(例如，見圖16A和18A)。由于刻蝕是各向同性的(即，基本各向同性的)，所以氧化物層的所有暴露表面應(yīng)被刻蝕近似相同的量。在步驟2316中，將多晶硅掩膜進(jìn)一步刻蝕以使間隙中來自步驟2308的氧化物層的一部分新的側(cè)壁暴露(例如，見圖17B和19B)。在步驟2318中，確定氧化物層的錐形是否已經(jīng)完成(例如，見圖20)。例如，這可以基于已經(jīng)進(jìn)行的氧化物刻蝕/多晶硅(poly)刻蝕重復(fù)的次數(shù)而確定。作為另一實(shí)施例，可重復(fù)步驟2314和2316直至多晶硅保持閾值厚度(或沒有多晶硅)。在步驟2320中，一旦錐形場板電介質(zhì)已在溝槽中形成，則多晶硅沉積于溝槽中以形成錐形場板(例如，見圖22B)?？赡苄枰矫婊襟E以確保場板和晶片的表面是共面的。在步驟2322中，進(jìn)行MOSFET方法流程以在與含有傾斜場板的溝槽相鄰的硅柱中形成HVFET。
[0082]雖然實(shí)施例方法2300已經(jīng)關(guān)于具體的材料和層進(jìn)行了描述，但是應(yīng)理解一些層可以是任選的并且晶片和層的材料可以變化。
[0083]上述對本發(fā)明的圖示實(shí)施例的說明，包括在摘要中所述的實(shí)施例，不應(yīng)理解為窮舉性的或者對所公開的精確形式的限制。雖然用于說明目的在本文中描述了本發(fā)明的具體的實(shí)施方案和實(shí)施例，但是在不偏離本發(fā)明更廣的實(shí)質(zhì)和范圍下的各種等價(jià)的修改方案是可以的。實(shí)際上，應(yīng)理解提供具體的實(shí)施電壓、電流、頻率、電力范圍值、時(shí)間等用于解釋目的并且根據(jù)本發(fā)明的教導(dǎo)還可以將其他值用于其他實(shí)施方案和實(shí)施例中。
[0084]就上述詳細(xì)的說明而言可以對本發(fā)明的實(shí)施例做出這些修改方案。以下權(quán)利要求中所使用的術(shù)語不應(yīng)理解為將本發(fā)明限制至說明書和權(quán)利要求所公開的具體的實(shí)施方案。相反，范圍應(yīng)完全通過以下權(quán)利要求確定，其應(yīng)根據(jù)所制定的權(quán)利要求解釋的條款而理解。本說明書和附圖因此應(yīng)認(rèn)為是解釋性的而不是限制性的。
【權(quán)利要求】
1.一種在半導(dǎo)體晶片中形成錐形場板電介質(zhì)區(qū)域的方法，所述方法包括: 在半導(dǎo)體晶片中刻蝕溝槽，其中溝槽具有側(cè)壁； 將第一厚度的第一絕緣層沉積于半導(dǎo)體晶片上，包括所述側(cè)壁； 刻蝕第一量的第一絕緣層，其中與溝槽頂部相鄰的所述第一絕緣層的第一上部被移除； 在半導(dǎo)體晶片上沉積第二厚度的第二絕緣層，其中所述第二絕緣層與一部分第一絕緣層重疊，且其中所述第二絕緣層與所述第一上部重疊；和 刻蝕第二量的所述第二絕緣層，其中溝槽側(cè)壁上的所述第二絕緣層的第二上部被移除。
2.權(quán)利要求1的方法，其中刻蝕第二量的第二絕緣層使與所述第二上部相鄰的第一絕緣層的至少一部分暴露。
3.權(quán)利要求1的方法，還包括: 在半導(dǎo)體晶片上沉積第三厚度的第三絕緣層；和 刻蝕第三量的所述第三絕緣層，其中溝槽側(cè)壁上的所述第三絕緣層的第三上部被移除。
4.權(quán)利要求3的方法，其中刻蝕第三量的第三絕緣層使與所述第三上部相鄰的第一絕緣層的至少一部分和與所述第三上部相鄰的第二絕緣層的至少一部分暴露。
5.權(quán)利要求1的方法，其中所述第一厚度和所述第二厚度近似相同。
6.權(quán)利要求5的方法，其中所述第一絕緣層和所述第二絕緣層為相同的材料。
7.權(quán)利要求1的方法，其中所述第一厚度基本上與所述第一絕緣層在其上所沉積的表面的斜率無關(guān)。
8.權(quán)利要求1的方法，還包括: 在刻蝕溝槽前，使限定溝槽位置的硬掩模圖案化，其中使硬掩模圖案化包括沉積硬掩模材料。
9.權(quán)利要求8的方法，其中所述硬掩模由多晶硅制成。
10.權(quán)利要求9的方法，還包括: 在沉積所述硬掩模之前，在半導(dǎo)體晶片的表面上沉積保護(hù)層。
11.權(quán)利要求10的方法，其中所述保護(hù)層為氧化物。
12.權(quán)利要求1的方法，還包括: 在溝槽中的所述第一絕緣層和所述第二絕緣層上沉積導(dǎo)電材料，其中導(dǎo)電材料通過所述第一絕緣層和所述第二絕緣層與溝槽的側(cè)壁分離以免于直接接觸。
13.權(quán)利要求1的方法，其中用各向異性刻蝕進(jìn)行所述第一絕緣層和所述第二絕緣層的刻蝕。
14.一種在半導(dǎo)體晶片中形成錐形場板電介質(zhì)區(qū)域的方法，所述方法包括: 在半導(dǎo)體晶片中刻蝕溝槽； 在半導(dǎo)體晶片上沉積絕緣層，包括沉積于溝槽的側(cè)壁上，其中絕緣層在溝槽中形成間隙，所述間隙的開口朝向溝槽頂部； 在絕緣層上沉積掩膜層，其中所述掩膜層填充至少一部分間隙； 刻蝕第一量的所述掩膜層以使間隙中所述絕緣層的第一側(cè)壁部分暴露； 刻蝕第二量的所述絕緣層，包括所述絕緣層的第一側(cè)壁部分； 刻蝕第三量的所述掩膜層以使間隙中的所述絕緣層的第二側(cè)壁部分暴露，其中所述第二側(cè)壁部分與所述第一側(cè)壁部分相比在溝槽中更深；和 刻蝕第四量的所述絕緣層，包括所述絕緣層的第一側(cè)壁部分和第二側(cè)壁部分。
15.權(quán)利要求14的方法，其中在含有氫氟酸的溶液中進(jìn)行所述第一量和所述第三量的刻蝕。
16.權(quán)利要求14的方法，還包括: 將溝槽內(nèi)的導(dǎo)電材料沉積在所述絕緣層上；和 將溝槽外的一部分導(dǎo)電材料移除。
17.權(quán)利要求16的方法，其中將溝槽外的一部分導(dǎo)電材料移除包括進(jìn)行化學(xué)機(jī)械拋光的步驟。
18.權(quán)利要求14的方法，還包括: 刻蝕第五量的所述掩膜層以使間隙中的絕緣層的第三側(cè)壁部分暴露，其中第三側(cè)壁部分與第一側(cè)壁部分和第二側(cè)壁部分相比在溝槽中更深；和 刻蝕第六量的所述絕緣層，包括所述絕緣層的第一側(cè)壁部分、第二側(cè)壁部分和第三側(cè)壁部分。
19.權(quán)利要求14的方法，其中所述掩膜層包括硅。
20.權(quán)利要求14的方法，其中所述絕緣層包括氧化物。
21.權(quán)利要求14的方法，還包括: 在與溝槽相鄰的半導(dǎo)體晶片中形成有源半導(dǎo)體器件。
22.權(quán)利要求14的方法，其中所述第一量和所述第二量約相等。
23.權(quán)利要求14的方法，其中所述第二量和所述第四量約相等。
24.權(quán)利要求23的方法，其中所述第一量和所述第二量約相等。
25.一種在半導(dǎo)體晶片中形成錐形場板電介質(zhì)區(qū)域的方法，所述方法包括: 刻蝕半導(dǎo)體晶片以在其中形成溝槽； 在半導(dǎo)體晶片上沉積絕緣層，其中在沉積后，在溝槽內(nèi)的絕緣層中形成間隙； 在絕緣層上沉積掩膜層，其中所述掩膜層填充至少一部分間隙；和 交替刻蝕間隙內(nèi)的部分掩膜層和部分絕緣層以在溝槽內(nèi)形成錐形絕緣層。
26.權(quán)利要求25的方法，其中所述掩膜層的刻蝕使用含有氫氟酸的溶液進(jìn)行。
27.權(quán)利要求25的方法，還包括: 將導(dǎo)電材料沉積于溝槽內(nèi)的在絕緣層上；和 將溝槽外的一部分導(dǎo)電材料移除。
28.權(quán)利要求27的方法，其中將溝槽外的一部分導(dǎo)電材料移除包括進(jìn)行化學(xué)機(jī)械拋光的步驟。
29.權(quán)利要求25的方法,其中所述掩膜層包括娃。
30.權(quán)利要求25的方法，其中所述絕緣層包括氧化物。
31.權(quán)利要求25的方法，還包括: 在與溝槽相鄰的半導(dǎo)體晶片中形成有源半導(dǎo)體器件。
32.權(quán)利要求25的方法，其中交替刻蝕部分掩膜層和部分絕緣層包括: 刻蝕第一量的掩膜層以使間隙中的絕緣層的第一側(cè)壁部分暴露； 刻蝕第二量的絕緣層，其中所述第二量包括絕緣層的第一側(cè)壁部分的第一部分；刻蝕第三量的掩膜層以使間隙中的絕緣層的第二側(cè)壁部分暴露，其中第二側(cè)壁部分與第一側(cè)壁部分相比在溝槽中更深；和 刻蝕第四量的絕緣層，其中第四量包括絕緣層的第一側(cè)壁部分的第二部分和第二側(cè)壁部分的第一部分。
33.權(quán)利要求32的方法，其中所述第二量和所述第四量約相等，且其中所述第一量和所述第二量約相等。
【文檔編號】H01L29/41GK104488084SQ201380039425
【公開日】2015年4月1日 申請日期:2013年7月11日 優(yōu)先權(quán)日:2012年7月25日
【發(fā)明者】V·帕塔薩拉蒂, S·班納吉, W·B·格拉博斯基 申請人:電力集成公司