一種具有高維持電壓的ldmos結(jié)構(gòu)的esd保護器件的制作方法
【專利摘要】一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，可用于片上IC高壓ESD保護電路。主要由P襯底、高壓N阱、N阱、P阱、P下沉摻雜、P+注入?yún)^(qū)、第一N+注入?yún)^(qū)、第二N+注入?yún)^(qū)、金屬陽極、金屬陰極、多晶硅柵、薄柵氧化層和若干場氧隔離區(qū)構(gòu)成。該LDMOS結(jié)構(gòu)的ESD保護器件在高壓ESD脈沖作用下，一方面由P下沉摻雜、N阱、高壓N阱、P阱、第一N+注入?yún)^(qū)形成寄生SCR電流泄放路徑，提高器件的失效電流、增強器件的ESD魯棒性；另一方面利用第二N+注入?yún)^(qū)與P下沉摻雜之間形成的反偏PN結(jié)，提高器件的維持電壓，增強器件的抗閂鎖能力。
【專利說明】—種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的靜電放電保護領(lǐng)域，涉及一種高壓ESD保護器件，具體涉及一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，可用于提高片上IC高壓ESD保護的
可靠性。
【背景技術(shù)】
[0002]隨著功率集成技術(shù)的不斷發(fā)展，功率集成電路(IC)已成為半導(dǎo)體產(chǎn)業(yè)的一個重要分支。橫向雙擴散絕緣柵場效應(yīng)管(LDMOS)是上世紀(jì)末迅速發(fā)展起來的常用功率器件，在汽車電子、電源管理、馬達(dá)傳動以及各種驅(qū)動電路等高壓、大功率電路系統(tǒng)中應(yīng)用廣泛。然而，隨著半導(dǎo)體集成工藝的快速發(fā)展，在工程應(yīng)用實踐中，功率集成電路遭受ESD的危害越來越嚴(yán)重。因此，設(shè)計既具有高可靠性、強魯棒性、強抗閂鎖能力，又具有高效能比的高壓ESD保護器件，成為高壓ESD保護設(shè)計領(lǐng)域中的一個重要的課題。
[0003]近年來，人們利用LDMOS器件大電流、耐高壓的特性，常用作高壓ESD保護器件。然而，實踐證明，LDMOS器件的ESD保護性能較差，在高壓ESD脈沖的作用下易發(fā)生Kirk效應(yīng)，致使器件一旦觸發(fā)回滯，就遭到損壞，ESD魯棒性較弱，達(dá)不到國際電工委員會規(guī)定的電子產(chǎn)品要求人體模型不低于2000 V的靜電防護標(biāo)準(zhǔn)(IEC6000-4-2)。最近幾年，有人提出將SCR結(jié)構(gòu)內(nèi)嵌LDMOS器件(LDM0S-SCR)應(yīng)用于高壓ESD保護，與LDMOS相比，雖然LDM0S-SCR器件的ESD魯棒性顯著提高，但維持電壓大幅下降，且還存在容易進入閂鎖狀態(tài)的風(fēng)險。本發(fā)明提供了一種新的LDMOS結(jié)構(gòu)的高壓ESD防護技術(shù)方案，它一方面可構(gòu)成SCR結(jié)構(gòu)的電流泄放路徑的ESD保護器件，可提高器件在有限版圖面積下的電流泄放效率，增強器件的ESD魯棒性，另一方面在高壓ESD防護中通過調(diào)整反向PN結(jié)，能有效提高器件的維持電壓避免器件進入閂鎖狀態(tài)。

【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有的高壓ESD防護器件中普遍存在的ESD魯棒性弱、抗閂鎖能力不足等問題，本發(fā)明實例設(shè)計了一種具有高維持電壓的LDOMS結(jié)構(gòu)的ESD保護器件，既充分利用了LDOMS器件能承受高壓擊穿的特點，又利用了器件通過特殊設(shè)計的P下沉摻雜、N阱、高壓N阱、P阱和N+注入的版圖層次，使器件在高壓ESD脈沖作用下，形成SCR結(jié)構(gòu)的ESD電流泄放路徑，通過綜合權(quán)衡及合理控制N+/P下沉摻雜二極管的版圖參數(shù)，可得到耐高壓、高維持電壓、強魯棒性的可適用于高壓IC電路中的ESD保護器件。
[0005]本發(fā)明通過以下技術(shù)方案實現(xiàn):
一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，其包括具有SCR結(jié)構(gòu)的ESD電流泄放路徑和與SCR結(jié)構(gòu)串聯(lián)的反向PN結(jié)，以增強器件的ESD魯棒性和提高維持電壓。其特征在于:主要由P襯底、高壓N阱、P阱、N阱、P下沉摻雜、P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)、第二N+注入?yún)^(qū)、第一場氧隔離區(qū)、第二場氧隔離區(qū)、第三場氧隔離區(qū)、第四場氧隔離區(qū)和多晶硅柵及其覆蓋的薄柵氧化層構(gòu)成； 所述高壓N阱在所述P襯底的表面區(qū)域；
在所述高壓N阱的表面區(qū)域從左到右依次設(shè)有所述P阱和所述N阱，所述P阱和所述N阱之間設(shè)有所述多晶硅柵及其覆蓋的所述薄柵氧化層、所述第三場氧隔離；
所述多晶硅柵及其覆蓋的所述薄柵氧化層的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求；
所述P阱的表面部分區(qū)域從左到右依次設(shè)有所述P+注入?yún)^(qū)、所述第二場氧隔離區(qū)、所述第一 N+注入?yún)^(qū)，在所述高壓N阱的左側(cè)邊緣與所述P+注入?yún)^(qū)之間設(shè)有所述第一場氧隔離區(qū)，所述第一場氧隔離區(qū)的右側(cè)與所述P+注入?yún)^(qū)的左側(cè)相連，所述第一場氧隔離區(qū)的左側(cè)與所述高壓N阱的左側(cè)邊緣相連；
所述多晶硅柵及其覆蓋的薄柵氧化層橫跨在所述高壓N阱和所述P阱表面部分區(qū)域，所述多晶硅柵及其覆蓋的所述薄柵氧化層的左側(cè)與所述第一 N+注入?yún)^(qū)的右側(cè)相連；
所述第三場氧隔離區(qū)橫跨在所述高壓N阱和所述N阱表面部分區(qū)域，所述第三場氧隔離區(qū)的左側(cè)與所述多晶硅柵覆蓋的所述薄柵氧化層的右側(cè)相連，所述多晶硅柵覆蓋了所述第三場氧隔離區(qū)的表面部分區(qū)域，所述第三場氧隔離區(qū)的右側(cè)與所述P下沉摻雜的左側(cè)相連；
所述N阱內(nèi)設(shè)有所述P下沉摻雜，所述P下沉摻雜內(nèi)設(shè)有所述第二 N+注入?yún)^(qū)，所述第二 N+注入?yún)^(qū)的兩側(cè)與所述P下沉摻雜的兩側(cè)邊緣的橫向間隔長度必須控制在一定的數(shù)值范圍內(nèi)；
所述第四場氧隔離區(qū)橫跨在所述高壓N阱和所述N阱表面部分區(qū)域，所述第四場氧隔離區(qū)的左側(cè)與所述P下沉摻雜的右側(cè)相連，所述第四場氧隔離區(qū)的右側(cè)與所述高壓N阱的右側(cè)邊緣相連；
所述P+注入?yún)^(qū)與第一金屬I相連接，所述第一 N+注入?yún)^(qū)與第二金屬I相連接，所述多晶硅柵與第三金屬I相連接，所述第一金屬1、所述第二金屬I和所述第三金屬I均與金屬2相連，并從所述金屬2引出一電極，用作器件的金屬陰極；
所述第二 N+注入?yún)^(qū)與第四金屬I相連，并從所述第四金屬I引出一電極，用作器件的金屬陽極。
[0006]本發(fā)明的有益技術(shù)效果為:
(I)本發(fā)明實例器件充分利用了 LDMOS器件能夠承受高壓擊穿的特點，提高器件的耐高壓能力，通過所述P下沉摻雜的版圖設(shè)計將所述第二 N+和所述N阱結(jié)構(gòu)隔離，抑制器件在ESD作用下發(fā)生Kirk效應(yīng)，避免器件一旦觸發(fā)回滯即發(fā)生失效損傷，提高器件的二次失效電流。
[0007](2)本發(fā)明實例器件利用所述金屬陽極、所述第二 N+注入?yún)^(qū)、所述P下沉摻雜、所述第N阱、所述高壓N阱、所述P阱、所述第一 N+注入?yún)^(qū)和所述金屬陰極構(gòu)成一條齊納二極管與SCR串聯(lián)結(jié)構(gòu)的ESD電流泄放路徑，以提高器件的二次失效電流、增強ESD魯棒性。
[0008](3)本發(fā)明實例利用所述第二 N+注入?yún)^(qū)與所述P下沉摻雜形成的反向PN結(jié)，以鉗制ESD保護器件的兩端電壓，實現(xiàn)有限的版圖面積下獲得高維持電壓的設(shè)計目標(biāo)，同時，本發(fā)明實例器件還能通過調(diào)節(jié)某關(guān)鍵版圖特征參數(shù)調(diào)整維持電壓值，使器件能應(yīng)用于不同需求的功率集成電路產(chǎn)品中的高壓ESD保護。
[0009]【專利附圖】

【附圖說明】 圖1是本發(fā)明實施例的內(nèi)部結(jié)構(gòu)剖面示意圖；
圖2是本發(fā)明實例用于高壓ESD保護的電路連接圖；
圖3是本發(fā)明實例器件的ESD脈沖作用下的等效電路。
【具體實施方式】
[0010]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細(xì)的說明:
本發(fā)明實例設(shè)計了一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，既充分利用了LDMOS器件耐高壓特點，又利用了 SCR器件低導(dǎo)通電阻、大電流泄放能力的特點。利用P下沉摻雜特殊的版圖結(jié)構(gòu)設(shè)計，與第二 N+注入?yún)^(qū)構(gòu)成PN結(jié)結(jié)構(gòu)，可以增大器件的維持電壓，通過調(diào)整關(guān)鍵的版圖尺寸使器件滿足于不同需求的功率集成電路產(chǎn)品中的高壓ESD保護，不會產(chǎn)生閂鎖效應(yīng)。
[0011]如圖1所示的本發(fā)明實例器件內(nèi)部結(jié)構(gòu)的剖面圖，具體為一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，具有SCR與齊納二極管串聯(lián)的ESD電流泄放路徑，以增強器件的ESD魯棒性和提高維持電壓。其特征在于:包括P襯底101、高壓N阱102、P阱103、N阱104、P下沉摻雜105、P+注入?yún)^(qū)106、第一 N+注入?yún)^(qū)107、第二 N+注入?yún)^(qū)108、第一場氧隔離區(qū)109、第二場氧隔離區(qū)110、第三場氧隔離區(qū)113、第四場氧隔離區(qū)114、多晶硅柵112及其覆蓋的薄柵氧化層111。
[0012]所述高壓N阱102在所述P襯底101的表面區(qū)域，以提高器件的耐壓能力。
[0013]在所述高壓N阱102的表面區(qū)域從左到右依次設(shè)有所述P阱103和所述N阱104，所述P阱103和所述N阱104之間設(shè)有所述多晶硅柵112及其覆蓋的所述薄柵氧化層111、所述第三場氧隔離113。
[0014]所述多晶硅柵112及其覆蓋的所述薄柵氧化層111的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求。
[0015]所述P阱103的表面部分區(qū)域從左到右依次設(shè)有所述P+注入?yún)^(qū)106、所述第二場氧隔離區(qū)110、所述第一 N+注入?yún)^(qū)107，在所述高壓N阱102的左側(cè)邊緣與所述P+注入?yún)^(qū)110之間設(shè)有所述第一場氧隔離區(qū)109，所述第一場氧隔離區(qū)109的右側(cè)與所述P+注入?yún)^(qū)106的左側(cè)相連，所述第一場氧隔離區(qū)109的左側(cè)與所述高壓N阱102的左側(cè)邊緣相連。
[0016]所述多晶硅柵112及其覆蓋的薄柵氧化層111橫跨在所述高壓N阱102和所述P阱103表面部分區(qū)域，所述多晶硅柵112及其覆蓋的薄柵氧化層111的左側(cè)與所述第一N+注入?yún)^(qū)107的右側(cè)相連。
[0017]所述第三場氧隔離區(qū)113橫跨在所述高壓N阱102和所述N阱104表面部分區(qū)域，所述第三場氧隔離區(qū)113的左側(cè)與所述多晶硅柵112覆蓋的所述薄柵氧化層111的右側(cè)相連，所述對晶硅柵112覆蓋了所述第三場氧分離區(qū)113的表面部分區(qū)域，所述第三場氧隔離區(qū)113的右側(cè)與所述P下沉摻雜105的左側(cè)相連。
[0018]所述N阱104內(nèi)設(shè)有所述P下沉摻雜105，所述P下沉摻雜105內(nèi)設(shè)有所述第二N+注入?yún)^(qū)108，所述P下沉摻雜105的濃度要滿足一定的濃度注入條件，以實現(xiàn)所述第二N+注入?yún)^(qū)108與所述P下沉摻雜105能實現(xiàn)反向PN結(jié)的齊納擊穿。同時，所述第二 N+注入?yún)^(qū)108的兩側(cè)到所述P下沉摻雜105兩側(cè)邊緣的橫向間隔必須控制在一定的數(shù)值范圍內(nèi)，一方面可形成由所述P下沉摻雜105、所述第N阱104、所述高壓N阱102、所述P阱103、所述第一 N+注入?yún)^(qū)107構(gòu)成的SCR結(jié)構(gòu)，快速有效的泄放ESD電流，增強器件的魯棒性。另一方面還可形成由所述P下沉摻雜105、所述第二 N+注入?yún)^(qū)108構(gòu)成的反向PN結(jié)，可以有效鉗制器件兩端電壓，提高維持電壓。
[0019]所述第四場氧隔離區(qū)114橫跨在所述高壓N阱102和所述N阱104表面部分區(qū)域，所述第四場氧隔離區(qū)114的左側(cè)與所述P下沉摻雜105的右側(cè)相連，所述第四場氧隔離區(qū)114的右側(cè)與所述高壓N阱102的右側(cè)邊緣相連。
[0020]如圖2所示，所述P+注入?yún)^(qū)106與第一金屬I 115相連接，所述第一 N+注入?yún)^(qū)107與第二金屬I 116相連接,所述多晶娃柵112與第三金屬I 117相連接,所述第一金屬I 115、所述第二金屬I 116和所述第三金屬I 117均與金屬2 119相連,并從所述金屬2119引出一電極120，用作器件的金屬陰極，接ESD脈沖的低電位。
[0021]所述第二N+注入?yún)^(qū)108與第四金屬I 118相連，并從所述第四金屬I 118引出一電極121，用作器件的金屬陽極，接ESD脈沖的高電位。
[0022]通過拉長或縮短所述第二 N+注入?yún)^(qū)108的左側(cè)到所述P下沉摻雜105的左側(cè)邊緣的橫向長度，可增大或減小由所述第二 N+注入?yún)^(qū)108、所述P下沉摻雜105構(gòu)成二極管的等效電阻值，改變器件的維持電壓值。
[0023]如圖3所示，當(dāng)ESD脈沖作用于本發(fā)明實例器件時，所述金屬陽極接ESD脈沖高電位，所述金屬陰極接ESD脈沖低電位，當(dāng)所述P+注入?yún)^(qū)106、所述P阱103上的電阻R2上的電位上升至0.7 V時，寄生NPN管T2的發(fā)射極正偏，隨著ESD脈沖進一步增大，所述高壓N阱102與所述P阱103形成的反偏PN結(jié)內(nèi)的雪崩倍增效應(yīng)不斷增強，并導(dǎo)致空間電荷區(qū)內(nèi)的少數(shù)載流子的濃度遠(yuǎn)超過多數(shù)載流子時，所述高壓N阱、所述N阱上的電阻Rl上的電位上升至0.7 V時，寄生PNP管Tl觸發(fā)開啟，由所述P下沉摻雜105、所述N阱104、所述高壓N阱102、所述P阱103、所述第一 N+注入?yún)^(qū)107構(gòu)成的寄生SCR結(jié)構(gòu)泄放ESD電流。所述第二 N+注入?yún)^(qū)108和所述P下沉摻雜105形成的PN結(jié)，用于鉗制器件兩端的電壓值，有效提高維持電壓，防止器件進入閂鎖狀態(tài)。
[0024]最后說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，其包括具有SCR結(jié)構(gòu)的ESD電流泄放路徑和與SCR結(jié)構(gòu)串聯(lián)的反向PN結(jié)，以增強器件的ESD魯棒性和提高維持電壓，其特征在于:主要由P襯底(101)、高壓N阱(102)、P講(103)、N講(104)、P下沉摻雜(105)、P+注入?yún)^(qū)(106)、第一 N+注入?yún)^(qū)(107)、第二 N+注入?yún)^(qū)(108)、第一場氧隔離區(qū)(109)、第二場氧隔離區(qū)(110)、第三場氧隔離區(qū)(113)、第四場氧隔離區(qū)(114)和多晶硅柵(112)及其覆蓋的薄柵氧化層(111)構(gòu)成； 所述高壓N阱(102)在所述P襯底(101)的表面區(qū)域； 在所述高壓N阱(102)的表面區(qū)域從左到右依次設(shè)有所述P阱(103)和所述N阱(104)，所述P阱(103)和所述N阱(104)之間設(shè)有所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)、所述第三場氧隔離(113)； 所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求； 所述P阱(103)的表面部分區(qū)域從左到右依次設(shè)有所述P+注入?yún)^(qū)(106)、所述第二場氧隔離區(qū)(110)、所述第一 N+注入?yún)^(qū)(107)，在所述高壓N阱(102)的左側(cè)邊緣與所述P+注入?yún)^(qū)(110)之間設(shè)有所述第一場氧隔離區(qū)(109)，所述第一場氧隔離區(qū)(109)的右側(cè)與所述P+注入?yún)^(qū)(106)的左側(cè)相連，所述第一場氧隔離區(qū)(109)的左側(cè)與所述高壓N阱(102)的左側(cè)邊緣相連； 所述多晶硅柵(112)及其覆蓋的薄柵氧化層(111)橫跨在所述高壓N阱(102)和所述P阱(103)表面部分區(qū)域，所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的左側(cè)與所述第一 N+注入?yún)^(qū)(107)的右側(cè)相連； 所述第三場氧隔離區(qū)(113)橫跨在所述高壓N阱(102)和所述N阱(104)表面部分區(qū)域，所述第三場氧隔離區(qū)(113)的左側(cè)與所述多晶硅柵(112)覆蓋的所述薄柵氧化層(111)的右側(cè)相連，所述多晶硅柵(112)覆蓋了所述第三場氧隔離區(qū)(113)的表面部分區(qū)域，所述第三場氧隔離區(qū)(113)的右側(cè)與所述P下沉摻雜(105)的左側(cè)相連； 所述N阱(104)內(nèi)設(shè)有所述P下沉摻雜(105)，所述P下沉摻雜(105)內(nèi)設(shè)有所述第二N+注入?yún)^(qū)(108)，所述第二 N+注入?yún)^(qū)(108)的兩側(cè)與所述P下沉摻雜(105)的兩側(cè)邊緣的橫向間隔長度必須控制在一定的數(shù)值范圍內(nèi)； 所述第四場氧隔離區(qū)(114)橫跨在所述高壓N阱(102)和所述N阱(104)表面部分區(qū)域，所述第四場氧隔離區(qū)(114)的左側(cè)與所述P下沉摻雜(105)的右側(cè)相連，所述第四場氧隔離區(qū)(114)的右側(cè)與所述高壓N阱(102)的右側(cè)邊緣相連； 所述P+注入?yún)^(qū)(106)與第一金屬1(115)相連接，所述第一 N+注入?yún)^(qū)(107)與第二金屬1(116)相連接，所述多晶硅柵(112)與第三金屬1(117)相連接，所述第一金屬I (115)、所述第二金屬I (116)和所述第三金屬I (117)均與金屬2 (119)相連，并從所述金屬2 (119)引出一電極(120)，用作器件的金屬陰極； 所述第二 N+注入?yún)^(qū)(108)與第四金屬1(118)相連，并從所述第四金屬1(118)引出一電極(121)，用作器件的金屬陽極。
2.如權(quán)利要求1所述的一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，其特征在于:所述第二 N+注入?yún)^(qū)(108)的兩側(cè)到所述P下沉摻雜(105)兩側(cè)邊緣的橫向長度必須控制在一定的數(shù)值范圍內(nèi)，以提高器件的維持電壓，所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求。
3.如權(quán)利要求1所述的一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護器件，其特征在于:所述金屬陽極、所述第二 N+注入?yún)^(qū)(108)、所述P下沉摻雜(105)、所述第N阱(104)、所述高壓N阱(102)、所述P阱(103)、所述第一 N+注入?yún)^(qū)(107)和所述金屬陰極構(gòu)成一條齊納二極管與SCR串聯(lián)結(jié)構(gòu)的ESD電流泄放路徑，以提高器件的二次失效電流、增強器件的ESD魯棒性。·
【文檔編號】H01L29/78GK103715233SQ201410011734
【公開日】2014年4月9日 申請日期:2014年1月10日 優(yōu)先權(quán)日:2014年1月10日
【發(fā)明者】顧曉峰, 黃龍, 梁海蓮, 畢秀文 申請人:江南大學(xué)