集成器件及其制造方法
【專利摘要】本發(fā)明提供了一種集成器件以及集成器件的制造方法。該集成器件包括裸片墊、主裸片、疊式裸片以及塑封材料，其中主裸片包括粘合在裸片墊上的第一表面和第二表面，疊式裸片通過粘合膜粘合至主裸片的第二表面，主裸片和疊式裸片包括硅晶體，塑封材料用于封裝裸片墊、主裸片以及疊式裸片。本發(fā)明的集成器件結構有效地緩解了因塑封材料的收縮而施加在主裸片上的應力，屏蔽了來自塑封材料中較硬顆粒的不均勻壓力，并且平緩了主裸片上的溫度梯度。與現(xiàn)有技術相比，本發(fā)明的集成器件結構降低了成本，而且制造過程省時且環(huán)保。
【專利說明】集成器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種集成器件以及集成器件的制造方法。
【背景技術】
[0002]圖1A所示為現(xiàn)有技術中的集成器件100的橫截面圖。如圖1A所示，集成器件100包括通過粘合材料104粘合至金屬平臺106的硅裸片102、封裝硅裸片102的可塑成型材料108以及通過焊線118連接至硅裸片102的導電引腳120。硅裸片102包括集成電路112和114，例如:金屬氧化物半導體場效應管(M0SFET)、運算放大器、帶隙參考電路等等。集成電路112和114位于娃裸片102的表面116附近。
[0003]圖1B所示為圖1A中集成器件100的虛線所示部分110的局部放大圖。如圖1B所示，可塑成型材料108包括較硬顆粒122以及較軟材料成分124。顆粒122不均勻地分布于可塑成型材料108中，并且部分顆粒122接觸到硅裸片102的表面116。由于不均勻分布的顆粒122，使得硅裸片102上不同區(qū)域的電路會經(jīng)歷不同的或不均勻的壓力。不均勻的壓力會導致集成電路112和114的參數(shù)值(例如:電壓閾值、電壓參考值、輸入電壓等等)發(fā)生誤差或偏離。
[0004]舉例來說，電路112和114在硅裸片102上形成之后且在硅裸片102被封裝之前，會對電路112和114的部分參數(shù)進行測試。這個測試被稱為“芯片級測試”。如果測試結果顯示電路112和114按預期正常運行，那么硅裸片102由可塑成型材料108封裝。因為可塑成型材料108需在高溫下應用于硅裸片102，當溫度冷卻至室溫時，可塑成型材料108會收縮，硅裸片102的表面116會遭受來自可塑成型材料108的收縮力(包括壓縮應力和切變應力)。作用于表面116的收縮力是不均勻的而且會導致電路112和114的部分參數(shù)發(fā)生誤差。例如，如圖1B所示，電路112位于被顆粒122接觸的區(qū)域，而電路114位于沒有被顆粒122接觸的區(qū)域。因此，顆粒122會給電路112施加額外的壓力。盡管電路112和114應該表現(xiàn)完全相同，但是因為不均勻分布的顆粒122，電路112和114在被封裝后會具有不同的參數(shù)值。另外，在大批量生產(chǎn)中，由于隨機分布的顆粒122，被認為完全相同的集成器件100會具有不同的參數(shù)值或不同的性能特征。
[0005]因此，對表面116上的壓力敏感的電路(例如:運算放大器、帶隙參考電路等等)的參數(shù)值在被封裝后會發(fā)生變化。這些參數(shù)會在最終的測試中被重新調整，稱為“校正過程”。為了執(zhí)行校正過程，需要額外的位于硅裸片102上的模塊以及額外的連接至這些模塊的導電引腳120。這些額外的模塊和導電引腳不僅會增加成本，還會增加集成器件100的尺寸。而且，收縮力和不均勻的壓力會使集成器件100具有缺陷。如果測試結果顯示集成器件100中有缺陷，丟棄集成器件100會造成浪費，而通過蝕刻可塑成型材料108來暴露硅裸片102，使得硅裸片102再進行一次芯片級測試，又會很耗時。
[0006]而且，在集成器件100的操作過程中，由于可塑成型材料108具有非常低的熱導性，因此表面116會有明顯的溫度梯度。例如，圖1C所示的表面116的溫度梯度曲線圖中，高功率電路130 (例如，放大器電路)在表面116的位置P2處產(chǎn)生熱量。這個熱量并不會立刻散開，因此表面116 (例如，從位置P2到位置P3)會有急劇的溫度梯度。溫度梯度(例如，表面116上位置P1、P2、P3之間的溫度差)會影響硅裸片102上集成電路的特性。
[0007]圖2A與2B、圖3、圖4以及圖5A和5B所示為現(xiàn)有的用來解決上述提到的問題的集成器件。然而，這些集成器件并沒有完全解決這些問題，并且一些集成器件還會帶來另外的問題。
[0008]圖2A與圖2B所示為現(xiàn)有的集成器件200A和200B的橫截面圖。在集成器件200A中，表面116上形成彈性系數(shù)和熱膨脹系數(shù)都低于可塑成型材料108的裸片涂層226，用來作為可塑成型材料108和表面116之間的緩沖物或者壓力緩沖層。裸片涂層226可以緩解上述提到的來自可塑成型材料108的壓縮應力和不均勻壓力，并可以避免介于可塑成型材料108與表面116之間的切變應力。
[0009]然而，傳統(tǒng)的用于裸片涂層226的材料包括具有低熱導性的硅脂聚合物或者硅脂聚酰亞胺。因此，明顯的溫度梯度依然會存在于集成器件200A的表面116上。
[0010]另外，可塑成型材料108和裸片涂層226具有不同的熱膨脹系數(shù)。因此，如果裸片涂層226覆蓋了整個表面116，那么在封裝過程中可塑成型材料108和裸片涂層226的熱膨脹或收縮會在可塑成型材料108和裸片涂層226的交界面230產(chǎn)生破壞或者切斷焊線118的切變應力。而且，如圖2A所示，裸片涂層226是不平的。因此，如果硅裸片102的尺寸增力口，那么裸片涂層226的高度將增加而且可塑成型材料108的最小厚度Dl將減小。所以，可塑成型材料108的機械強度會降低，尤其在最小厚度處。
[0011]如果裸片涂層226放置在特定區(qū)域內，例如，如圖2B所示，使得之前提到的切變應力可以避免，那么來自可塑成型材料108的壓縮垂直壓力幾乎全部由硅裸片102上的未被裸片涂層226覆蓋的小范圍區(qū)域來支撐。這會在硅裸片102未被覆蓋處(例如，240處)產(chǎn)生大的垂直壓力差。在未覆蓋區(qū)域的壓力會很大，而在覆蓋區(qū)域的壓力會比較小。這會對硅裸片102 (例如，240處)的頂層造成破壞。此外，由于裸片涂層材料的濕潤性差，裸片涂層226可能會出現(xiàn)非常薄的區(qū)域(例如，區(qū)域250)。類似地，裸片涂層226非常薄的區(qū)域(例如，區(qū)域250)壓力會很大。
[0012]圖3所示為現(xiàn)有技術中的另一集成器件300的橫截面圖。在集成器件300中，一層薄而均勻的硅脂聚合物材料層通過特殊的工序放置在表面116上。某種程度上，裸片涂層326可以緩解由可塑成型材料108的收縮引起的壓縮應力和切應力。然而，裸片涂層326既薄又軟，因此集成器件300的表面116依然會受到來自圖1B中描述的較硬顆粒122的不均勻壓力。另外，由于裸片涂層326和可塑成型材料108的低導熱性，表面116上依然存在明顯的溫度梯度。而且，裸片涂層326很柔軟，對可塑成型材料108的粘合力不夠，這會導致裸片涂層326的柔軟組織滲入可塑成型材料108中，還會減弱整個封裝片的機械強度。
[0013]圖4所示為現(xiàn)有技術中的另一集成器件400的橫截面圖。在集成電路400中，由透明聚合物形成的裸片涂層426在表面116上形成。形成裸片涂層426的過程包括:在表面116上放置一定體積的特殊液體材料(例如:一種光致不溶型、透明的、具有粘性的且室溫下呈液態(tài)狀的材料)；旋轉硅裸片102來產(chǎn)生一層薄而且相對較平的液體層；以及使用光掩膜選擇性地將液體層暴露在紫外線下。液體層暴露的部分轉換成硅聚合物。液體層未暴露的部分通過蝕刻形成缺口 428A與428B來保護焊線118免受由可塑成型材料108和裸片涂層426的擴張或收縮引起的切變應力。裸片涂層426會緩解一些由可塑成型材料108的收縮引起的壓縮應力和切變應力。然而，裸片涂層426薄而且柔軟，因此，集成器件400的表面116會遭受來自圖1B中描述的較硬顆粒122帶來的不均勻壓力，集成器件400的表面116上仍會存在明顯的溫度梯度。另外，裸片涂層426的形成要求額外的工序，例如光掩膜的使用、紫外線投影以及蝕刻過程，這會增加集成器件400的成本。
[0014]圖5A所示為現(xiàn)有技術中的另一集成器件500的橫截面圖，圖5B所示為集成器件500的俯視圖。在集成器件500中，減壓結構526以拱形形成于硅裸片102之上。制作減壓結構526的材料包括陶瓷、硅以及合金等。減壓結構526可緩解位于硅裸片四個角的以及由減壓結構526覆蓋的表面116部分的壓縮應力和切變應力。減壓結構526還可以作為散熱片來減小表面116上的溫度梯度。然而，因為減壓結構526在表面116上成拱形，并沒有擋住可塑成型材料108，所以來自較硬顆粒122的不均勻壓力在表面116上依然存在。另夕卜，減壓結構526的制作相對難而且昂貴。

【發(fā)明內容】

[0015]本發(fā)明要解決的技術問題在于提供一種集成器件以及集成器件的制造方法，使用結構鋼硬且具有高熱傳導性的材料作為集成器件中的集成電路和塑封材料之間的屏障，從而有效地緩解因塑封材料的收縮而施加在集成電路上的應力，屏蔽來自塑封材料中較硬顆粒的不均勻壓力，以及平緩集成電路所在的主裸片上的溫度梯度。
[0016]為解決上述技術問題，本發(fā)明提供了一種集成器件，所述集成器件包括裸片墊；主裸片，所述主裸片包括粘合至所述裸片墊的第一表面以及與所述第一表面相對的第二表面；通過粘合膜粘合至所述第二表面的疊式裸片，其中所述主裸片和所述疊式裸片包括硅晶體；以及塑封材料，用于封裝所述裸片墊、所述主裸片以及所述疊式裸片。
[0017]本發(fā)明還提供一種集成器件的制造方法，該集成器件的制造方法包括以下步驟:將主裸片的第一表面粘合至裸片墊；使用粘合膜將疊式裸片粘合至所述主裸片的第二表面，其中所述主裸片以及所述疊式裸片包括硅晶體；以及使用塑封材料封裝所述裸片墊、所述主裸片以及所述疊式裸片。
[0018]本發(fā)明又提供了一種集成器件，該集成器件包括導電引腳以及連接至所述導電引腳的封裝物。所述封裝物包括:裸片墊；主裸片，所述主裸片包括粘合至所述裸片墊的第一表面以及與所述第一表面相對的第二表面，其中，所述主裸片中包括與所述導電引腳相耦合的電路；通過粘合膜粘合在所述第二表面上的疊式裸片，其中所述主裸片與所述疊式裸片包括硅晶體；以及塑封材料，用于封裝所述裸片墊、所述主裸片以及所述疊式裸片。
[0019]與現(xiàn)有技術相比，本發(fā)明提供的集成器件以及集成器件的制造方法通過將具有硅晶體的硬質結構的疊式裸片疊放到主裸片上，可以緩解主裸片與疊式裸片之間的切變應力，并為主裸片屏蔽來自塑封材料中較硬顆粒的不均勻壓力，使得集成器件更加剛健。同時，疊式裸片具有相對高的熱導性，可以作為散熱片迅速將來自主裸片的熱量散去，從而減小或平緩主裸片的溫度梯度。
【專利附圖】

【附圖說明】
[0020]以下結合附圖對本發(fā)明的技術方案進行詳細的說明，以使本發(fā)明的特性和優(yōu)點更為明顯。[0021]圖1A所示為根據(jù)現(xiàn)有技術的集成器件的橫截面圖；
[0022]圖1B所示為圖1A中集成器件的局部放大圖；
[0023]圖1C所示為圖1A中集成器件的硅裸片表面的溫度梯度曲線圖；
[0024]圖2A所示為根據(jù)現(xiàn)有技術的另一集成器件的橫截面圖；
[0025]圖2B所示為根據(jù)現(xiàn)有技術的另一集成器件的橫截面圖；
[0026]圖3所示為根據(jù)現(xiàn)有技術的另一集成器件的橫截面圖；
[0027]圖4所示為根據(jù)現(xiàn)有技術的另一集成器件的橫截面圖；
[0028]圖5A所示為根據(jù)現(xiàn)有技術的另一集成器件的橫截面圖；
[0029]圖5B所示為圖5A中集成器件的俯視圖；
[0030]圖6A所示為根據(jù)本發(fā)明一個實施例的集成器件的橫截面示意圖；
[0031]圖6B所示為根據(jù)本發(fā)明一個實施例的圖6A中集成器件的俯視圖；
[0032]圖6C所示為根據(jù)本發(fā)明的圖6A中集成器件的主裸片表面的溫度梯度曲線圖；以及
[0033]圖7A和圖7B所示為根據(jù)本發(fā)明一個實施例的集成器件的制造方法流程圖。【具體實施方式】
[0034]以下將對本發(fā)明的實施例給出詳細的說明。盡管本發(fā)明通過這些實施方式進行闡述和說明，但需要注意的是本發(fā)明并不僅僅只局限于這些實施方式。相反，本發(fā)明涵蓋后附權利要求所定義的發(fā)明精神和發(fā)明范圍內的所有替代物、變體和等同物。在以下對本發(fā)明的詳細描述中，為了提供一個針對本發(fā)明的完全的理解，闡明了大量的具體細節(jié)。然而，本領域技術人員將理解，沒有這些具體細節(jié)，本發(fā)明同樣可以實施。在另外的一些實例中，對于大家熟知的方案、流程、元件和電路未作詳細描述，以便于凸顯本發(fā)明的主旨。
[0035]本發(fā)明的實施例提供了一種集成器件以及該集成器件的制造方法。在該集成器件中，通過使用一種相對低成本、省時以及環(huán)保的方法，使得上述提到的壓縮應力被減弱，切變應力被避免或者消除，不均勻的壓力被屏蔽，并且使得溫度梯度變化平緩或者減小。
[0036]圖6A所示為根據(jù)本發(fā)明一個實施例的集成器件600的橫截面示意圖，圖6B所示為根據(jù)本發(fā)明一個實施例的集成器件600的俯視圖。如圖6A所示，集成器件600包括導電引腳620和連接至導電引腳620的封裝物610。封裝物610包括裸片墊606、主裸片602、疊式裸片640以及塑封材料608。主裸片602包括使用粘合材料604粘合(例如，膠合)在裸片墊606上的第一表面614 (例如，主裸片602的底面或下表面)以及與第一表面614相對的第二表面616 (例如，主裸片602的頂面或上表面)。大致來說，主裸片602的第二表面616 (以下被稱作頂面)與第一表面614 (以下被稱作底面)背向相對。疊式裸片640通過使用粘合膜644粘合或疊放在主裸片602的頂面616。塑封材料608用來封裝裸片墊606、主裸片602和疊式裸片640。另外，集成器件600包括形成在主裸片602中并且位于主裸片602的頂面616之下(介于頂面616與底面614之間)的集成電路612。疊式裸片640覆蓋在集成電路612之上并且可以將集成電路612與塑封材料608屏蔽。在一個實施例中，導電引腳620通過導電焊盤646和焊線618耦合至集成電路612。
[0037]更為具體地，在一個實施例中，通過融化多晶硅來在圓柱硅錠中生產(chǎn)硅晶柱體，并將娃晶柱體切割成娃晶片(或稱為娃晶圓片)。主裸片602由娃晶片(例如，圖7A中的娃晶片650)制造而成。裸片墊606可以是但不僅限于金屬墊(例如，銅墊、鋁墊等等)，用于作為基底來支撐主裸片602。粘合膜644，用于將疊式裸片640粘合至或膠合至主裸片602，其包括非導電性的粘合材料，例如環(huán)氧樹脂。粘合膜644相對薄且軟，所以由主裸片602產(chǎn)生的熱量可以相對快速地傳播到疊式裸片640。塑封材料608由熱固性材料(例如，熱固性塑料、熱固性樹脂等等)制成。熱固性材料在高溫下是液體形態(tài)或可鍛鑄形態(tài)，在冷卻后則改變成不融化和/或不溶解的固體形態(tài)，其改變是不可逆的。
[0038]在一個實施例中，疊式裸片640和主裸片602的半導體基底由基本相同的材料制成。舉例來說，疊式裸片640從硅晶片(例如，完整的硅晶片、破裂的硅晶片、新的晶片、使用過的在其上有缺陷電路的晶片等等)切割得到。另外，如上所述，主裸片602由娃晶片制造而成，也就是說，主裸片的半導體基底來自硅晶片。在一個實施例中，硅晶片包括純硅或者具有一定數(shù)量參雜原子(例如，硼或者磷)的硅。因此，這里提到的“基本相同的材料”指的是疊式裸片640和主裸片602的半導體基底可以存在差異，原因是疊式裸片640和主裸片602的半導體基底均是由硅晶體制作而成，但是疊式裸片640和主裸片602半導體基底中參雜原子的類型和密度之間存在差異。因為疊式裸片640和主裸片602由基本相同的材料制作而成，它們的熱膨脹系數(shù)基本相同。在一個實施例中，疊式裸片640的底面642面向主裸片602的頂面616，可通過將疊式裸片的底面642拋光來避免施于主裸片602的頂面616上的不均勻壓力。
[0039]有利的是，在集成器件600的封裝過程中，疊式裸片640可以減小從塑封材料608到主裸片602頂面的壓縮應力并可以避免或消除它們之間的切變應力。因為疊式裸片640與主裸片602具有基本相同的熱膨脹系數(shù)，并且介于疊式裸片640與主裸片602之間的粘合膜644相對薄且軟，所以介于主裸片602頂面616與疊式裸片640底面642之間的切變壓力可以忽略。在一個實施例中，疊式裸片640的厚度介于30μπι到350μπι之間。由于硅晶片的硬質結構，疊式裸片640可以為主裸片602的頂面616屏蔽來自塑封材料608中較硬顆粒(例如，類似于圖1B中的顆粒122)的不均勻壓力，同時通過將疊式裸片640疊放到主裸片602上，使得集成器件600更加剛健。在一個實施例中，疊式裸片640可以通過切割破裂的硅晶片或者使用過的在其上有缺陷電路的晶片來獲得。這種方法相對來說具有低成本、省時而且環(huán)保的特點。
[0040]另外，集成器件600中的敏感性集成電路(例如:運算放大器、帶隙參考電路等等)的參數(shù)相對于傳統(tǒng)的集成器件100中的對應參數(shù)值更加穩(wěn)定。例如，集成電路612的一些參數(shù)可以在封裝前后基本保持不變。所以，對集成電路612的參數(shù)的校正過程可以在最終測試中省去。傳統(tǒng)集成器件100中提到的額外的模塊和導電引腳可以從集成器件600中省去，這樣集成器件600的成本和尺寸可以減小。而且，疊式裸片640可以避免由塑封材料608的收縮力和塑封材料608中較硬顆粒帶來的不均勻壓力造成的缺陷。因此，疊式裸片640可以提高集成器件600的生產(chǎn)質量和可靠性，還可以縮短最終測試時間。
[0041]此外，由于疊式裸片640由硅晶體制成，疊式裸片640具有相對高的熱導性。疊式裸片640可以作為散熱片迅速將來自主裸片602的熱量散去，同時可以減小或平緩主裸片602頂面616的溫度梯度。圖6C所示為主裸片602頂面616的溫度梯度曲線圖。在圖6C的示例中，集成器件600中的電路630，與圖1C中的電路130類似，在集成電路612的操作過程中，電路630是在頂面616的位置P，2處產(chǎn)生熱量的高功率電路。如圖6C所示，與圖IC中的溫度梯度相比，主裸片602的頂面616具有更平緩的或減弱的溫度梯度。
[0042]圖6A和圖6B中公開的導電引腳620的形狀和位置并不是用來限制集成器件600的包裝類型。在一個實施例中，集成器件600可以封裝成任意類型，例如，球柵陣列封裝(BGA)、緩沖式四方扁平封裝(BQFP)、單列直插式封裝(SIP)、小列直插式封裝(SOP)等等。圖6B中所示的疊式裸片640的形狀和位置不受限制。在一個實施例中，疊式裸片640的形狀和位置是任意的，其依賴于敏感性集成電路在主裸片602中形成的位置或區(qū)域。另外，盡管圖6A與圖6B中僅公開了一個疊式裸片640，在其他實施例中集成器件600可以包括多個粘合或膠合至主裸片602的頂面616的疊式裸片640。而且，盡管圖6A僅公開了一張介于疊式裸片640與主裸片602之間的粘合膜644，在其他實施例中疊式裸片640可以通過多張粘合膜粘合在主裸片602上。舉例來說，非常小的幾滴粘合材料放置在主裸片602上，那么當疊式裸片640疊放在主裸片602上時這幾滴粘合材料可以變成多張粘合膜。
[0043]圖7A和圖7B所示為根據(jù)本發(fā)明一個實施例的集成器件600的制造方法流程圖。盡管圖7A和圖7B公開了具體步驟，但這些步驟僅為示例性說明。也就是說，本發(fā)明也適用于執(zhí)行其他步驟或與圖7A和圖7B中所示步驟等同的步驟。圖7A和圖7B中集成器件600的制造順序僅用于示例性說明，并不僅限于此。圖7A和圖7B將結合圖6A、圖6B和圖6C進行描述。
[0044]在步驟702中，硅晶片650被分割成多個主裸片，并且每個主裸片上形成集成電路。該集成電路的形成步驟包括:光刻、蝕刻、擴散、氧化、外延生長、沉積等等。在一個實施例中，集成電路形成之后，就可以在硅晶片650上測試集成電路的參數(shù)和性能。這種測試稱為晶片級測試。任何測試失敗的裸片都要做標記，以便在硅晶片650切割成獨立裸片時可以丟棄。因此，在步驟702之后，集成電路612在主裸片602中形成，集成電路612的性能得到了測試，且主裸片602從硅晶片650上切割得到。
[0045]在步驟704中，使用粘合材料604將主裸片602的底面614粘合至裸片墊606。
[0046]在步驟706中，導電引腳620通過焊線618和導電焊盤646耦合至主裸片602的集成電路612。
[0047]在步驟708中，使用粘合膜644將疊式裸片640粘合至主裸片602的頂面616。在一個實施例中，如上描述，疊式裸片640從娃晶片上切割得到。面向主裸片602頂面616的疊式裸片640的底面642被拋光處理。
[0048]在步驟710中，使用塑封材料608封裝裸片墊606、主裸片602以及疊式裸片640。
[0049]根據(jù)本發(fā)明的實施例，在集成器件的制造過程中，從硅晶片上切割下來的疊式裸片可以被拋光并疊放在集成器件的主裸片上。由于疊式裸片的剛性結構和高熱傳導性，使得現(xiàn)有集成器件中存在的施加在主裸片上的收縮力被緩解，不均勻的壓力被消除，并且使得主裸片上的溫度梯度變化平緩。
[0050]最后，應當說明的是，上述【具體實施方式】和附圖僅為本發(fā)明的常用實施例。顯然，在不脫離權利要求書所界定的本發(fā)明精神和發(fā)明范圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發(fā)明在實際應用中可根據(jù)具體環(huán)境和工作要求在不背離發(fā)明準則的前提下，在形式、結構、布置、比例、材料、元件、成分及其他方面有所變化。因此，在此披露的實施例僅為說明而非限制，本發(fā)明的范圍由所附權利要求及其合法等同物界定，而不局限于上述描述。
【權利要求】
1.一種集成器件，其特征在于，所述集成器件包括: 裸片塾； 主裸片，所述主裸片包括粘合至所述裸片墊的第一表面以及與所述第一表面相對的第二表面； 通過粘合膜粘合至所述第二表面的疊式裸片，其中所述主裸片和所述疊式裸片包括硅晶體；以及 塑封材料，用于封裝所述裸片墊、所述主裸片以及所述疊式裸片。
2.根據(jù)權利要求1所述的集成器件，其特征在于，所述主裸片由硅晶片制成。
3.根據(jù)權利要求1所述的集成器件，其特征在于，所述疊式裸片由切割硅晶片得到。
4.根據(jù)權 利要求1所述的集成器件，其特征在于，所述疊式裸片以及所述主裸片是由基本相同的材料制成。
5.根據(jù)權利要求1所述的集成器件，其特征在于，所述裸片墊是金屬墊。
6.根據(jù)權利要求1所述的集成器件，其特征在于，所述集成器件進一步包括: 形成于所述主裸片中并介于所述第一表面和所述第二表面之間的電路，其中所述疊式裸片將所述電路與所述塑封材料屏蔽。
7.根據(jù)權利要求1所述的集成器件，其特征在于，面向所述第二表面的所述疊式裸片的表面經(jīng)過拋光處理。
8.根據(jù)權利要求1所述的集成器件，其特征在于，所述粘合膜由非導電性的粘合材料制成。
9.根據(jù)權利要求1所述的集成器件，其特征在于，所述塑封材料由熱固型材料制成。
10.根據(jù)權利要求1所述的集成器件，其特征在于，所述疊式裸片的厚度范圍介于30 μ m 至Ij 350 μ m 之間。
11.一種集成器件的制造方法，其特征在于，所述集成器件的制造方法包括以下步驟: 將主裸片的第一表面粘合至裸片墊； 使用粘合膜將疊式裸片粘合至所述主裸片的第二表面，其中所述主裸片以及所述疊式裸片包括硅晶體；以及 使用塑封材料封裝所述裸片墊、所述主裸片以及所述疊式裸片。
12.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述集成器件的制造方法進一步包括以下步驟: 由硅晶片制成所述主裸片。
13.根據(jù)權利要求12所述的集成器件的制造方法，其特征在于，所述集成器件的制造方法進一步包括以下步驟: 從硅晶片上切割得到所述疊式裸片。
14.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述疊式裸片以及所述主裸片是由基本相同的材料制成。
15.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述集成器件的制造方法進一步包括以下步驟: 在所述主裸片中形成電路；以及 將所述疊式裸片粘合至所述主裸片的所述第二表面，使得所述疊式裸片覆蓋所述電路。
16.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述使用粘合膜將疊式裸片粘合在所述主裸片的第二表面上的步驟進一步包括以下步驟: 將所述疊式裸片的一表面拋光；以及 將所述疊式裸片被拋光的所述表面粘合在所述主裸片的所述第二表面上。
17.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述粘合膜由非導電性的粘合材料制成。
18.根據(jù)權利要求11所述的集成器件的制造方法，其特征在于，所述塑封材料由熱固型材料制成。
19.一種集成器件，其特征在于，所述集成器件包括: 導電引腳；以及 連接至所述導電引腳的封裝物，所述封裝物包括: 裸片塾； 主裸片，所述主裸片包括粘合至所述裸片墊的第一表面以及與所述第一表面相對的第二表面； 通過粘合膜粘合在所述第二表面上的疊式裸片，其中所述主裸片與所述疊式裸片包括娃晶體；以及 塑封材料，用于封裝所述裸片墊、所述主裸片以及所述疊式裸片。
20.根據(jù)權利要求19所述的集成器件，其特征在于，所述疊式裸片由硅晶片切割得到。
21.根據(jù)權利要求19所述的集成器件，其特征在于，所述主裸片由硅晶片制成。
22.根據(jù)權利要求19所述的集成器件，其特征在于，所述疊式裸片以及所述主裸片是由基本相同的材料制成。
23.根據(jù)權利要求19所述的集成器件，其特征在于，所述封裝物還包括: 與所述導電引腳相耦合的電路，所述電路形成于所述主裸片中并介于所述第一表面和所述第二表面之間，其中所述疊式裸片將所述電路與所述塑封材料屏蔽。
24.根據(jù)權利要求19所述的集成器件，其特征在于，所述粘合膜由非導電性的粘合材料制成。
【文檔編號】H01L23/367GK103972185SQ201410043366
【公開日】2014年8月6日 申請日期:2014年1月29日 優(yōu)先權日:2013年2月1日
【發(fā)明者】瑪利安·烏德瑞-斯班內, 法瑞爾·瑪瑞納斯科, 莊裕賢 申請人:凹凸電子（武漢）有限公司