堆棧式半導體封裝構件的測試設備及其測試方法
【專利摘要】本發(fā)明有關于一種堆棧式半導體封裝構件的測試設備及其測試方法，主要利用升降取放裝置來加載或載出第一芯片于測試座上，并由升降旋臂來驅使容置有第二芯片的芯片置放模塊移位至升降取放裝置與測試座之間。接著，升降取放裝置連同芯片置放模塊下壓進行測試；待測試完畢，升降取放裝置與芯片置放模塊上升，而升降旋臂驅使芯片置放模塊移出而位于升降取放裝置的一側。據(jù)此，于本發(fā)明以全自動化的方式對堆棧式半導體封裝構件進行測試，以大幅提高測試效率、以及測試準確率，并且可顯著降低成本支出。
【專利說明】堆棧式半導體封裝構件的測試設備及其測試方法
【技術領域】
[0001]本發(fā)明關于一種堆棧式半導體封裝構件的測試設備及其測試方法，尤指一種適用于檢測堆棧式(Package on Package)半導體封裝構件的電性特性或功能的測試設備及其測試方法。
【背景技術】
[0002]隨著行動多媒體產品的普及、對更高數(shù)字訊號處理、具有更高儲存容量、以及靈活性電子裝置的迫切需求，堆棧式封裝(stacked package on package, PoP)應用正快速成長。
[0003]請參閱圖5，圖5是一般常見堆棧式半導體封裝構件的示意剖視圖。所謂堆棧式封裝技術是將兩個或更多組件，以垂直堆?；蚴潜巢看钶d的方式封裝。如圖中所示，一般常見包括一底層芯片91、及一頂層芯片92，其中底層芯片91通常整合數(shù)字或混合訊號邏輯組件，例如基頻、應用或多媒體處理器；而在頂層芯片92中通常整合內存，例如DRAM或Flash。據(jù)此，堆棧式封裝的優(yōu)勢在于，比傳統(tǒng)并排排列的封裝方式占用更少的印刷電路板(PCB)空間并簡化電路板設計，且又可通過內存與邏輯電路的直接聯(lián)機來改善頻率效能表現(xiàn)。
[0004]再者，在半導體封裝測試的制程中，一般堆棧式半導體封裝構件通常系于堆棧封裝前，先將頂層芯片92與底層芯片91分別測試，待二者都通過測試后，再予層疊、打線、封裝而完成最終產品。然而，目前底層芯片91的測試通常需要搭配頂層的內存芯片方可進行功能性測試，故底層芯片91的測試方式明顯較一般單純的電子組件測試為復雜。
[0005]再且，現(xiàn)有技術底層芯片91的測試方式以人工目測、手動的方式進行，其主要通過人員目測將頂層芯片92與底層芯片91對位后，再人工手動進行測試。然而，此一傳統(tǒng)人工的方式，很容易會因為操作人員的誤判或操作上的瑕疵導致測試失效，從而降低了測試準確率且又無端地耗費成本，此外人工測試方式的效率也始終無法提升。
[0006]由此可知，如何達成一種能夠進行全自動化測試，而可大幅提高測試效率、及準確率，進而顯著降低成本的堆棧式半導體封裝構件的測試設備及其測試方法，實為產業(yè)上的一種迫切需要。

【發(fā)明內容】

[0007]本發(fā)明的主要目的是在提供一種堆棧式半導體封裝構件的測試設備及其測試方法，以能以全自動化的方式對堆棧式半導體封裝構件的底層芯片進行測試，以大幅提高測試效率、以及測試準確率，并且可顯著降低成本支出。
[0008]為達成上述目的，本發(fā)明一種堆棧式半導體封裝構件的測試設備，主要包括主控制器、升降取放裝置、測試座、升降旋臂、以及芯片置放模塊。其中，測試座用以容置第一芯片，且測試座位于升降取放裝置下方；升降旋臂位于升降取放裝置的一側；芯片置放模塊組設于升降旋臂上，而芯片置放模塊容置有一第二芯片，且芯片置放模塊的下表面設有若干接觸端子，第二芯片電性連接至若干接觸端子。此外，主控制器電性連接升降取放裝置、測試座、升降旋臂、及芯片置放模塊；主控制器控制升降取放裝置于測試座上加載或載出第一芯片；主控制器控制升降旋臂以驅使芯片置放模塊升降及旋轉而移位于升降取放裝置與測試座之間或位于升降取放裝置的一側；而且，主控制器控制升降取放裝置連同芯片置放模塊下降使若干接觸端子電性連接于測試座上的第一芯片并進行測試。
[0009]據(jù)此，本發(fā)明的堆棧式半導體封裝構件的測試設備主要是由一升降旋臂，而使容置有第二芯片的芯片置放模塊可選擇地移位于升降取放裝置與測試座之間或位于升降取放裝置的一側，以利升降取放裝置移載取放芯片或下壓結合芯片置放模塊以進行測試。
[0010]優(yōu)選的是，本發(fā)明的升降取放裝置的下表面可設置一吸取頭；而主控制器可控制芯片置放模塊移入升降取放裝置與測試座之間并與升降取放裝置的下表面接合，且主控制器可控制吸取頭對應吸附第二芯片。據(jù)此，本發(fā)明的吸取頭除了可以取放第一芯片外，并可充當判斷芯片置放模塊與升降取放裝置是否完整接合的感測裝置。詳細地說，在芯片置放模塊與升降取放裝置接合時，由吸取頭吸附第二芯片，可用以判斷測試芯片置放模塊與升降取放裝置是否完整接合，因一旦芯片置放模塊未完整接合升降取放裝置時，第二芯片的上表面與吸取頭間必留有余隙，此時二者無法密封貼合而構成負壓，由此便可得知接合出錯，故可輔助芯片置放模塊與升降取放裝置對位接合的判斷。
[0011]再者，本發(fā)明的測試設備可更包括一位置傳感器，其可設置于升降旋臂上并電性連接主控制器，而位置傳感器可用于偵測芯片置放模塊的位置。即，本發(fā)明可通過位置傳感器來感測芯片置放模塊的實際位置或感測升降旋臂的動作或其所在方位，由此輔助芯片置放模塊的定位。
[0012]另外，本發(fā)明的測試設備可更包括一梭車，其電性連接主控制器；而主控制器可控制梭車選擇地移入升降取放裝置與測試座之間或遠離升降取放裝置，且梭車可用于載送第一芯片。據(jù)此，本發(fā)明可以通過梭車運載待測或完測的第一芯片，以供升降取放裝置取放，由此提聞芯片的搬運效率。
[0013]優(yōu)選的是，本發(fā)明測試設備的芯片置放模塊可包括一緩沖墊、及一芯片承載座，緩沖墊可設置于芯片承載座上，而第二芯片容置于芯片承載座上。即，本發(fā)明可由緩沖墊的設置，而在芯片置放模塊與升降取放裝置接合時，可有效避免二者的碰撞，起了緩沖的功效。
[0014]此外，本發(fā)明測試設備的升降取放裝置可更包括一空氣阻尼器，而吸取頭可設置空氣阻尼器下方。據(jù)此，本發(fā)明可由空氣阻尼器以避免升降取放裝置于取放第一芯片時、或與芯片置放模塊接合時、抑或下壓進行測試時組件間的碰撞或撞擊，同樣起了緩沖的功效。
[0015]為達成前述目的，本發(fā)明一種堆棧式半導體封裝構件的測試方法，包括以下步驟:首先，一升降取放裝置加載一第一芯片至一測試座內；再者，一升降旋臂驅使一芯片置放模塊移入升降取放裝置與測試座之間，而芯片置放模塊上容置一第二芯片，且芯片置放模塊的下表面設有若干接觸端子，第二芯片電性連接至若干接觸端子；接著，升降取放裝置與芯片置放模塊下降，并下壓使若干接觸端子電性連接測試座上的第一芯片并進行測試；又，升降取放裝置與芯片置放模塊上升，而升降旋臂驅使芯片置放模塊移出而位于升降取放裝置的一側；最后，升降取放裝置自測試座載出已完測的第一芯片。
[0016]據(jù)此，于本發(fā)明堆棧式半導體封裝構件的測試方法中，主要由當測試狀態(tài)與非測試狀態(tài)時，通過將第二芯片的芯片置放模塊可選擇地移位于升降取放裝置與測試座之間或位于升降取放裝置的一側，以利升降取放裝置移載取放芯片，或下壓結合芯片置放模塊進而使第二芯片電性接觸第一芯片而進行測試。
[0017]優(yōu)選地，本發(fā)明的升降取放裝置的下表面設置有一吸取頭；而在芯片置放模塊移入升降取放裝置與測試座之間時，芯片置放模塊與升降取放裝置的下表面接合，并使吸取頭對應吸附第二芯片。即，可由此判斷測試芯片置放模塊與升降取放裝置是否已完整接合，以輔助芯片置放模塊與升降取放裝置間的對位。
[0018]另外，本發(fā)明所提供的測試方法中，在芯片置放模塊移入升降取放裝置與測試座間的步驟時，升降旋臂可驅使芯片置放模塊旋入升降取放裝置與測試座之間后，升降旋臂可驅使芯片置放模塊上升而與升降取放裝置的下表面接合。當然，本發(fā)明不以此為限，也可采用由升降取放裝置下降使二者接合的方式。
[0019]再且，本發(fā)明所提供的測試方法中，可于升降取放裝置連同芯片置放模塊上升后，升降旋臂可驅使芯片置放模塊單獨下降脫離并旋出而位于升降取放裝置的一側。當然，本發(fā)明不以此為限，也可采用芯片置放模塊固定不動讓升降取放裝置直接上升脫離的方式。
【專利附圖】

【附圖說明】
[0020]圖1是本發(fā)明一優(yōu)選實施例的系統(tǒng)架構圖。
[0021]圖2A至圖2C是本發(fā)明一優(yōu)選實施例主要步驟的示意圖。
[0022]圖3是本發(fā)明一優(yōu)選實施例在測試狀態(tài)時升降取放裝置、芯片置放模塊、以及測試座的剖視圖。
[0023]圖4是本發(fā)明一優(yōu)選實施例的流程圖。
[0024]圖5是一般常見堆棧式半導體封裝構件的示意剖視圖。
[0025]9 堆棧式半導體封裝構件
[0026]91 底層芯片
[0027]92 頂層芯片
[0028]I 主控制器
[0029]2 升降取放裝置
[0030]21 吸取頭
[0031]22 空氣阻尼器
[0032]3 芯片置放模塊
[0033]31 接觸端子
[0034]32 緩沖墊
[0035]33 芯片承載座
[0036]4 測試座
[0037]5 升降旋臂
[0038]51 位置傳感器
[0039]6 梭車
[0040]Cf 第一芯片
[0041]Cs 第二芯片【具體實施方式】
[0042]本發(fā)明堆棧式半導體封裝構件的測試設備及其測試方法在本實施例中被詳細描述之前，要特別注意的是，以下的說明中，類似的組件將以相同的組件符號來表示。
[0043]請同時參閱圖1、圖2A至圖2C、以及圖3，圖1是本發(fā)明一優(yōu)選實施例的系統(tǒng)架構圖，圖2A至圖2C是本發(fā)明一優(yōu)選實施例的各步驟的示意圖、圖3是本發(fā)明一優(yōu)選實施例在測試狀態(tài)時升降取放裝置、芯片置放模塊、以及測試座的剖視圖。
[0044]如圖中所示，本實施例的堆棧式半導體封裝構件的測試設備，主要包括主控制器
1、升降取放裝置2、芯片置放模塊3、測試座4、升降旋臂5、以及梭車6。其中，升降取放裝置2的下表面設置一吸取頭21，其主要用在吸附移載待測或完測的第一芯片Cf，以及用于吸附第二芯片Cs。另外，升降取放裝置2更設置一空氣阻尼器22，而吸取頭21設置空氣阻尼器22下方。然而，空氣阻尼器22主要是提供緩沖的功效，即可避免第一芯片Cf的取放過程、或升降動作的其他過程中因碰撞或撞擊所造成的影響。
[0045]再者，如圖中所示，測試座4設置于升降取放裝置2下方，且測試座4用以容置第一芯片Cf俾進行測試。另外，圖中另示有一升降旋臂5，其位于升降取放裝置2的一側，而升降旋臂5組設有一芯片置放模塊3、以及一位置傳感器51。其中，芯片置放模塊3包括一緩沖墊32、及一芯片承載座33，緩沖墊32設置于芯片承載座33上，芯片承載座33上又承載有一第二芯片Cs。
[0046]在本實施例中，第二芯片Cs為一功能完整、無瑕疵的內存芯片，而第一芯片Cf則為待測試的功能芯片。另外，緩沖墊32的設置主要提供緩沖功效，避免升降取放裝置2與芯片置放模塊3或承載于其上的第二芯片Cs發(fā)生碰撞。另一方面，位置傳感器51則感測芯片置放模塊3的實際位置或感測升降旋臂5的動作或其所在方位，由此輔助芯片置放模塊3的定位。
[0047]又，圖中另顯示有一梭車6，其用于載送待測試的第一芯片Cf或完測的第一芯片Cs。具體地，梭車6可選擇地移入升降取放裝置2與測試座4之間以供升降取放裝置2取放，抑或移出遠離升降取放裝置2與測試座4之間以利測試的進行、以及卸除完測的第一芯片Cs或重載待測試的第一芯片Cf。雖然，圖中僅呈現(xiàn)單一梭車6，其同時運載待測及/或完測的第一芯片Cf，但本發(fā)明并不以此為限，也可采用雙梭車或多梭車來分別運載待測及/或完測的第一芯片Cf，以增進運載效率。
[0048]再且，主控制器I電性連接升降取放裝置2、芯片置放模塊3、測試座4、升降旋臂
5、位置傳感器51、以及梭車6。其中，主控制器I主要負責控制升降取放裝置2在測試座4上加載或載出第一芯片Cf ;控制升降旋臂5以驅使芯片置放模塊3升降及旋轉而移位于升降取放裝置2與測試座4之間或移位于升降取放裝置2的一側；控制升降取放裝置2連同芯片置放模塊3下降使若干接觸端子31電性連接于測試座4上的第一芯片Cf并進行測試。然而，在本實施例中雖然僅示出了一主控制器1，不過本發(fā)明并不以此為限，各裝置間可各自配置獨立的控制器，獨自控制本身的動作。
[0049]請一并參閱圖4，圖4是本發(fā)明一優(yōu)選實施例的流程圖。如圖中所示，首先，升降取放裝置2加載待測試的第一芯片Cf至一測試座4內，即圖4中所顯示的步驟S100。此步驟的詳細動作如后，首先承載有待測第一芯片Cf的梭車6移入升降取放裝置2與測試座4之間，而升降取放裝置2自梭車6上吸取一待測的第一芯片Cf，如圖2A所示；接著，梭車6移出，而升降取放裝置2將該第一芯片Cf放置于測試座4內。
[0050]再者，當升降取放裝置2加載待測試第一芯片Cf至一測試座4后隨即上升并進行步驟S105。其中，步驟S105系升降旋臂5驅使芯片置放模塊3移入升降取放裝置2與測試座4之間。此步驟的詳細動作如后，升降旋臂5驅使芯片置放模塊3下降并旋入升降取放裝置2與測試座4之間；接著，升降旋臂5又驅使芯片置放模塊3略微上升，使其與升降取放裝置2的下表面接合，如圖2B所示。
[0051]此時，升降取放裝置2的吸取頭21對應吸附第二芯片Cs的上表面，由此判斷芯片置放模塊3與升降取放裝置2是否完整接合。具體地，因一旦芯片置放模塊3未完整接合升降取放裝置2時，第二芯片Cs的上表面與吸取頭21間必留有余隙，此時二者無法密封貼合而構成負壓，由此便可得知接合出錯，故此一吸附動作可用于判斷芯片置放模塊3與升降取放裝置2間的對位接合。
[0052]接著，當芯片置放模塊3與升降取放裝置2間準確接合后，便進行步驟S110，其升降取放裝置2與芯片置放模塊3下降，并下壓使芯片置放模塊3的若干接觸端子31電性連接測試座4上的第一芯片Cf并進行測試。即，升降取放裝置2連同芯片置放模塊3下降，而下降期間二者并未脫離，接著下壓抵接測試座4，使芯片置放模塊3的若干接觸端子31電性連接測試座4上的第一芯片Cf，并開始進行測試。同時，在測試期間，升降取放裝置2、芯片置放模塊3與測試座4三者始終維持壓接的狀態(tài)，如圖2C、及圖3所示。
[0053]此外，待測試完畢后便進行步驟S115，即升降取放裝置2連同芯片置放模塊3上升，而升降旋臂5驅使芯片置放模塊3移出而位于升降取放裝置2的一側。此步驟的詳細動作如后，升降取放裝置2連同芯片置放模塊3上升后，吸取頭21取消負壓而釋放第二芯片Cs ;接著，升降旋臂5驅使芯片置放模塊3下降，并驅使芯片置放模塊3旋出而位于升降取放裝置2的一側。
[0054]最后步驟S120，升降取放裝置2下降并自該測試座4載出已完測的該第一芯片Cf。此步驟的詳細動作如后，首先升降取放裝置2自測試座4上吸取已完測的第一芯片Cf后上升；接著，梭車6移入升降取放裝置2與測試座4之間，而升降取放裝置2將該已完測的第一芯片Cf放置于梭車6上，據(jù)此完成一芯片測試流程。
[0055]上述實施例僅為了方便說明而舉例而已，本發(fā)明所主張的權利范圍自應以申請專利范圍所述為準，而非僅限于上述實施例。
【權利要求】
1.一種堆棧式半導體封裝構件的測試設備，其特征在于，包括: 一升降取放裝置； 一測試座，其用以容置一第一芯片，該測試座位于該升降取放裝置下方； 一升降旋臂，其位于該升降取放裝置的一側； 一芯片置放模塊，其組設于該升降旋臂上，該芯片置放模塊容置有一第二芯片，該芯片置放模塊的下表面設有若干接觸端子，該第二芯片電性連接至該若干接觸端子；以及 一主控制器，其電性連接該升降取放裝置、該測試座、該升降旋臂、及該芯片置放模塊；該主控制器控制該升降取放裝置于該測試座上加載或載出該第一芯片；該主控制器控制該升降旋臂以驅使該芯片置放模塊升降及旋轉而移位于該升降取放裝置與該測試座之間或位于該升降取放裝置的一側；該主控制器控制該升降取放裝置連同該芯片置放模塊下降使該若干接觸端子電性連接于該測試座上的該第一芯片并進行測試。
2.如權利要求1所述的堆棧式半導體封裝構件的測試設備，其特征在于，該升降取放裝置的下表面設置一吸取頭；該主控制器控制該芯片置放模塊移入該升降取放裝置與該測試座之間并與該升降取放裝置的下表面接合，且控制該吸取頭對應吸附該第二芯片。
3.如權利要求1所述的堆棧式半導體封裝構件的測試設備，其特征在于，更包括一位置傳感器，其設置于該升降旋臂上并電性連接該主控制器；該位置傳感器偵測該芯片置放模塊的位置。
4.如權利要求1所述的堆棧式半導體封裝構件的測試設備，其特征在于，更包括一梭車，其電性連接該主控制器；該主控制器控制該梭車可選擇地移入該升降取放裝置與該測試座之間或遠離該升降取放裝置，該梭車載送該第一芯片。
5.如權利要求1所述的堆棧式半導體封裝構件的測試設備，其特征在于，該芯片置放模塊包括一緩沖墊、及一芯片承載座，該緩沖墊設置于該芯片承載座上，該第二芯片容置于該芯片承載座上。
6.如權利要求1所述的堆棧式半導體封裝構件的測試設備，其特征在于，該升降取放裝置更包括一空氣阻尼器，該吸取頭設置該空氣阻尼器下方。
7.一種堆棧式半導體封裝構件的測試方法，其特征在于，包括以下步驟: (A).一升降取放裝置加載一第一芯片至一測試座； (B).一升降旋臂驅使一芯片置放模塊移入該升降取放裝置與該測試座之間；該芯片置放模塊上容置一第二芯片，該芯片置放模塊的下表面設有若干接觸端子，該第二芯片電性連接至該若干接觸端子； (C).該升降取放裝置與該芯片置放模塊下降，并下壓使該若干接觸端子電性連接該測試座上的該第一芯片并進行測試； (D).該升降取放裝置與該芯片置放模塊上升，該升降旋臂驅使該芯片置放模塊移出而位于該升降取放裝置的一側；以及 (E).該升降取放裝置自該測試座載出已完測的該第一芯片。
8.如權利要求7所述的堆棧式半導體封裝構件的測試方法，其特征在于，該升降取放裝置的下表面設置有一吸取頭；于該步驟(B)中，該芯片置放模塊移入該升降取放裝置與該測試座之間并與該升降取放裝置的下表面接合，而該吸取頭對應吸附該第二芯片。
9.如權利要求8所述的堆棧式半導體封裝構件的測試方法，其特征在于，于該步驟(B)中，該升降旋臂驅使該芯片置放模塊旋入該升降取放裝置與該測試座之間后上升而與該升降取放裝置的下表面接合。
10.如權利要求9所述的堆棧式半導體封裝構件的測試方法，其中，于該步驟(D)中，該升降取放裝置連同該芯片置放模塊上升后，該升降旋臂驅使該芯片置放模塊下降脫離該升降取放裝置并旋出而位于該升降取放裝置之一側。
【文檔編號】H01L21/66GK103811371SQ201410053815
【公開日】2014年5月21日 申請日期:2014年2月18日 優(yōu)先權日:2014年2月18日
【發(fā)明者】朱建勳 申請人:致茂電子(蘇州)有限公司