半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。所述半導(dǎo)體器件包括：半導(dǎo)體層，其具有第一導(dǎo)電型；一對第一電極，它們彼此分隔開地布置在所述半導(dǎo)體層中；第二電極，其設(shè)置在所述半導(dǎo)體層上并位于所述一對第一電極之間，在所述第二電極與所述半導(dǎo)體層之間具有介電膜；以及一對連接部，它們分別電連接到所述一對第一電極，其中，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域，所述第一區(qū)域與第二區(qū)域經(jīng)由橋連部連接。利用本發(fā)明的半導(dǎo)體器件能夠在防止接觸部燒毀的同時(shí)減小半導(dǎo)體器件的面積。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及適用于諸如一次性可編程(One Time Programmable,OTP)元件等存儲(chǔ)器元件的半導(dǎo)體器件以及該半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]OTP元件是一種即使在器件的電源被關(guān)閉的情況下也能夠存儲(chǔ)信息的非易失性存儲(chǔ)器元件。過去，針對OTP元件已經(jīng)提出了幾種諸如熔絲型結(jié)構(gòu)以及反熔絲型結(jié)構(gòu)等結(jié)構(gòu)。
[0003]在熔絲型OTP元件中，通過使大電流流入例如由多晶硅等形成的電阻元件以將兩個(gè)電極間的短路狀態(tài)改變成它們間的開路狀態(tài)來熔斷電阻器，并由此執(zhí)行信息寫入操作。然而，在熔絲型OTP元件中，如上所述，由于大電流在寫入時(shí)流過，所以需要具有可通過大電流的高電流能力的晶體管以及具有其內(nèi)可通過大電流的大寬度的布線。因此，在熔絲型OTP元件中，存在這樣的缺點(diǎn)，即，包括外圍電路的整個(gè)面積增加。
[0004]另一方面，在反熔絲型OTP元件中，通過將大于或等于介電強(qiáng)度電壓的電壓施加到例如金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor, M0S)型電容元件、使介電膜擊穿以及使大電流流過來熔化形成在電極部中的合金(諸如硅化物)。熔化的金屬在電極之間形成細(xì)絲，并因此將兩個(gè)電極之間的開路狀態(tài)改變成它們間的短路狀態(tài)。因此，執(zhí)行了信息寫入操作(例如，見日本未經(jīng)審查的專利申請2012-174863)。在反熔絲型OTP元件中，在寫入時(shí)，不需要如熔絲型OTP元件那樣大的大電流。因此，反熔絲型OTP元件在面積上具有優(yōu)勢，并且能夠抑制功率消耗。
[0005]然而，為了形成細(xì)絲，需要一定水平的大電流(諸如從約幾毫安至約100毫安)。因此，存在如下可能，即，由于在形成細(xì)絲時(shí)產(chǎn)生的熱量而導(dǎo)致在電極的接觸部和位于前方的布線部處出現(xiàn)燒毀現(xiàn)象。避免燒毀的方法的示例可以包括將接觸部和布線部與產(chǎn)生高熱的區(qū)域分離開。然而，在這種情況下，同時(shí)擴(kuò)大了電極部，并因此增加了元件部的面積。另夕卜，在擴(kuò)大了電極部的情況下，增加了熱釋放效應(yīng)。因此，不太可能產(chǎn)生用于形成細(xì)絲所需的熱量，這導(dǎo)致功率消耗和寫入時(shí)間增加。

【發(fā)明內(nèi)容】

[0006]有鑒于此，期望提供能夠在防止接觸部燒毀的同時(shí)能夠減小其面積的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
[0007]根據(jù)本發(fā)明的實(shí)施例，提供一種半導(dǎo)體器件，其包括:半導(dǎo)體層，其具有第一導(dǎo)電型；一對第一電極，它們彼此分隔開地布置在所述半導(dǎo)體層中；第二電極，其設(shè)置在所述半導(dǎo)體層上并位于所述一對第一電極之間，在所述第二電極與所述半導(dǎo)體層之間具有介電膜；以及一對連接部，它們分別電連接到所述一對第一電極，其中，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域，所述第一區(qū)域與第二區(qū)域經(jīng)由橋連部連接。
[0008]根據(jù)本發(fā)明的實(shí)施例，提供一種制造半導(dǎo)體器件的方法，該方法包括:在具有第一導(dǎo)電型的半導(dǎo)體層中形成一對第一電極，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域；在所述半導(dǎo)體層上形成介電膜，所述介電膜位于所述一對第一電極之間；形成第二電極，所述第二電極布置在所述介電膜上；形成橋連部，所述橋連部電連接所述第一區(qū)域與所述第二區(qū)域；以及形成一對連接部，所述一對連接部分別連接到所述一對第一電極。
[0009]在本發(fā)明的上述實(shí)施例的半導(dǎo)體器件和制造該半導(dǎo)體器件的方法中，一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域，提供了用于電連接第一區(qū)域和第二區(qū)域的橋連部，并因此，在寫入時(shí)，限制了產(chǎn)生于一對第一電極之間的熱量，并且能夠抑制熱被傳導(dǎo)到與第二區(qū)域連接的連接部。
[0010]根據(jù)本發(fā)明上述實(shí)施例的半導(dǎo)體器件和制造該半導(dǎo)體器件的方法，一對第一電極中的一者或兩者被劃分成寫入時(shí)的熱量限制區(qū)(第一區(qū)域)和用于連接部的連接區(qū)(第二區(qū)域)。因此，防止了用于寫入(形成導(dǎo)電路徑)所需的熱量分散，并且抑制了熱被傳遞至連接區(qū)域與連接部之間的接合部。因此，在防止了接合部的燒毀的同時(shí)允許減小面積。
[0011]應(yīng)當(dāng)理解，前述的一般性說明和下面的具體說明均是示例性的，旨在提供所要求的技術(shù)的進(jìn)一步的解釋。
【專利附圖】

【附圖說明】
[0012]包括附圖以提供對本發(fā)明的進(jìn)一步理解，附圖被并入并構(gòu)成本說明書的一部分。附圖示出實(shí)施例，并與說明書一起用來說明本發(fā)明的原理。
[0013]圖1A是示出了構(gòu)成根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件(存儲(chǔ)器器件)的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0014]圖1B是圖1A所示的存儲(chǔ)器元件的剖視圖。
[0015]圖2A是示出了在寫入操作前圖1A所示的存儲(chǔ)器元件的構(gòu)造的示意圖。
[0016]圖2B是示出了在寫入操作后圖1A所示的存儲(chǔ)器元件的構(gòu)造的示意圖。
[0017]圖3是示出了圖1A所示的存儲(chǔ)器器件的構(gòu)造示例的框圖。
[0018]圖4是示出了圖3所示的存儲(chǔ)單元的構(gòu)造示例的電路圖。
[0019]圖5A是以步驟順序示出制造圖1A所示的存儲(chǔ)器元件的方法的剖視圖。
[0020]圖5B是示出了圖5A的步驟之后的步驟的剖視圖。
[0021]圖5C是示出了圖5B的步驟之后的步驟的剖視圖。
[0022]圖是示出了圖5C的步驟之后的步驟的剖視圖。
[0023]圖5E是示出了圖的步驟之后的步驟的剖視圖。
[0024]圖5F是示出了圖5E的步驟之后的步驟的剖視圖。
[0025]圖6A是示出了作為對比例的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0026]圖6B是示出了圖6A所示的存儲(chǔ)器元件的剖視圖。
[0027]圖7A是示出了根據(jù)本發(fā)明第二實(shí)施例的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0028]圖7B是圖7A所示的存儲(chǔ)器元件的剖視圖。
[0029]圖8A是示出了根據(jù)本發(fā)明第三實(shí)施例的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0030]圖8B是圖8A所示的存儲(chǔ)器元件的剖視圖。
[0031]圖9A是示出了根據(jù)第一實(shí)施例的變形例I的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0032]圖9B是圖9A所示的存儲(chǔ)器元件的剖視圖。[0033]圖1OA是示出了根據(jù)第二實(shí)施例的變形例2的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0034]圖1OB是圖1OA所示的存儲(chǔ)器元件的剖視圖。
[0035]圖1lA示出了是根據(jù)第三實(shí)施例的變形例3的存儲(chǔ)器元件的構(gòu)造的平面圖。
[0036]圖1lB是圖1lA所示的存儲(chǔ)器元件的剖視圖。
【具體實(shí)施方式】
[0037]下面，將參照附圖詳細(xì)地給出本發(fā)明的一些實(shí)施例的說明。注意，將以下面的順序給出說明。
[0038]1.第一實(shí)施例(M0S晶體管結(jié)構(gòu):第一區(qū)域和第二區(qū)域之間的橋連部由導(dǎo)電膜組成的示例)
[0039]1-1.基本構(gòu)造
[0040]1-2.存儲(chǔ)器器件的構(gòu)造
[0041]1-3.制造方法
[0042]1-4.功能與效果
[0043]2.第二實(shí)施例(共用接觸部用于橋連部的示例)
[0044]3.第三實(shí)施例(橋連部形成在絕緣膜內(nèi)的示例)
[0045]4.變形例(源漏型(source-drain-type)存儲(chǔ)器元件的示例)
[0046]變形例I
[0047]變形例2
[0048]變形例3
[0049]其他變形例
[0050]1.第一實(shí)施例
[0051]1-1.基本構(gòu)造
[0052]圖1A示出了構(gòu)成根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件(存儲(chǔ)器器件I)的半導(dǎo)體元件(存儲(chǔ)器元件21)的平面構(gòu)造。圖1B示出了圖1A所示的存儲(chǔ)器元件21沿線1-1的剖面的構(gòu)造。存儲(chǔ)器元件21是在通過寫入操作來存儲(chǔ)信息的元件。盡管稍后將詳細(xì)地說明，存儲(chǔ)器元件21是所謂的反熔絲型OTP元件。本實(shí)施例中的存儲(chǔ)器元件21具有MOS型晶體管結(jié)構(gòu)，并且具有分別對應(yīng)于源電極和漏電級(jí)的半導(dǎo)體層212N和半導(dǎo)體層213N(—對第一電極)。在本例中，將半導(dǎo)體層213N(漏電級(jí))劃分成熱量限制區(qū)域213A(第一區(qū)域)和連接區(qū)域213B (第二區(qū)域)。熱量限制區(qū)域213A和連接區(qū)域213B經(jīng)由導(dǎo)電膜218電連接。
[0053]半導(dǎo)體層211P(第一半導(dǎo)體層)可以構(gòu)成例如半導(dǎo)體基板，并且可以是例如P型(第一導(dǎo)電型)半導(dǎo)體層。半導(dǎo)體層211P可以例如由如下半導(dǎo)體材料制成，在該半導(dǎo)體材料中，使用諸如硼(B)等雜質(zhì)來摻雜例如硅(Si)等。此外，用于形成半導(dǎo)體層211P的材料的示例并不限于此，例如，可以使用絕緣體上娃(Silicon On Insulator, SOI)基板。
[0054]半導(dǎo)體層212N和半導(dǎo)體層213N分別對應(yīng)于源電極和漏電級(jí)，并且在半導(dǎo)體層211P中布置成彼此間分隔開預(yù)定的間隔。半導(dǎo)體層212N和半導(dǎo)體層213N中每者可以是例如N型(第二導(dǎo)電型)半導(dǎo)體層(構(gòu)成所謂的N+層)。半導(dǎo)體層212N和213N中每者可以由如下半導(dǎo)體材料制成，在該半導(dǎo)體材料中，使用諸如砷(As)和磷(P)等雜質(zhì)來摻雜例如Si等。半導(dǎo)體層212N和半導(dǎo)體層213N中每者的厚度可以例如是從約50nm至約200nm。半導(dǎo)體層212N和213N能夠通過自對準(zhǔn)方法或利用半導(dǎo)體層211P的區(qū)域中的預(yù)定的光致抗蝕劑、氧化物膜等作為掩膜圖案的方法來容易地形成。期望地，半導(dǎo)體層212N和半導(dǎo)體層213N之間的距離可以盡可能的小(諸如從約50nm至約200nm)，因此，可實(shí)現(xiàn)具有小的元件尺寸的存儲(chǔ)器元件21。
[0055]在本實(shí)施例中，使用中間的元件隔離膜214 (絕緣膜214A)將半導(dǎo)體層213N(相當(dāng)于漏電級(jí))劃分成熱量限制區(qū)域213A(第一區(qū)域)和連接區(qū)域213B(第二區(qū)域)。經(jīng)由隨后說明的導(dǎo)電膜218來電連接熱量限制區(qū)域213A和連接區(qū)域213B。
[0056]與絕緣膜214A—體化在一起的元件隔離膜214布置在半導(dǎo)體層211P內(nèi)部并面向半導(dǎo)體層211P的上表面。元件隔離膜214布置在半導(dǎo)體層212N與半導(dǎo)體層213N的外圍的除了半導(dǎo)體層212N和半導(dǎo)體層213N之間的間隔之外的位置。元件隔離膜214防止了在由于電壓的施加(施加至半導(dǎo)體層213N，尤其是施加至熱量限制區(qū)域213A)而產(chǎn)生熱量的半導(dǎo)體層212N和213N之間產(chǎn)生的熱量的擴(kuò)散。此外，元件隔離膜214將熱量限制區(qū)域213A與連接區(qū)域213B隔絕開，并且因此保護(hù)了連接區(qū)域213B與后面說明的接觸部215B等之間的接合部不被燒毀。元件隔離膜214的材料的示例可以包括諸如二氧化硅(SiO2)和氮化娃(SiNx)等普通絕緣材料。其厚度可以是例如約IOOnm至約800nm。
[0057]介電膜216設(shè)置在半導(dǎo)體層211P上的與半導(dǎo)體層212N與半導(dǎo)體層213N之間的間隔相對應(yīng)的區(qū)域(在本例中，半導(dǎo)體層212N和213N之間的區(qū)域以及半導(dǎo)體層212N和213N中的部分區(qū)域)。介電膜216可以由例如與MOS晶體管中的諸如二氧化硅等等普通柵電極絕緣膜相似的絕緣材料(介電材料)制成，并且其厚度可以是例如約幾nm至約20nm。
[0058]導(dǎo)電膜217對應(yīng)于柵電極。導(dǎo)電膜217設(shè)置在形成有介電膜216的區(qū)域上，并且因此形成了由作為下層的介電膜216與作為上層的導(dǎo)電膜217構(gòu)成的堆疊結(jié)構(gòu)。導(dǎo)電膜218設(shè)置在與熱量限制區(qū)域213A和連接區(qū)域213B之間的間隔相對應(yīng)的區(qū)域中(在本例中，熱量限制區(qū)域213A和連接區(qū)域213B之間的區(qū)域以及熱量限制區(qū)域213A和連接區(qū)域213B中的部分區(qū)域)，并且熱量限制區(qū)域213A和連接區(qū)域213B經(jīng)由導(dǎo)電膜218電連接。導(dǎo)電膜217和導(dǎo)電膜218例如可以由諸如多晶硅和金屬硅化物等導(dǎo)電材料制成，并且其每者的厚度可以是例如約50nm至約500nm?？蛇x地，導(dǎo)電膜218可以由諸如氮化鈦(TiN)和硅化鎳(NiSi2)等金屬材料形成。
[0059]絕緣層219設(shè)置成覆蓋半導(dǎo)體層212N和213N以及導(dǎo)電膜217和218。絕緣層219例如可以由諸如SiO2和SiNx等絕緣材料制成，并且其厚度例如可以是約50nm至約2000nm。
[0060]接觸部215A和215B (—對連接部)中每者例如可以由諸如金屬(例如，鎢(W)和鋁(Al))等導(dǎo)電材料制成。接觸部215A設(shè)置于半導(dǎo)體層212N上和元件隔離膜214內(nèi)，使得半導(dǎo)體層212N與布線層220電連接。接觸部215B設(shè)置于半導(dǎo)體層213N的連接區(qū)域213B上和元件隔離膜214內(nèi)，使得連接區(qū)域213B與布線層221電連接。
[0061]圖2A示出寫入操作之前的存儲(chǔ)器元件21的剖面的構(gòu)造，并且圖2B示出寫入操作之后的存儲(chǔ)器元件21的剖面的構(gòu)造。如圖2A所示，寫入操作之前的存儲(chǔ)器元件21具有半導(dǎo)體層211P、212N和213N(213A和213B);接觸部215A和215B ;元件隔離膜214 ;絕緣層219 ;介電膜216 ;以及導(dǎo)電膜217和218。
[0062]另一方面，如圖2B所示，在寫入操作之后的存儲(chǔ)器元件21中，除了上述半導(dǎo)體層211P、212N和213N(213A和213B);接觸部215A和215B ;元件隔離膜214 ;絕緣層219 ;介電膜216 ;以及導(dǎo)電膜217和218之外，還形成了稍后描述的細(xì)絲210 (導(dǎo)電路徑部)。
[0063]細(xì)絲210形成在半導(dǎo)體層211P中的位于半導(dǎo)體層212N和半導(dǎo)體層213N之間的區(qū)域，并且充當(dāng)使半導(dǎo)體層212N和213N電連接的導(dǎo)電路徑。換言之，在圖2B所示的存儲(chǔ)器元件21中，細(xì)絲210基于(電阻部件的)預(yù)定電阻值使半導(dǎo)體層212N和213N短接(處于短路狀態(tài))。這種細(xì)絲210是按照下述方式形成的。當(dāng)大于或等于預(yù)定閾值的電壓Vl被施加到半導(dǎo)體層213N的熱量限制區(qū)域213A與導(dǎo)電膜217之間時(shí)，用于構(gòu)成例如電極213A、接觸部215A和導(dǎo)電體218的導(dǎo)體成分以及被涂覆到電極213A的硅化物合金由于遷移而移動(dòng)，因此，形成細(xì)絲210。
[0064]細(xì)絲210可以是根據(jù)以下原理形成的。S卩，首先，當(dāng)前述電壓Vl被施加到存儲(chǔ)器元件21的半導(dǎo)體層213N的熱量限制區(qū)域213A和導(dǎo)電膜217之間時(shí)，在部分或全部的介電膜216中出現(xiàn)絕緣擊穿。相應(yīng)地，電流突然流過導(dǎo)電膜217與半導(dǎo)體層213N之間。介電膜216的絕緣擊穿主要發(fā)生在電場強(qiáng)度相對高的半導(dǎo)體層213N側(cè)。然而，由于介電膜216的界面狀態(tài)、膜厚度以及形狀并非完全地一致，所以介電膜216的絕緣擊穿在整體上不一致地出現(xiàn)，而是出現(xiàn)于絕緣擊穿電壓相對低的局部區(qū)域。因此，在介電膜216的絕緣擊穿時(shí)，前述電流局部地流過，這在半導(dǎo)體層211P中的位于介電膜216之下的區(qū)域中的半導(dǎo)體晶體(諸如硅晶體)中引起大的電流密度、大的熱量生成以及主要的損傷。在受到由于熱量生成而引起的附近區(qū)域中的溫度增加的影響的情況下，基于由前述損傷引起的作為起始點(diǎn)的漏電路徑，由于半導(dǎo)體層212N和213N之間的電位差而在半導(dǎo)體層212N和213N之間瞬間流過電流，從而出現(xiàn)了接合破壞(junctional disruption)。此時(shí)流過的電流所引起的熱量造成了遷移，這導(dǎo)致構(gòu)成電極213A和接觸部215B的導(dǎo)體成分以及構(gòu)成接觸部215A的導(dǎo)體成分中的一者或兩者移動(dòng)到半導(dǎo)體層211P中。結(jié)果，形成了細(xì)絲210。
[0065]如上所述，在根據(jù)本實(shí)施例的存儲(chǔ)器器件I的還未執(zhí)行前述寫入操作(尚未寫入信息)的存儲(chǔ)器元件21中，如圖2A所示，半導(dǎo)體層212N和213N處于電隔離狀態(tài)(開路狀態(tài))。另一方面，在已經(jīng)執(zhí)行了前述寫入操作(已經(jīng)寫入了信息)的存儲(chǔ)器元件21中，如圖2B所示，由于已形成細(xì)絲210，半導(dǎo)體層212N和213N經(jīng)由電阻部件而被電連接(短路狀態(tài))。此外，在寫入操作之后的存儲(chǔ)器元件21中，如上所述，絕緣擊穿出現(xiàn)于部分或全部的介電膜216中。相應(yīng)地，存儲(chǔ)器元件21能夠用作反熔絲型OTP元件。
[0066]值得注意的是，在前述寫入操作之前的“開路狀態(tài)”中，事實(shí)上有微小的泄漏電流流過，并因此在技術(shù)上“開路狀態(tài)”并不是指完全的開路狀態(tài)。然而，因?yàn)閷懭氩僮髦?細(xì)絲210形成之前)的半導(dǎo)體層212N和213N之間流動(dòng)的電流與寫入操作之后(細(xì)絲210形成之后)的半導(dǎo)體層212N和213N之間流動(dòng)的電流具有較大的差異，所以能夠?qū)@些寫入操作之前與之后的狀態(tài)進(jìn)行區(qū)分和檢測。
[0067]1-2.存儲(chǔ)器器件的構(gòu)造
[0068]圖3示出了根據(jù)本實(shí)施例的存儲(chǔ)器器件I的框架構(gòu)造。如上所述，存儲(chǔ)器器件I是只允許寫入一次信息(數(shù)據(jù))、允許多次讀取所寫入的信息并且不允許擦除信息的存儲(chǔ)器器件(所謂的OTP ROM(只讀存儲(chǔ)器))。存儲(chǔ)器器件I包括字線驅(qū)動(dòng)部31、位線驅(qū)動(dòng)部/感測放大器32以及具有多個(gè)存儲(chǔ)器元件21 (存儲(chǔ)單元20)的存儲(chǔ)器陣列2。前述字線驅(qū)動(dòng)部31和位線驅(qū)動(dòng)部/感測放大器32相當(dāng)于驅(qū)動(dòng)部(寫入操作部和編程操作部)。[0069]字線驅(qū)動(dòng)部31將預(yù)定的電位(隨后說明的字線電位)施加到多條(在本例中為m條(m為大于或等于2的整數(shù)中的一個(gè)))字線WLl至WLm中的每條，其中上述多條字線WLl至WLm以并列的方式沿行方向布置。
[0070]位線驅(qū)動(dòng)部/感測放大器32將預(yù)定的電位(隨后說明的寫入操作用電壓)施加到多條(在本例中，m條)位線BLl至BLm中的每條，其中上述多條位線BLl至BLm以并列的方式沿列方向布置。因此，將預(yù)定的電壓Vl施加到隨后說明的存儲(chǔ)單元20中的存儲(chǔ)器元件21，并執(zhí)行隨后說明的信息寫入操作。此外，位線驅(qū)動(dòng)部/感測放大器32利用前述m條位線BLl至BLm來執(zhí)行從各個(gè)存儲(chǔ)單元20讀取信息的操作，并且位線驅(qū)動(dòng)部/感測放大器32具有在內(nèi)部的感測放大器中執(zhí)行預(yù)定的信號(hào)放大處理的功能。值得注意的是，在以下的說明中，將酌情使用“位線BL”作為“位線BLl至BLm”的統(tǒng)稱。
[0071]如上所述，字線驅(qū)動(dòng)部31和位線驅(qū)動(dòng)部/感測放大器32從存儲(chǔ)器陣列2中的多個(gè)存儲(chǔ)單元20選擇一個(gè)存儲(chǔ)單元20作為驅(qū)動(dòng)目標(biāo)(操作目標(biāo))，并選擇性地執(zhí)行信息寫入操作或信息讀取操作。
[0072]在存儲(chǔ)器陣列2中，例如，如圖3所示，多個(gè)存儲(chǔ)單元20可布置成行-列形式(矩陣形式)。圖4示出存儲(chǔ)器陣列2的電路構(gòu)造的示例。在存儲(chǔ)器陣列2中，每個(gè)存儲(chǔ)單元20均連接有一條字線WL和一條位線BL。
[0073]此外，每個(gè)存儲(chǔ)單元20具有一個(gè)存儲(chǔ)器元件21以及一個(gè)選擇晶體管22，并具有所謂的“1T1R”型電路構(gòu)造。在每個(gè)存儲(chǔ)單元20中，字線WL連接到選擇晶體管22的柵電極。選擇晶體管22的源電極和漏電極中的一者連接到位線BL，并且選擇晶體管22的源電極和漏電極中的另一者連接到存儲(chǔ)單元20中的隨后說明的接觸部215B(在本例中，漏電級(jí))。此外，存儲(chǔ)單元20中的隨后說明的接觸部215A(在本例中，源電極)連接到接地GND。存儲(chǔ)單元20中的接觸部217的電位(柵電極)設(shè)置成預(yù)定的電位(柵電極電位Vg)。S卩，在每個(gè)存儲(chǔ)單元20中，選擇晶體管22與存儲(chǔ)器元件21串聯(lián)連接在位線BL與接地GND之間。
[0074]選擇晶體管22是用于選擇存儲(chǔ)器元件21中的一者作為驅(qū)動(dòng)目標(biāo)(寫入操作目標(biāo)或讀取操作目標(biāo))的晶體管，其可以由例如金屬氧化物半導(dǎo)體(Metal OxideSemiconductor,M0S)晶體管構(gòu)成。然而，選擇晶體管22并不一定由其構(gòu)成,并且可以使用具有其他結(jié)構(gòu)的晶體管作為選擇晶體管22。
[0075]1-3.制造方法
[0076]下面，將參照圖5A至圖5F給出制造存儲(chǔ)器元件21的方法的說明。值得注意的是，可通過與形成普通的MOS晶體管的步驟相似的方法(諸如使用MOS晶體管的柵電極作為掩膜來形成自對準(zhǔn)的源電極和漏電極的步驟)來容易地形成圖1A所示的存儲(chǔ)器元件21的結(jié)構(gòu)。在這種情況下，能夠減小彼此分隔開的半導(dǎo)體層212N和213N之間的距離，并且能夠有利地對尺寸進(jìn)行控制。
[0077]具體地，首先，如圖5A所示，可以例如通過刻蝕來在半導(dǎo)體層21IP中形成用于布置元件隔離膜214的凹部211A。接著，如圖5B所示，例如，可將SiO2掩埋到凹部211A以布置元件隔離膜214。其后，如圖5C所示，使用離子束照射裝置來注入雜質(zhì)，并因此，在預(yù)定的區(qū)域形成了半導(dǎo)體層212N和213N。
[0078]接下來，如圖所示，用介電膜涂覆半導(dǎo)體層211P的形成有元件隔離膜214以及半導(dǎo)體層212N和213N的整個(gè)表面。其后，可通過刻蝕等來移除除預(yù)定的區(qū)域之外的部分介電膜，以形成介電膜216。接著，通過例如濺射等在半導(dǎo)體層211P和介電膜216上形成導(dǎo)電膜，并且其后，可通過例如刻蝕等來處理導(dǎo)電膜以形成導(dǎo)電膜217和218。
[0079]接下來，如圖5E所示，使用絕緣層219來涂覆半導(dǎo)體層211P以及導(dǎo)電膜217和218的整個(gè)表面。其后，如圖5F所示，在預(yù)定的位置形成通孔219A和219B。最后，將諸如W(鎢)等金屬材料填充到通孔219A和219B中，并且其后，可在絕緣層219上形成由例如Al(鋁)制成的布線層220和221。于是，完成了圖1A和圖1B所示的存儲(chǔ)器元件21。
[0080]1-4.功能與效果
[0081 ] 在存儲(chǔ)器器件I中，如圖3和圖4所示，字線驅(qū)動(dòng)部31將預(yù)定的電位(字線電位)施加到m條字線WLl至WLm中的每條。此外，同時(shí)地，位線驅(qū)動(dòng)部/感測放大器32將預(yù)定的電位(寫入操作用電壓)施加到m條位線BLl至BLm中的每條。因此，從多個(gè)存儲(chǔ)器陣列2中的存儲(chǔ)單元20選擇一個(gè)存儲(chǔ)單元20作為驅(qū)動(dòng)目標(biāo)(寫入操作目標(biāo))，將隨后說明的預(yù)定的電壓Vl施加到由此選擇的存儲(chǔ)單元20中的存儲(chǔ)器元件21，并且因此，選擇性地執(zhí)行信息寫入操作(僅一次)。
[0082]另一方面，位線驅(qū)動(dòng)部/感測放大器32使用m條位線BLl至BLm來執(zhí)行從一個(gè)作為驅(qū)動(dòng)目標(biāo)(讀取操作目標(biāo))的存儲(chǔ)單元20中的一個(gè)存儲(chǔ)器元件21讀取信息的操作，并在內(nèi)部的感測放大器中執(zhí)行預(yù)定的信號(hào)放大處理。因此，選擇性地執(zhí)行了從存儲(chǔ)器元件21讀取信息的操作。
[0083]在選擇一個(gè)存儲(chǔ)單元20 (存儲(chǔ)器元件21)作為驅(qū)動(dòng)目標(biāo)(寫入操作目標(biāo)或讀取操作目標(biāo))時(shí)，將預(yù)定的電位(字線電位)施加到與所選擇的存儲(chǔ)單元20相連接的字線WL，并且將預(yù)定的電位(寫入操作用電壓)施加到與所選擇的存儲(chǔ)單元20相連接的位線BL。在每個(gè)非驅(qū)動(dòng)目標(biāo)存儲(chǔ)單元20中，將接地電位(諸如0V)施加到與這些存儲(chǔ)單元20相連接的每條字線WL，并且將與這些存儲(chǔ)單元20相連接的每條位線BL的電位設(shè)置成浮動(dòng)狀態(tài)或接地電位(OV)。如上所述,驅(qū)動(dòng)目標(biāo)存儲(chǔ)單元20中的一個(gè)選擇晶體管22變?yōu)殚_通狀態(tài)，驅(qū)動(dòng)目標(biāo)存儲(chǔ)器元件21被選擇，并因此，執(zhí)行了寫入操作或讀取操作。
[0084]下面，將給出寫入操作的說明。如上所述，每個(gè)存儲(chǔ)單元20具有一個(gè)由晶體管構(gòu)成的存儲(chǔ)器元件21和一個(gè)選擇晶體管22。在每個(gè)存儲(chǔ)單元20中，字線WL連接到選擇晶體管22的柵電極。位線BL連接到選擇晶體管22的源電極和漏電極中的一者，并且存儲(chǔ)器元件21的源電極和漏電極中的一者連接到選擇晶體管22的源電極和漏電極中的另一者。此夕卜，存儲(chǔ)器元件21的源電極和漏電極中的另一者連接到接地GND，并且其柵電極連接到被施加有預(yù)定的柵電極電壓Vg的柵電極線GL。
[0085]在對存儲(chǔ)器元件21進(jìn)行寫入操作時(shí)，首先，將大于或等于預(yù)定閾值電壓Vth的電壓施加到存儲(chǔ)器元件21和選擇晶體管22各自的柵電極，并且存儲(chǔ)器元件21和選擇晶體管22兩者變?yōu)殚_通狀態(tài)(存儲(chǔ)器元件21的柵電極電壓Vg>Vth)。接下來，將不大于存儲(chǔ)器元件21和選擇晶體管22各自的耐受電壓的電壓施加到位線BL，并且設(shè)定了電流分別流向存儲(chǔ)器元件21和選擇晶體管22的狀態(tài)。接著，減小存儲(chǔ)器元件21的柵電極電壓Vg(例如，Vg=接地GND的電位)，并且將存儲(chǔ)器元件21設(shè)置成驟回模式(snapback mode)。因此,如上所述，在存儲(chǔ)器元件21的源電極和漏電極之間流過大的電流，并且破壞了 PN結(jié)。結(jié)果，源電極和漏電極被短路。即，在存儲(chǔ)器元件21中，如在普通的反熔絲型OTP元件中那樣，兩個(gè)電極(源電極和漏電極)間的開路狀態(tài)變成它們間的短路狀態(tài)，并因此，執(zhí)行了信息寫入操作。
[0086]圖6A和圖6B分別示出普通的存儲(chǔ)器元件101的平面構(gòu)造和剖面構(gòu)造。在前述的寫入操作時(shí)，通過在柵電極(導(dǎo)電膜1017)與例如漏電極(半導(dǎo)體層1013N)之間施加高電壓，在部分或全部的介電膜1016(例如，半導(dǎo)體層1013N側(cè)上的部分區(qū)域)中出現(xiàn)絕緣擊穿，并因此，在導(dǎo)電膜1017與半導(dǎo)體層1013N之間流過電流。結(jié)果，在半導(dǎo)體層1012N與1013N之間形成作為用于將半導(dǎo)體層1012N與半導(dǎo)體層1013N電連接的導(dǎo)電路徑的細(xì)絲(未示出)。然而，同時(shí)，接觸部1015和布線層1021可能由于在施加電壓時(shí)產(chǎn)生的高熱量而被燒壞。
[0087]另一方面，在根據(jù)本實(shí)施例的存儲(chǔ)器元件21和制造該存儲(chǔ)器元件21的方法中，對應(yīng)于漏電級(jí)的半導(dǎo)體層213N被劃分成熱量限制區(qū)域213A與連接區(qū)域213B，并且絕緣膜214A布置在熱量限制區(qū)域213A與連接區(qū)域213B之間。此外，導(dǎo)電膜218設(shè)置于絕緣膜214A上，并因此，將熱量限制區(qū)域213A和連接區(qū)域213B電連接。因此，在寫入時(shí)，避免了產(chǎn)生于導(dǎo)電體217和熱量限制區(qū)域213A之間的熱量的擴(kuò)散，并且抑制了熱被傳導(dǎo)到連接區(qū)域213B。
[0088]如上所述，在本實(shí)施例中，半導(dǎo)體層213N被劃分成熱量限制區(qū)域213A和連接區(qū)域213B，并且電壓被施加到熱量限制區(qū)域213A和導(dǎo)電膜217之間。此外，在連接區(qū)域213B中，形成了將連接區(qū)域213B連接到布線層221的接觸部215B。因此，在熱量限制區(qū)域213A中，限制了在將電壓施加到熱量限制區(qū)域213A和導(dǎo)電膜217時(shí)所產(chǎn)生的熱量，并且防止了布線層221和與其連接的接觸部215B之間的接合部的燒毀，而不會(huì)增加半導(dǎo)體層213N的面積。即，允許減少存儲(chǔ)器元件21的面積。
[0089]值得注意的是，根據(jù)本實(shí)施例的存儲(chǔ)器元件21為柵電極應(yīng)力型(gatestress-type) OTP元件,其中在施加高電壓時(shí)產(chǎn)生的高熱量僅可以影響到被施加有該電壓的電極，在這種情況下，僅影響到半導(dǎo)體層213N的連接部(接觸部215B)。具體地，這種高熱量僅可以在被施加有電壓的電極中引起燒毀，在這種情況下，僅在半導(dǎo)體層213N的連接部(接觸部215B)中引起燒毀。因此，不受到燒毀等影響的半導(dǎo)體層212N側(cè)上的面積、形狀等不被特別地限制。
[0090]下面，將給出第二實(shí)施例、第三實(shí)施例以及變形例I至變形例3的說明。值得注意的是，對于與第一實(shí)施例的部件相同的部件，將使用相同的附圖標(biāo)記，并且其說明將被省略。
[0091]2.第二實(shí)施例
[0092]圖7A示出根據(jù)本發(fā)明第二實(shí)施例的用于構(gòu)成存儲(chǔ)器器件I的存儲(chǔ)器元件31的平面構(gòu)造。圖7B示出圖7A所示的存儲(chǔ)器元件31沿線1-1的剖面的構(gòu)造。存儲(chǔ)器元件31與前述第一實(shí)施例的不同在于使用共用接觸部222來電連接熱量限制區(qū)域213A和連接區(qū)域213B。值得注意的是，在本例中，如在導(dǎo)電膜217之下的區(qū)域中形成介電膜216的情況一樣，在導(dǎo)電膜218之下的區(qū)域中形成介電膜216，并且熱量限制區(qū)域213A電連接到布線層221而不通過連接區(qū)域213B進(jìn)行該電連接。具體地，熱量限制區(qū)域213A經(jīng)由共用接觸部222和導(dǎo)電膜218連接到接觸部215B。
[0093]共用接觸部222由與前述的接觸部215A和215B的材料相同的材料制成，并且在與其步驟相同的步驟中形成。例如，共用接觸部222可形成為覆蓋部分熱量限制區(qū)域213A、導(dǎo)電膜218的側(cè)表面以及導(dǎo)電膜218的部分上表面。
[0094]下面，將說明形成共用接觸部222的具體方法。首先，如在前述第一實(shí)施例中，使用介電體涂覆半導(dǎo)體層211P的設(shè)置有半導(dǎo)體層212N、213N以及絕緣膜214A的整個(gè)表面。接著，通過濺射和/或類似方法在介電膜上形成導(dǎo)電體。其后，通過刻蝕來移除諸如熱量限制區(qū)域213A上和半導(dǎo)體層212N上的位置等預(yù)定位置的部分導(dǎo)電膜和部分介電膜，并因此，形成了介電膜216A和216B以及導(dǎo)電膜217和218。接下來，在涂覆絕緣層之后，通過刻蝕進(jìn)行開孔以及通過濺射或掩埋來填充金屬，并因此，形成接觸部215A和215B以及共用接觸部222。在隨后的步驟中，通過與第一實(shí)施例相似的方法來形成布線層220和221，并因此，完成了圖7A和圖7B所示的存儲(chǔ)器器件I。
[0095]如上所述，在本實(shí)施例中，使用接觸部222來電連接熱量限制區(qū)域213A和連接區(qū)域213B。因此，省略了形成有導(dǎo)電膜218(其用于電連接熱量限制區(qū)域213A與連接區(qū)域213B)的區(qū)域中的介電膜的移除步驟。即，與第一實(shí)施例相比，減少了制造步驟的數(shù)量。
[0096]值得注意的是，如上所述，熱量限制區(qū)域213A是通過共用接觸部222和導(dǎo)電膜218直接地而不通過連接區(qū)域213B電連接到接觸部215B。因此，可省略半導(dǎo)體層213N的連接區(qū)域213B。
[0097]3.第三實(shí)施例
[0098]圖8A示出用于構(gòu)成根據(jù)本發(fā)明第三實(shí)施例的存儲(chǔ)器器件I的存儲(chǔ)器元件41的平面構(gòu)造。圖SB示出圖8A所示的存儲(chǔ)器元件41沿線1-1的剖面的構(gòu)造。存儲(chǔ)器元件41與前述的第一實(shí)施例和第二實(shí)施例的不同在于在半導(dǎo)體層213N的熱量限制區(qū)域213A與連接區(qū)域213B之間形成具有小的寬度的區(qū)域，并且該區(qū)域用于充當(dāng)電連接熱量限制區(qū)域213A與連接區(qū)域213B的橋連部(橋連結(jié)構(gòu)213C)。
[0099]如上所述，橋連結(jié)構(gòu)213C是具有小的寬度的半導(dǎo)體層213N，其處于熱量限制區(qū)域213A與連接區(qū)域213B之間。值得注意的是，為了抑制從熱量限制區(qū)域213A至連接區(qū)域213B的熱量傳導(dǎo)，橋連結(jié)構(gòu)213C的厚度優(yōu)選地可以是如圖SB所示的那樣薄。然而，其厚度可以保持與半導(dǎo)體層213N的厚度相同的厚度。通過減小半導(dǎo)體層213N的面積，能夠充分地降低熱傳導(dǎo)。此外，優(yōu)選的是，在橋連結(jié)構(gòu)213C之下不存在元件隔離膜214。
[0100]如上所述，在本實(shí)施例中，橋連結(jié)構(gòu)213C形成在用于使熱量限制區(qū)域213A與連接區(qū)域213B分隔開的絕緣膜214A中。因此，使熱量限制區(qū)域213A與連接區(qū)域213B電連接，而沒有形成諸如前述實(shí)施例中形成的導(dǎo)電膜218和共用接觸部222等外部連接結(jié)構(gòu)。因此，簡化了存儲(chǔ)器元件41的結(jié)構(gòu)而不需要額外的步驟。
[0101]4.變形例
[0102]下面，將給出前述第一實(shí)施例至第三實(shí)施例的變形例I至變形例3。用于構(gòu)成變形例I至3的存儲(chǔ)器器件I的存儲(chǔ)器元件51、61和71中每者是源漏型OTP元件。源漏型OTP元件可以基于以下原理來進(jìn)行操作。首先，例如，將存儲(chǔ)器元件51的半導(dǎo)體層211P設(shè)置成GND，將正電壓施加到半導(dǎo)體層213A和213B中的作為熱量限制區(qū)域的半導(dǎo)體層213A，并且將負(fù)電壓施加到熱量限制區(qū)域212A。于是，向半導(dǎo)體層213A與半導(dǎo)體層211P之間的界面施加了電壓。在該電壓超過反向擊穿電壓的情況下，電流快速地流過。該電流在具有大的電位差的212A和213A之間流過，并因此，大的電流在漏電極與源電極之間流過，并且產(chǎn)生了熱量。由于由熱量引起的遷移，用于構(gòu)成半導(dǎo)體層213A(電極)和接觸部218A的導(dǎo)體成分以及用于構(gòu)成接觸部215B的導(dǎo)體成分中的一者或兩者移動(dòng)到半導(dǎo)體層211P中。結(jié)果，形成了細(xì)絲210。
[0103]變形例I
[0104]圖9A示出根據(jù)前述第一實(shí)施例的變形例的存儲(chǔ)器元件51的平面構(gòu)造。圖9B示出圖9A所示的存儲(chǔ)器元件51沿線1-1的剖面的構(gòu)造。在存儲(chǔ)器元件51中，如上所述，將與第一實(shí)施例中的半導(dǎo)體層213N相似的結(jié)構(gòu)應(yīng)用到半導(dǎo)體層212N。具體地，半導(dǎo)體層212N被劃分成熱量限制區(qū)域212A (半導(dǎo)體層212A)和連接區(qū)域212B，熱量限制區(qū)域212A和連接區(qū)域212B被它們之間的絕緣膜214B分隔開。通過導(dǎo)電膜218B來電連接熱量限制區(qū)域212A與連接區(qū)域212B。值得注意的是，熱量限制區(qū)域212A的尺寸與形狀不需要與熱量限制區(qū)域213A的尺寸與形狀一樣，并且熱量限制區(qū)域212A和213A可以被獨(dú)立地設(shè)計(jì)。類似的，這也同樣適用于連接區(qū)域212B和213B。
[0105]變形例2
[0106]圖1OA示出了根據(jù)前述第二實(shí)施例的變形例的存儲(chǔ)器元件61的平面構(gòu)造。圖1OB示出了圖1OA所示的存儲(chǔ)器元件61沿線1-1的剖面的構(gòu)造。在存儲(chǔ)器元件61中，將與第二實(shí)施例中半導(dǎo)體層213N相似的結(jié)構(gòu)應(yīng)用到半導(dǎo)體層212N。具體地，使用共用接觸部223來電連接熱量限制區(qū)域212A和連接區(qū)域212B。
[0107]變形例3
[0108]圖1lA示出根據(jù)前述的第三實(shí)施例的變形例的存儲(chǔ)器元件71的平面構(gòu)造。圖1lB示出圖1lA所示的存儲(chǔ)器元件71沿線1-1的剖面的構(gòu)造。在存儲(chǔ)器元件71中，將與第三實(shí)施例中半導(dǎo)體層213N相似的結(jié)構(gòu)應(yīng)用到半導(dǎo)體層212N。具體地，通過以如下方式形成的橋連結(jié)構(gòu)212C來電連接熱量限制區(qū)域212A和連接區(qū)域212B，即，橋連結(jié)構(gòu)212C是通過將半導(dǎo)體層211中設(shè)置的凹槽中的半導(dǎo)體層212N進(jìn)行減薄來獲得的。
[0109]其他變形例
[0110]已經(jīng)參照第一實(shí)施例至第三實(shí)施例以及變形例I至變形例3說明了本發(fā)明。然而，本發(fā)明并不限于實(shí)施例等，還可以做出多種變形。
[0111]例如，各個(gè)層的材料不限于前述實(shí)施例等中說明的材料，且可以使用其他材料。此夕卜，在前述實(shí)施例中，使用存儲(chǔ)器元件、存儲(chǔ)單元和存儲(chǔ)器器件等的構(gòu)造的具體示例給出了說明。然而，并不必然地包括所有的層，并且還可以包括其他的層。
[0112]此外，在前述實(shí)施例等中，給出了位線BL側(cè)的選擇晶體管22與接地GND側(cè)的存儲(chǔ)器元件21串聯(lián)連接在位線BL與接地GND之間的情況的說明。然而，存儲(chǔ)單元的電路構(gòu)造并不限于此。即，相反地，可以將接地GND側(cè)的選擇晶體管22和位線BL側(cè)的存儲(chǔ)器元件21串聯(lián)連接。
[0113]此外，在前述實(shí)施例等中，給出了半導(dǎo)體層211P為P型半導(dǎo)體層并且半導(dǎo)體層212N、213N、222N和223N中的每者是N型半導(dǎo)體層的情況的說明。然而，這些半導(dǎo)體層的導(dǎo)電類型(P型和N型)可以與前述類型相反。.[0114]除此以外，在前述實(shí)施例等中，給出了在存儲(chǔ)器器件中設(shè)置多個(gè)存儲(chǔ)器元件的情況的說明。然而，構(gòu)造并不局限于此，可以在存儲(chǔ)器器件中只設(shè)置一個(gè)存儲(chǔ)器元件。
[0115]此外，在前述實(shí)施例等中，給出了作為本發(fā)明的半導(dǎo)體器件的示例的存儲(chǔ)器器件的說明。然而，半導(dǎo)體器件可以是包括除前述存儲(chǔ)器器件之外的其他元件(諸如晶體管、電容元件以及電阻元件)的半導(dǎo)體集成電路。
[0116]根據(jù)上述示例實(shí)施例與變形例，至少能夠?qū)崿F(xiàn)以下構(gòu)造。
[0117](I) 一種半導(dǎo)體器件，其包括:
[0118]半導(dǎo)體層，其具有第一導(dǎo)電型；
[0119]一對第一電極，它們彼此分隔開地布置在所述半導(dǎo)體層中；
[0120]第二電極，其設(shè)置在所述半導(dǎo)體層上并位于所述一對第一電極之間，在所述第二電極與所述半導(dǎo)體層之間具有介電膜；以及
[0121 ] 一對連接部，它們分別電連接到所述一對第一電極，
[0122]其中，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域，所述第一區(qū)域與第二區(qū)域經(jīng)由橋連部連接。
[0123](2)根據(jù)(I)的半導(dǎo)體器件，其中，所述第一區(qū)域和所述第二區(qū)域經(jīng)由絕緣膜分隔開。
[0124](3)根據(jù)(2)的半導(dǎo)體器件，其中，所述橋連部是設(shè)置在所述絕緣膜上的導(dǎo)電膜。
[0125](4)根據(jù)(2)的半導(dǎo)體器件，其中，所述橋連部是設(shè)置在所述絕緣膜中的橋連結(jié)構(gòu)。
[0126](5)根據(jù)(I)至(4)中任一項(xiàng)的半導(dǎo)體器件，其中，所述一對第一電極由第二導(dǎo)電型的半導(dǎo)體形成。
[0127](6) 一種制造半導(dǎo)體器件的方法，該方法包括:
[0128]在具有第一導(dǎo)電型的半導(dǎo)體層中形成一對第一電極，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域；
[0129]在所述半導(dǎo)體層上形成介電膜，所述介電膜位于所述一對第一電極之間；
[0130]形成第二電極，所述第二電極布置在所述介電膜上；
[0131]形成橋連部，所述橋連部電連接所述第一區(qū)域與所述第二區(qū)域；以及
[0132]形成一對連接部，所述一對連接部分別連接到所述一對第一電極。
[0133]本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在所附的權(quán)利要求及其等同物的范圍之內(nèi)，根據(jù)設(shè)計(jì)要求和其他因素可以出現(xiàn)不同的變形例、合并、子合并以及改變。
[0134]本申請要求于2013年2月27日提交的日本在先專利申請JP2013-37316的權(quán)益，其全部內(nèi)容通過引用的方式合并入本文。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 半導(dǎo)體層，其具有第一導(dǎo)電型； 一對第一電極，它們彼此分隔開地布置在所述半導(dǎo)體層中； 第二電極，其設(shè)置在所述半導(dǎo)體層上并位于所述一對第一電極之間，在所述第二電極與所述半導(dǎo)體層之間具有介電膜；以及 一對連接部，它們分別電連接到所述一對第一電極， 其中，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域，所述第一區(qū)域與第二區(qū)域經(jīng)由橋連部連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一區(qū)域和所述第二區(qū)域經(jīng)由絕緣膜分隔開。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述橋連部是設(shè)置在所述絕緣膜上的導(dǎo)電膜。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述橋連部是設(shè)置在所述絕緣膜中的橋連結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件，其中，所述一對第一電極由第二導(dǎo)電型的半導(dǎo)體形成。
6.一種制造半導(dǎo)體器件的方法，所述方法包括: 在具有第一導(dǎo)電型的半導(dǎo)體層中形成一對第一電極，所述一對第一電極中的一者或兩者被劃分成第一區(qū)域和第二區(qū)域； 在所述半導(dǎo)體層上形成介電膜，所述介電膜位于所述一對第一電極之間； 形成第二電極，所述第二電極布置在所述介電膜上； 形成橋連部，所述橋連部電連接所述第一區(qū)域與所述第二區(qū)域；以及 形成一對連接部，所述一對連接部分別連接到所述一對第一電極。
【文檔編號(hào)】H01L21/762GK104009038SQ201410054310
【公開日】2014年8月27日 申請日期:2014年2月18日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】小林正治, 柳澤佑輝 申請人:索尼公司