嵌入式封裝體及其制造方法、電子系統(tǒng)、及存儲卡的制作方法
【專利摘要】本發(fā)明公開了一種嵌入式封裝體及其制造方法。該嵌入式封裝體包括：芯片，附著至核心層的第一表面；多個凸塊，在芯片的與核心層相反的表面上；及第一絕緣層，包圍核心層、芯片及多個凸塊。第一絕緣層具有設(shè)置在部分的第一絕緣層中以露出多個凸塊的溝槽。
【專利說明】嵌入式封裝體及其制造方法、電子系統(tǒng)、及存儲卡

【技術(shù)領(lǐng)域】
[0001]本公開的實施例涉及半導(dǎo)體封裝體，更具體涉及嵌入式封裝體、嵌入式封裝體的制造方法、包含嵌入式封裝體的電子系統(tǒng)、及包含此嵌入式封裝體的存儲卡。

【背景技術(shù)】
[0002]隨著電子系統(tǒng)的尺寸急劇縮減，半導(dǎo)體封裝體在電子系統(tǒng)中占據(jù)的空間減少。因此，隨著較小的電子系統(tǒng)的發(fā)展，持續(xù)嘗試減少半導(dǎo)體封裝體的尺寸。相應(yīng)于這樣的潮流，已經(jīng)提出嵌入式封裝技術(shù)來最小化半導(dǎo)體封裝體的尺寸。根據(jù)嵌入式封裝技術(shù)，半導(dǎo)體芯片并不是安裝在封裝基板的表面上。也就是，可以將嵌入式封裝體的半導(dǎo)體芯片嵌入封裝基板。因此，嵌入式封裝技術(shù)可以在小尺寸封裝體的制造上是有利的。而且，由于嵌入式封裝體的芯片被嵌入封裝基板，因此能減少用于電性連接芯片與封裝基板的互連線(interconnect1n line)的長度來改善嵌入式封裝體的驅(qū)動性能(drivability)。


【發(fā)明內(nèi)容】

[0003]各種實施例涉及嵌入式封裝體、嵌入式封裝體的制造方法、包含嵌入式封裝體的電子系統(tǒng)、及包含嵌入式封裝體的存儲卡。
[0004]根據(jù)各種實施例，一種嵌入式封裝體，包括:芯片，附著至核心層的第一表面；多個凸塊，在芯片的與核心層相反的表面上；及第一絕緣層，包圍核心層、芯片及多個凸塊。所述第一絕緣層具有設(shè)置在部分的第一絕緣層中以露出多個凸塊的溝槽。
[0005]根據(jù)各種實施例，一種嵌入式封裝體，包括:芯片，附著至核心層的第一表面；及多個凸塊，分類為第一凸塊組及第二凸塊組，設(shè)置在芯片的與核心層相反的表面上。核心層、芯片及多個凸塊被第一絕緣層包圍。第一絕緣層包括露出第一凸塊組中的凸塊的第一溝槽、及露出第二凸塊組中的凸塊的第二溝槽。
[0006]根據(jù)各種實施例，一種嵌入式封裝體的制造方法，包括:將芯片附著至核心層的第一表面；形成覆蓋核心層、芯片及多個凸塊的第一絕緣層；及移除部分的所述第一絕緣層，以形成同時露出多個凸塊的溝槽。

【專利附圖】

【附圖說明】
[0007]由于附圖及伴隨的詳細說明，本發(fā)明構(gòu)思的實施例將變得更加明晰，其中:
[0008]圖1是顯示根據(jù)實施例的嵌入式封裝體的平面圖；
[0009]圖2是沿著圖1的線IA-1A’的截面圖的示例。
[0010]圖3是沿著圖1的線IB-1B’的截面圖的示例。
[0011]圖4是沿著圖1的線IA-1A’的截面圖的另一個示例。
[0012]圖5是沿著圖1的線IB-1B’的截面圖的另一個示例。
[0013]圖6是顯示根據(jù)實施例的嵌入式封裝體的平面圖；
[0014]圖7是沿著圖6的線II A-1I A’的截面圖。
[0015]圖8是顯示根據(jù)實施例的嵌入式封裝體的平面圖；
[0016]圖9是沿著圖8的線II B-1I B’的截面圖；
[0017]圖10是顯示根據(jù)實施例的嵌入式封裝體的平面圖；
[0018]圖11是沿著圖10的線III A-1IIA’的截面圖；
[0019]圖12至19是顯示根據(jù)各種實施例的嵌入式封裝體的制造方法的截面圖；
[0020]圖20是方塊圖，顯示包含根據(jù)本發(fā)明構(gòu)思的各種實施例的嵌入式封裝體的電子系統(tǒng)的示例；及
[0021]圖21是方塊圖，顯示包含根據(jù)本發(fā)明構(gòu)思的各種實施例的嵌入式封裝體的存儲卡的示例。

【具體實施方式】
[0022]參照圖1，嵌入式封裝體100可以包括第一絕緣層160及嵌入第一絕緣層160的芯片140?？梢詫⒍鄠€凸塊151、152、153及154設(shè)置在芯片140的頂表面上。雖未顯示在圖中，但這些凸塊151、152、153及154可電性連接至設(shè)置在芯片140中的內(nèi)部電路。因此，內(nèi)部電路可以通過凸塊151、152、153及154輸出電信號或是可以通過凸塊151、152、153及154接收外部信號。在根據(jù)實施例的嵌入式封裝體100中，凸塊151、152、153及154可以設(shè)置在芯片140的中心區(qū)域上而彼此相鄰。例如，可以在芯片140的頂表面上將凸塊151、152,153及154設(shè)置成在與第一方向或第二方向垂直的一條線上彼此隔開。雖然實施例以凸塊的數(shù)量為四的示例說明，但是本發(fā)明構(gòu)思并非限定于此。例如，根據(jù)各種實施例這些凸塊的數(shù)量可以大于或小于四。
[0023]雖然芯片140的頂表面覆蓋有第一絕緣層160，但凸塊151、152、153及154的頂表面及上側(cè)壁可以由設(shè)置在第一絕緣層160中的單一溝槽162露出。在各種實施例中，溝槽162可以只露出凸塊151、152、153及154的頂表面。互連線170-1、170-2、170-3及170-4可設(shè)置在第一絕緣層160及凸塊151、152、153及154上。在各種實施例中，互連線170-1、170-2、170-3及170-4當(dāng)中的一者可設(shè)置成與凸塊151、152、153及154當(dāng)中的一者接觸。在各種實施例中，互連線170-1、170-2、170-3及170-4可以覆蓋由溝槽162露出的凸塊151、152、153及154當(dāng)中的各個凸塊，且可以延伸至第一絕緣層160上而與一個方向平行。根據(jù)實施例，彼此直接相鄰的兩條互連線可以在彼此相反的方向上延伸。例如，連接至凸塊151的互連線170-1可以覆蓋溝槽162的一部分且可以在第一方向上延伸至第一絕緣層160上，而連接至凸塊152且與互連線170-1直接相鄰的互連線170-2可以覆蓋溝槽162的一部分且可以在第二方向上延伸至第一絕緣層160上，第二方向是與第一方向相反的方向。同樣的，與互連線170-2直接相鄰的互連線170-3可以在第一方向上延伸至第一絕緣層160上，且與互連線170-3直接相鄰的互連線170-4可以在第二方向上延伸至第一絕緣層160上。根據(jù)實施例，即使減少凸塊151、152、153及154之間的距離D，凸塊151、152、153及154仍可以由單一溝槽162完全地露出。也就是，實施例可以解決以下的一些缺點:當(dāng)蝕刻第一絕緣層160來形成多個通路孔用于露出凸塊151、152、153及154當(dāng)中的各個凸塊時，由于產(chǎn)生未對準(zhǔn)(misalignment)而無法完全露出凸塊151、152、153及154。
[0024]參照圖1、圖2及圖3，可以將芯片140的底表面附著至與核心層110的頂表面對應(yīng)的第一表面111。在各種實施例中，核心層110可以包含增強基底材料及樹脂材料，例如，玻璃纖維材料及環(huán)氧材料、紙材料及酚樹脂材料、或紙材料及環(huán)氧樹脂材料。如上述，多個凸塊151、152、153及154可設(shè)置在芯片140的頂表面上。也就是，多個凸塊151、152、153及154可設(shè)置在芯片140的與核心層110相反的頂表面上。在各種實施例中，凸塊151、152、153及154的每一個可以包含金屬材料。凸塊151、152、153及154可沿著一個方向排列而在一條線中彼此間隔開，如圖1及3所示?？梢詫⒄澈蠈?30設(shè)置在芯片140與核心層110之間來增強芯片140與核心層110之間的粘合強度。在各種實施例中，可以不使用粘合層130而直接將芯片140附著至核心層110。
[0025]雖未顯示在圖中，但核心層110可以包括至少一個穿透核心層110的通路孔。多個電路圖案121、122、123及124可設(shè)置在核心層110的頂表面111上。在各種實施例中，至少一個電路圖案可附加設(shè)置在核心層110的底表面112上。在核心層110具有至少一個通路孔的情況下，電路圖案121、122、123及124當(dāng)中的至少一者可通過通路孔而電性連接至核心層110的底表面112上的電路圖案。而且，雖未顯示在圖中，電路圖案121、122、123及124當(dāng)中的至少兩個可彼此電性連接。在各種實施例中，電路圖案121、122、123及124的每一個可包含金屬材料。
[0026]核心層110的頂表面111及底表面112、芯片140的頂表面及側(cè)壁、及電路圖案121、122、123及124可用第一絕緣層160覆蓋。在各種實施例中，第一絕緣層160可以是對凸塊151、152、153及154具有蝕刻選擇性的材料?？商鎿Q地，第一絕緣層160可以包含光敏材料。如上述，第一絕緣層160可以具有露出多個凸塊151、152、153及154的溝槽162。溝槽162可以露出凸塊151、152、153及154的頂表面及上側(cè)壁。第一絕緣層160可以具有穿透第一絕緣層160以露出電路圖案122及124的通路孔164及165。
[0027]如上述，可以將多條互連線170-1、170-2、170-3及170_4設(shè)置在第一絕緣層160的表面上。在各種實施例中，多條互連線170-1、170-2、170-3及170-4可以對應(yīng)重分配互連線(redistributed interconnect1n lines)。多條互連線 170-1、170-2、170-3 及 170-4可彼此間隔開而彼此絕緣。多條互連線170-1、170-2、170-3及170-4可設(shè)置為接觸由溝槽162露出的凸塊151、152、153及154當(dāng)中的各個凸塊。互連線170-1、170-2、170-3及170-4當(dāng)中的至少一條互連線可電性連接至附著至核心層110的電路圖案121、122、123及124當(dāng)中的至少一個。例如,接觸凸塊152的互連線170-2可通過通路孔164電性連接至電路圖案 122。
[0028]互連線170-2可設(shè)置為包圍凸塊152的由溝槽162露出的頂表面及上側(cè)壁。在這種情況下，互連線170-2可與互連線170-1及170-3間隔開，互連線170-1及170-3包圍與凸塊152直接相鄰的凸塊151及153的各個上部。如參照圖1所述，包圍凸塊152的上部的互連線170-2可覆蓋溝槽162的一部分且可在第二方向上延伸。在第二方向上延伸的互連線170-2可通過通路孔164電性連接至電路圖案122，通路孔164穿透第一絕緣層160以露出在核心層110的頂表面111上的電路圖案122。
[0029]此外，互連線172可設(shè)置在第一絕緣層160上，互連線172不同于直接與凸塊151、152、153及154當(dāng)中的各個凸塊連接的互連線170-1、170-2、170-3及170-4。為了簡化圖示，沒有在圖1中示出互連線172?；ミB線172可通過穿透第一絕緣層160的通路孔165電性連接至核心層110的頂表面111上的電路圖案124。第一絕緣層160也可設(shè)置為除了覆蓋核心層110的頂表面111及芯片140的頂表面外，還覆蓋核心層110的底表面112，如圖2及3所示。雖未顯示在圖中，但至少一條附加的互連線還可設(shè)置在與核心層110的底表面112接觸的第一絕緣層160的底表面上，且至少一個附加的電路圖案還可設(shè)置在核心層110的底表面112上。在這種情況下，至少一條附加的互連線可通過穿透與核心層110的底表面112接觸的第一絕緣層160的通路孔而電性連接至至少一個附加的電路圖案。
[0030]第二絕緣層181可設(shè)置在堆疊在核心層110的頂表面111上的第一絕緣層160及互連線 170-1、170-2、170-3、170-4 及 172 上?；ミB線 170-1、170-2、170-3、170-4 及 172 可通過第二絕緣層181彼此絕緣?？梢杂纱┩傅诙^緣層181的開口 191及192露出部分的互連線170-2及172?？梢杂眠B接件(例如通過其輸入或輸出電信號的焊料球)覆蓋互連線170-2及172的露出部分。第二絕緣層182也可設(shè)置在與核心層110的底表面112接觸的第一絕緣層160的底表面上。為了簡化圖示，沒有在圖1中示出第二絕緣層181及182。第二絕緣層181及182例如可以是阻焊層。
[0031]參照圖4及5，只有凸塊151、152、153及154的頂表面可以由形成在第一絕緣層160’中的溝槽162’露出。也就是，溝槽162’的底表面可以是和凸塊151、152、153及154的頂表面共平面。因此，互連線170-1、170-2、170-3及170-4可以分別只和凸塊151、152、153及154的頂表面接觸。在圖2、3、4及5中,相同的參考標(biāo)號代表相同的兀件。因此,對于已在如圖2及3所示的實施例中闡明的相同元件的說明將予以省略以避免重復(fù)的解釋。
[0032]參照圖6及7，可以將根據(jù)各種實施例的嵌入式封裝體100’的互連線170-1’、170-2’、170-3’及170-4’的每一個設(shè)置成只覆蓋溝槽162的相反側(cè)壁當(dāng)中的一者，以露出溝槽162的相反側(cè)壁當(dāng)中的另一者。例如，可以將互連線170-2’設(shè)置成露出溝槽162的朝向第一方向的側(cè)壁，如“A”部分所標(biāo)不,并覆蓋溝槽162的朝向第二方向的另一側(cè)壁,互連線170-2’在第二方向上延伸。互連線170-1’、170-2’、170-3’及170-4’的此結(jié)構(gòu)也可同樣地應(yīng)用于參照圖4及5所述的實施例。在圖1、2、6及7中,相同的參考標(biāo)號代表相同的元件。因此，對于已在如圖1及2所示的實施例中闡明的相同元件的說明將予以省略以避免重復(fù)的解釋。圖6還顯示了圖1及2沒有顯示的線II A-1I A’。
[0033]參照圖8及9，根據(jù)各種實施例的嵌入式封裝體200可以包括核心層210 ;芯片240，設(shè)置在核心層210的頂表面211上；及第一絕緣層260，覆蓋核心層210的頂表面211及底表面212、及芯片240的頂表面及側(cè)壁。粘合層230可附加地設(shè)置在芯片240與核心層210之間。在各種實施例中，可以不使用粘合層230而直接將芯片240附著至核心層210的頂表面211。多個凸塊251、252、253、254、255及256可設(shè)置在芯片240的與核心層210相反的頂表面上。在嵌入式封裝體200中，凸塊251、252、253、254、255及256可分類為第一凸塊組250-1及第二凸塊組250-2。第一凸塊組250-1可以包括凸塊251、252及253，凸塊251、252及253彼此相鄰且彼此間隔開第一距離D1，而第二凸塊組250-2可以包括凸塊254,255及256，凸塊254、255及256彼此相鄰且彼此間隔開第一距離Dl。
[0034]在嵌入式封裝體200中，第一凸塊組250-1的凸塊251、252及253和第二凸塊組250-2的凸塊254、255及256可在與第一及第二方向垂直的一條線上排列，當(dāng)從圖8的平面圖看時，第一及第二方向彼此平行且彼此相反。可以將第一凸塊組250-1中最靠近第二凸塊組250-2的凸塊253和第二凸塊組250-2中最靠近第一凸塊組250-1的凸塊254彼此間隔開第二距離D2，第二距離D2大于第一距離D1。在各種實施例中，第一凸塊組250-1的凸塊251、252及253之間的距離可以和第二凸塊組250-2的凸塊254、255及256之間的距離不同。在任何情況下，第一凸塊組250-1的凸塊251、252及253之間的距離、和第二凸塊組250-2的凸塊254、255及256之間的距離可以小于第二距離D2。在各種實施例中，第一凸塊組250-1中的凸塊的數(shù)量可以大于或小于三。類似地，第二凸塊組250-2中的凸塊的數(shù)量也可以大于或小于三。如圖8及9所示，第一凸塊組250-1中的凸塊的數(shù)量可以和第二凸塊組250-2中的凸塊的數(shù)量相同。然而，本發(fā)明構(gòu)思不限于此。例如，在各種實施例中，第一凸塊組250-1中的凸塊的數(shù)量可以和第二凸塊組250-2中的凸塊的數(shù)量不同。
[0035]雖然芯片240的頂表面以第一絕緣層260覆蓋，但芯片240上的凸塊251、252、
253、254、255及256可以由設(shè)置在第一絕緣層260中的第一溝槽262-1及第二溝槽262-2露出。第一凸塊組250-1中的凸塊251、252及253可由第一溝槽262-1露出，而第二凸塊組250-2中的凸塊254、255及256可由第二溝槽262-2露出。第一及第二溝槽262-1及262-2可設(shè)置成彼此間隔開。第一溝槽262-1可以露出第一凸塊組250-1中的凸塊251、252及253的頂表面及上側(cè)壁。類似地，第二溝槽262-2可以露出第二凸塊組250-2中的凸塊
254、255及256的頂表面及上側(cè)壁。然而，在各種實施例中，第一溝槽262-1可以只露出第一凸塊組250-1中的凸塊251、252及253的頂表面，而第二溝槽262-2可以只露出第二凸塊組250-2中的凸塊254、255及256的頂表面，如參照圖4及5所述。
[0036]多條互連線270-1、270-2、270-3、270-4、270-5 及 270-6 可設(shè)置在第一絕緣層 260上。在各種實施例中，多條互連線270-1、270-2、270-3、270-4、270-5及270-6可以對應(yīng)于重分配互連線。多條互連線270-1、270-2、270-3、270-4、270-5及270-6可彼此間隔開而彼此絕緣。多條互連線270-1、270-2及270-3可設(shè)置為接觸由第一溝槽262-1露出的第一凸塊組250-1中的凸塊251、252及253當(dāng)中的各個凸塊。類似地，多條互連線270_4、270_5及270-6可設(shè)置為接觸由第二溝槽262-2露出的第二凸塊組250-2中的凸塊254、255及256當(dāng)中的各個凸塊。雖未顯示在圖中，但互連線270-1、270-2、270-3、270-4、270-5及270-6當(dāng)中的至少一者可通過穿透第一絕緣層260的通路孔而電性連接至在核心層210上的多個電路圖案(未顯示)當(dāng)中的至少一者。
[0037]互連線270-1、270_2及270_3可設(shè)置為包圍由第一溝槽262_1露出的第一凸塊組250-1中的凸塊251、252及253的各個上部(即，頂表面及上側(cè)壁)。而且，互連線270-4、270-5及270-6可設(shè)置為包圍由第二溝槽262-2露出的第二凸塊組250-2中的凸塊254、255及256的各個上部(即，頂表面及上側(cè)壁)。如參照圖4及5所述，在第一及第二溝槽262-1及262-2只露出凸塊251、252、253、254、255及256的頂表面的情況下，互連線270-1、270-2及270-3可設(shè)置為僅覆蓋由第一溝槽262-1露出的第一凸塊組250-1中的凸塊251、252及253的頂表面，而互連線270-4、270-5及270-6可設(shè)置為只覆蓋由第二溝槽262-2露出的第二凸塊組250-2中的凸塊254、255及256的頂表面。
[0038]互連線270-1、270_2及270-3中的每一個可覆蓋第一溝槽262-1的一部分，且可以在第一方向上或在與第一方向相反的第二方向上延伸至第一絕緣層260上?；ミB線270-1、270-2及270-3當(dāng)中的兩條相鄰的互連線可以在彼此相反的方向上延伸。例如，與凸塊251連接的互連線270-1可以覆蓋第一溝槽262-1的一部分且可以在第一方向上延伸至第一絕緣層260上，而與凸塊252連接且與互連線270-1之間相鄰的互連線270-2可以覆蓋第一溝槽262-1的一部分且可以在第二方向上延伸至第一絕緣層260上，第二方向是與第一方向相反的方向。此外，與互連線270-2直接相鄰的互連線270-3可以覆蓋第一溝槽262-1的一部分且可以在第一方向上延伸至第一絕緣層260上。
[0039]類似地，互連線270-4、270_5及270-6中的每一個可以覆蓋第二溝槽262_2的一部分且可以在第一方向上或在與第一方向相反的第二方向上延伸至第一絕緣層260上?；ミB線270-4、270-5及270-6當(dāng)中的兩條相鄰的互連線可以在彼此相反的方向上延伸。例如，與凸塊254連接的互連線270-4可以覆蓋第二溝槽262-2的一部分且可以在第一方向上延伸至第一絕緣層260上，而與凸塊255連接且與互連線270-4直接相鄰的互連線270-5可以覆蓋第二溝槽262-2的一部分且可以在第二方向上延伸至第一絕緣層260上，第二方向為與第一方向相反的方向。此外，與互連線270-5直接相鄰的互連線270-6可以覆蓋第二溝槽262-2的一部分且可以在第一方向上延伸至第一絕緣層260上。在各種實施例中，互連線270-1、270-2、270-3、270-4、270-5及270-6的每一個可設(shè)置為露出第一溝槽262-1或第二溝槽262-2的相反側(cè)壁當(dāng)中一個側(cè)壁,如參照圖6及7所述。圖8還顯示了圖6或7沒有顯示的線II B-1I B’。
[0040]雖未顯示在圖中，至少一條附加的互連線可設(shè)置在第一絕緣層160上，至少一條附加的互連線不同于直接連接到凸塊251、252、253、254、255及256當(dāng)中的各個凸塊的互連線270-1、270-2、270-3、270-4、270-5及270-6。在這種情況下，附加的互連線可通過穿透第一絕緣層260的通路孔而電性連接至核心層210的頂表面211上的電路圖案。而且，雖未顯示在圖中，但至少一條附加的互連線還可設(shè)置在與核心層210的底表面212接觸的第一絕緣層260的底表面上，且至少一個附加的電路圖案可設(shè)置在核心層210的底表面212上。在這種情況下，至少一條附加的互連線可通過穿透與核心層210的底表面212接觸的第一絕緣層260的通路孔而電性連接到至少一個附加的電路圖案。
[0041]第二絕緣層281可設(shè)置在堆疊在核心層210的頂表面211上的第一絕緣層260及互連線 270-1、270-2、270-3、270-4、270-5 及 270-6 上?；ミB線 270-1、270-2、270-3、270_4、270-5及270-6可通過第二絕緣層281而彼此絕緣。互連線270-1、270-2、270-3、270_4、270-5及270-6當(dāng)中至少一者可以由穿透第二絕緣層281的至少一個開口露出。互連線270-1、270-2、270-3、270-4、270-5及270-6當(dāng)中至少一者的露出部分可以用連接件(例如通過其輸入或輸出電信號的焊料球)覆蓋。第二絕緣層282也可設(shè)置在與核心層210的底表面212接觸的第一絕緣層260的底表面上。第二絕緣層281及282例如可以是阻焊層。
[0042]參照圖10，根據(jù)各種實施例的嵌入式封裝體300可以包括第一絕緣層360及嵌入第一絕緣層360的芯片340。多個凸塊351、352、353、354、355、356、357及358可設(shè)置在芯片340的頂表面上。芯片340上的多個凸塊351、352、353、354、355、356、357及358可分類為第一凸塊組350-1及第二凸塊組350-2。第一凸塊組350-1可以包括在芯片340的第一邊緣上排列成一條線的凸塊351、352、353及354。第二凸塊組350-2可以包括在芯片340的與第一邊緣相反的第二邊緣上排列成一條線的凸塊355、356、357及358。第一凸塊組350-1中的凸塊351、352、353及354可排列在平行于芯片340的第一側(cè)壁的方向上，芯片340的第一側(cè)壁臨近芯片340的第一邊緣，且第二凸塊組350-2中的凸塊355、356、357及358可排列在平行于芯片340的第二側(cè)壁的方向上，芯片340的第二側(cè)壁臨近芯片340的第二邊緣。也就是，第一凸塊組350-1中的凸塊351、352、353及354和第二凸塊組350-2中的凸塊355、356、357及358可排列在當(dāng)從圖10的平面圖觀看時垂直于第一方向及與第一方向反平行的第二方向的方向上。圖10中還示出線III A-1II A’。在各種實施例中，第一凸塊組350-1中的凸塊數(shù)量可以大于或小于四，且第二凸塊組350-2中的凸塊數(shù)量也可以大于或小于四。如圖10所示，第一凸塊組350-1中的凸塊數(shù)量可以和第二凸塊組350-2中的凸塊數(shù)量相同。然而，本發(fā)明構(gòu)思不限于此。例如，在各種實施例中，第一凸塊組350-1中的凸塊數(shù)量可不同于第二凸塊組350-2中的凸塊數(shù)量。
[0043]雖然芯片340的頂表面被第一絕緣層360覆蓋，但芯片340上的凸塊351、352、
353、354、355、356、357及358可由第一絕緣層360中的第一溝槽362-1及第二溝槽362-2露出。詳言之，第一凸塊組350-1中的凸塊351、352、353及354可以由第一溝槽362-1露出，且第二凸塊組350-2中的凸塊355、356、357及358可以由第二溝槽362-2露出。
[0044]多條互連線370-1、370-2、370-3及370-4可以覆蓋凸塊351、352、353及354當(dāng)中的各個凸塊，且可以延伸至第一絕緣層360上。而且，多條互連線370-5、370-6、370-7及370-8可以覆蓋凸塊355、356、357及358當(dāng)中的各個凸塊，且可以延伸至第一絕緣層360上。也就是，互連線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 當(dāng)中的一者可以與凸塊351、352、353、354、355、356、357及358當(dāng)中的一者接觸?；ミB線370_1、370_2、370-3及370-4可以覆蓋凸塊351、352、353及354，且可以在第二方向上延伸至第一絕緣層360上。互連線370-5、370-6、370-7及370-8可以覆蓋凸塊355、356、357及358，且可以在第一方向上延伸至第一絕緣層360上。在各種實施例中，互連線370-1、370-2、370-3及370-4可設(shè)置為露出第一溝槽362-1朝向第一方向的側(cè)壁,如參照圖6及圖7所述。同樣地，互連線370-5、370-6、370-7及370-8可設(shè)置為露出第二溝槽362-2朝向第二方向的側(cè)壁，如參照圖6及圖7所述。
[0045]參照圖10及圖11，芯片340可附著至核心層310的頂表面311。在這種情況下，芯片340的底表面可以接觸核心層310的頂表面311。將凸塊351、352、353、354、355、356、357及358可設(shè)置在芯片340的與核心層310相反的頂表面上。粘合層330可設(shè)置在芯片340與核心層310之間來增進芯片340與核心層310之間的粘合強度。在各種實施例中，可以不使用粘合層330而直接將芯片340附著至核心層310的頂表面311。雖未顯示在圖中，但核心層310可以具有至少一個穿透核心層310的通路孔。多個電路圖案321、322、323及324可設(shè)置在核心層310的頂表面311上。在各種實施例中，至少一個附加的電路圖案可設(shè)置在核心層310的底表面312上。當(dāng)核心層310具有至少一個穿透核心層310的通路孔時，核心層310的頂表面311上的電路圖案321、322、323及324當(dāng)中至少一者可通過穿透核心層310的通路孔而電性連接至核心層310的底表面312上的附加的電路圖案。雖未顯示在圖11的截面圖中，但電路圖案321、322、323及324當(dāng)中的至少兩個可彼此電性連接。
[0046]如圖11所不,核心層310的頂表面311及底表面312、芯片340的頂表面及側(cè)壁、及電路圖案321、322、323及324可以被第一絕緣層360覆蓋。而且，第一絕緣層360可以具有露出第一凸塊組350-1的凸塊351、352、353及354的第一溝槽362-1及露出第二凸塊組350-2的凸塊355、356、357及358的第二溝槽362-2。根據(jù)實施例，凸塊351、352、353、
354、355、356、357及358的每一者的上部(即，頂表面及上側(cè)壁)可以由第一溝槽362-1或第二溝槽362-2露出?？商鎿Q地，第一及第二溝槽362-1及362-2可以只露出凸塊351、352、353、354、355、356、357及358的頂表面，如參照圖4及5所述。電路圖案322的一部分可由穿透第一絕緣層360的通路孔364露出，且電路圖案324的一部分可以由穿透第一絕緣層360的通路孔365露出。
[0047]如上述，互連線370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 可以覆蓋凸塊351、352、353、354、355、356、357及358，且可以延伸至第一絕緣層360上。在各種實施例中，互連線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 可以對應(yīng)重分配互連線?；ミB線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 可彼此間隔開而彼此絕緣。互連線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 可設(shè)置為接觸由第一及第二溝槽362-1及362-2露出的凸塊351、352、353、354、355、356、357及358當(dāng)中的各個凸塊?；ミB線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 的每一者可電性連接至電路圖案321、322、323及324當(dāng)中的至少一者。例如，接觸凸塊353的互連線370-3可通過通路孔364電性連接至電路圖案322，且接觸凸塊357的互連線370-7可通過通路孔365電性連接至電路圖案324。
[0048]雖未顯示在圖中，但至少一條附加的互連線也可設(shè)置在與核心層310的底表面312接觸的第一絕緣層360的底表面上，且至少一個附加的電路圖案也可設(shè)置在核心層310的底表面312上。在這種情況下，至少一條附加的互連線可通過穿透與核心層310的底表面312接觸的第一絕緣層360的通路孔而電性連接至至少一個附加的電路圖案。
[0049]第二絕緣層381可設(shè)置在堆疊在核心層310的頂表面311上的第一絕緣層360及互連線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 上。利用第二絕緣層 381可將互連線 370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 彼此絕緣。互連線370-1、370-2、370-3、370-4、370-5、370-6、370-7 及 370-8 可以由穿透第二絕緣層 381 的開口露出。例如，互連線370-3的一部分可以由穿透第二絕緣層381的開口 391露出，且互連線370-7的一部分可以由穿透第二絕緣層381的開口 392露出。雖未顯示在圖中，但其他的互連線也可以由穿透第二絕緣層381的其他的開口露出。連接件(例如，焊料球)可附著至由開口 391及392露出的互連線370-3及370-7。由嵌入式封裝體300所產(chǎn)生的輸出信號可通過連接件傳送至外部裝置，或嵌入式封裝體300可通過連接件接收由外部裝置所產(chǎn)生的外部信號。而且，第二絕緣層382也可設(shè)置在與核心層310的底表面312接觸的第一絕緣層360的底表面上。在各種實施例中，第二絕緣層381及382例如可以是阻焊層。
[0050]圖12至19顯示根據(jù)各種實施例的嵌入式封裝體的制造方法的截面圖。圖12、
14、16及18是沿著圖1的線IA-1A’取得的截面圖，而圖13、15、17及19是沿著圖1的線IB-1B ’取得的截面圖。
[0051]參照圖12及13，可以制備核心層110。核心層110可以具有至少一個穿透核心層110的通路孔。在各種實施例中，可以將核心層110形成為包含強化基底材料及樹脂材料，例如，玻璃纖維材料及環(huán)氧材料、紙材料及酚樹脂材料、或紙材料及環(huán)氧樹脂材料。具有不同構(gòu)造的多個電路圖案121、122、123及124可形成在核心層110的頂表面上。至少一個附加的電路圖案也可形成在核心層110的底表面上。在這種情況下，核心層110的頂表面上的電路圖案121、122、123及124當(dāng)中的至少一者可通過穿透核心層110的通路孔而電性連接至核心層110的底表面上的附加的電路圖案。
[0052]可以使用粘合層130將芯片140附著至核心層110的頂表面。芯片140可具有附著至核心層I1的底表面及與底表面相反的頂表面。多個凸塊151、152、153及154可設(shè)置在芯片140的頂表面上。在各種實施例中，在芯片140附著至核心層110之前，凸塊151、152、153及154可形成在芯片140的頂表面上。凸塊151、152、153及154可形成為具有不同的布局。在實施例中，凸塊151、152、153及154可形成為具有顯不于圖1的布局。也就是，凸塊151、152、153及154可形成為在芯片140的頂表面的中心區(qū)域上彼此間隔開，且排列成與一個方向平行的一條線。然而，凸塊151、152、153及154的排列或設(shè)置不限于上述說明。例如，凸塊151、152、153及154可形成為具有與圖8或10所示相同的排列或設(shè)置。在各種實施例中，凸塊151、152、153及154可形成為具有與圖1、8及10的排列不同的另一種布局。
[0053]參照圖14及15，第一絕緣層160可形成為覆蓋核心層110、芯片140、凸塊151、152、153及154、及電路圖案121、122、123及124。在各種實施例中，第一絕緣層160可以用對凸塊151、152、153及154具有蝕刻選擇性的材料形成?？商鎿Q地，第一絕緣層160可以用光敏材料形成。可以使用涂布絕緣材料或使用利用熱及壓力的層合法(laminatingmethod)形成第一絕緣層160。
[0054]參照圖16及17，掩模圖案180可形成在第一絕緣層160上。掩模圖案180可形成為具有露出第一絕緣層160的一部分的開口。具體地，可以通過在第一絕緣層160上沉積掩模層、通過在掩模層上形成露出掩模層的一部分的光致抗蝕劑圖案、及通過選擇性移除掩模層的露出部分而形成掩模圖案180。可以根據(jù)掩模層的材料而使用利用等離子體的干蝕刻工藝、濕蝕刻工藝或激光工藝來選擇性移除掩模層的露出部分。在形成掩模圖案180后，可以移除光致抗蝕劑圖案。當(dāng)從平面圖看，第一絕緣層160的由掩模圖案180露出的部分可以與凸塊151、152、153及154重疊?？梢酝ㄟ^與形成第一絕緣層160所使用的相同工藝來形成掩模層。例如，可以使用層合法來形成掩模層。掩模圖案180可由金屬層形成，但不限于此。例如，可以用當(dāng)選擇性移除第一絕緣層160的露出部分時具有遮蔽功能的任何材料形成掩模圖案180?？梢允褂醚谀D案180作為蝕刻掩模蝕刻第一絕緣層160而形成同時露出凸塊151、152、153及154的上部的溝槽162?？梢允褂美玫入x子體的干蝕刻技術(shù)或利用化學(xué)蝕刻劑的濕蝕刻技術(shù)執(zhí)行形成溝槽162的蝕刻工藝?？商鎿Q地，可以使用激光工藝執(zhí)行形成溝槽162的蝕刻工藝。在形成溝槽162后，可以移除掩模圖案180。
[0055]雖然結(jié)合使用掩模圖案180形成溝槽162的示例說明實施例，但本發(fā)明構(gòu)思不限于此。例如，可以使用光照射工藝或激光工藝形成溝槽162。在使用光照射工藝形成溝槽162的情況下，可以用光致抗蝕劑層形成第一絕緣層160。在這種情況下，可以不使用掩模圖案180而將紫外線(UV)選擇性照射在第一絕緣層160的一部分上而改變第一絕緣層160的經(jīng)照射的部分的材料特性，且將第一絕緣層160的經(jīng)照射的部分選擇性移除而形成溝槽162。即使當(dāng)使用激光工藝形成溝槽162時，如果第一絕緣層160采用能用激光移除的材料形成，則也可以不使用掩模圖案180而形成溝槽162。在這種情況下，可以采用激光選擇性移除第一絕緣層160的一部分。
[0056]參照圖18及19，可以選擇性移除部分的第一絕緣層160的而形成分別露出設(shè)置在核心層110上的電路圖案122及124當(dāng)中的各個電路圖案的通路孔164及165。在各種實施例中，通路孔164及165使用激光工藝形成。然后，多條互連線170-1、170-2、170-3及170-4可形成在第一絕緣層160上?；ミB線170-1、170-2、170-3及170-4可形成為接觸凸塊151、152、153及154當(dāng)中的各個凸塊。在形成互連線170-1、170-2、170-3及170-4的過程中，至少一個附加的互連線172也可形成在第一絕緣層160上。附加的互連線172可不連接至凸塊151、152、153及154。互連線170-1、170-2、170-3、170-4及172可通過在第一絕緣層160上沉積諸如金屬層的導(dǎo)電層且通過使用在本領(lǐng)域中已知的一般工藝圖案化導(dǎo)電層而形成。
[0057]接下來，如圖2及3所示，第二絕緣層181可形成在互連線170_1、170_2、170_3、170-4及172及第一絕緣層160上。在形成第二絕緣層181的過程中，另一第二絕緣層182也可形成在與核心層110的底表面接觸的第一絕緣層160的底表面上。第二絕緣層181及182可用阻焊層形成。第二絕緣層181然后可圖案化而形成露出部分的互連線170-2及172的通路孔。雖未顯示在圖中，也可在形成露出部分互連線170-2及172的通路孔的過程中，形成露出部分的互連線170-1、170-3及170-4的其他通路孔。
[0058]參照圖20,根據(jù)實施例的嵌入式封裝體可應(yīng)用于電子系統(tǒng)410。電子系統(tǒng)410可以包括控制器411、輸入/輸出單元412、及存儲器413。控制器411、輸入/輸出單元412、及存儲器413可通過總線415彼此耦合，總線415提供傳送數(shù)據(jù)的路徑。
[0059]例如，控制器411可以包括至少一個微處理器、至少一個數(shù)字信號處理器、至少一個微控制器、及能執(zhí)行與這些構(gòu)件相同的功能的邏輯裝置中的至少任一者?？刂破?11或存儲器413可以包括根據(jù)本發(fā)明的實施例的嵌入式封裝體當(dāng)中的至少任一者。輸入/輸出單元412可以包括選自鍵板、鍵盤、顯示裝置、觸控?zé)赡坏戎械闹辽僖徽?。存儲?13是用來儲存數(shù)據(jù)的裝置。存儲器413可以儲存數(shù)據(jù)及/或要由控制器411執(zhí)行的指令等。
[0060]存儲器413可以包括如DRAM的易失性存儲器裝置及/或如快閃存儲器的非易失性存儲器裝置。例如，可以將快閃存儲器安裝在諸如移動終端機或桌上型電腦的信息處理系統(tǒng)?？扉W存儲器可以構(gòu)成固態(tài)硬盤(SSD)。在此情況下，電子系統(tǒng)410可穩(wěn)定地在快閃存儲器系統(tǒng)中儲存大量數(shù)據(jù)。
[0061]電子系統(tǒng)410還可以包括接口 414，接口構(gòu)造為傳送數(shù)據(jù)至通訊網(wǎng)路及接收來自通訊網(wǎng)路的數(shù)據(jù)。接口 414可以是有線或無線類型。例如，接口 414可以包括天線、或有線或無線收發(fā)器。
[0062]電子系統(tǒng)410可實現(xiàn)為移動系統(tǒng)、個人電腦、工業(yè)電腦、或執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜式電腦、平板電腦、移動電話、智能手機、無線電話、膝上型電腦、存儲卡、數(shù)字音樂統(tǒng)及信息傳送/接收系統(tǒng)中的任一者。
[0063]在電子系統(tǒng)410是可執(zhí)行無線通訊的設(shè)備的情況下，電子系統(tǒng)410可用于諸如CDMA (碼分多址)、GSM (全球移動通訊系統(tǒng))、NADC (北美數(shù)字蜂窩)、E-TDMA (增強時分多址)、WCDMA (寬帶碼分多址)、CDMA2000、LTE (長期演進)、及Wibro (無線寬帶網(wǎng)路)。
[0064]參照圖21，根據(jù)實施例的嵌入式封裝體可以以存儲卡500的形式提供。例如，存儲卡500可以包括諸如非易失性存儲器裝置的存儲器510、及存儲器控制器520。存儲器510及存儲器控制器520可以儲存數(shù)據(jù)或讀取儲存的數(shù)據(jù)。
[0065]存儲器510可以包括應(yīng)用本發(fā)明的實施例的封裝技術(shù)的非易失性存儲器裝置當(dāng)中至少任一者。存儲器控制器520可以控制存儲器810以響應(yīng)來自主機530的讀取/寫入請求而讀出儲存的數(shù)據(jù)、或儲存數(shù)據(jù)。
[0066]以上，為了示例的目的而披露了實施例。本發(fā)明所屬【技術(shù)領(lǐng)域】中的普通技術(shù)人員會理解在不背離如隨附的權(quán)利要求所披露的本發(fā)明構(gòu)思的范圍及精神的情況下，各種修改、添加及替換是可能的。
[0067]本申請要求2013年6月13日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2013-0067750號的優(yōu)先權(quán)，其全部內(nèi)容以引用方式結(jié)合于此。
【權(quán)利要求】
1.一種嵌入式封裝體，包括: 芯片，附著至核心層的第一表面； 多個凸塊，在所述芯片的表面上 '及 第一絕緣層，包圍所述核心層、所述芯片及所述多個凸塊， 其中所述第一絕緣層具有設(shè)置在部分的所述第一絕緣層中以露出所述多個凸塊的溝槽。
2.如權(quán)利要求1所述的嵌入式封裝體，還包括: 多條互連線，設(shè)置在所述第一絕緣層上且連接至由所述溝槽露出的所述多個凸塊當(dāng)中的各個凸塊。
3.如權(quán)利要求2所述的嵌入式封裝體，還包括: 電路圖案，在所述核心層上， 其中所述多條互連線當(dāng)中的至少一條互連線電性連接至所述電路圖案。
4.如權(quán)利要求3所述的嵌入式封裝體，其中所述多條互連線當(dāng)中的至少一條互連線通過穿透所述第一絕緣層的通路孔而電性連接至所述電路圖案。
5.如權(quán)利要求2所述的嵌入式封裝體，其中所述多條互連線覆蓋所述凸塊當(dāng)中的各個凸塊，且所述互連線當(dāng)中的至少一條互連線在一個方向上延伸。
6.如權(quán)利要求2所述的嵌入式封裝體，其中所述多條互連線當(dāng)中的至少一條互連線從所述凸塊當(dāng)中的一個凸塊在第一方向上延伸，以覆蓋所述溝槽的第一側(cè)壁且露出所述溝槽的與所述第一側(cè)壁相反的第二側(cè)壁。
7.如權(quán)利要求1所述的嵌入式封裝體，其中所述溝槽露出所述凸塊的頂表面。
8.如權(quán)利要求1所述的嵌入式封裝體，其中所述溝槽露出所述凸塊的頂表面及上側(cè)壁。
9.如權(quán)利要求1所述的嵌入式封裝體，還包括覆蓋所述第一絕緣層及所述溝槽的第二絕緣層。
10.如權(quán)利要求1所述的嵌入式封裝體，其中將所述凸塊排列成一條線而彼此間隔開。
【文檔編號】H01L23/48GK104241227SQ201410059220
【公開日】2014年12月24日 申請日期:2014年2月21日 優(yōu)先權(quán)日:2013年6月13日
【發(fā)明者】李相龍, 鄭冠鎬, 金承知, 南宗鉉, 金時韓 申請人:愛思開海力士有限公司