分裂柵極非易失性存儲器(nvm)單元及其方法
【專利摘要】本發(fā)明涉及分裂柵極非易失性存儲器(NVM)單元及其方法。分裂柵極存儲器結構包括：有源區(qū)的柱（14），具有設置在柱的第一端處的第一源極/漏極區(qū)、設置在柱的與第一端相對的第二端處的第二源極/漏極區(qū)、以及位于第一和第二源極/漏極區(qū)（42，38）之間的溝道區(qū)（40）。柱具有延伸于第一端和第二端之間的主表面，其中主表面暴露出第一源極/漏極區(qū)、溝道區(qū)和第二源極/漏極。選擇柵極與第一源極/漏極區(qū)和溝道區(qū)的第一部分相鄰，其中選擇柵極圍繞柱的主表面。電荷存儲層與第二源極/漏極區(qū)和溝道區(qū)的第二部分相鄰，其中電荷存儲層圍繞柱的主表面。控制柵極與電荷存儲層相鄰，其中控制柵極圍繞柱。
【專利說明】分裂柵極非易失性存儲器(NVM)單元及其方法
【技術領域】
[0001]本公開通常涉及非易失性存儲器(NVM)，更具體地說，涉及分裂柵極NVM單元。
【背景技術】
[0002]非易失性存儲器(NVM)持續(xù)要變得越來越小。在NVM的情況下，與該過程相關聯(lián)的困難的兩個例子是由于柵極長度減小而造成的泄漏以及由于尺寸減小而造成的單元之間變弱的隔離。這些困難由于尺寸減小而加劇。涉及的不僅僅是根據(jù)由于改進的制作工藝而變得可用的減小來減小NVM單元的尺寸。
[0003]因此，在NVM單元(包括分裂柵極NVM單元)的情況下，需要改進上面提到的一個或多個問題。
[0004]概述
[0005]根據(jù)本公開一個方面，提供了一種分裂柵極存儲器結構包括:有源區(qū)的柱，具有設置在所述柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)，其中所述柱有延伸于所述第一端和所述第二端之間的主表面，其中所述主表面暴露所述第一源極/漏極區(qū)、所述溝道區(qū)和所述第二源極/漏極區(qū)；選擇柵極，與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部分相鄰，其中所述選擇柵極圍繞所述柱的所述主表面；電荷存儲層，與所述第二源極/漏極區(qū)和所述溝道區(qū)的第二部分相鄰，其中所述電荷存儲層圍繞所述柱的所述主表面；以及控制柵極，與所述電荷存儲層相鄰，其中所述控制柵極圍繞所述柱，并且其中所述電荷存儲層位于所述控制柵極和所述柱之間。
[0006]根據(jù)本公開另一方面，提供了一種分裂柵極存儲器結構，包括:半導體層；柱，位于所述半導體層上并且基本上垂直于所述半導體層，其中第一柱具有設置在所述半導體層上的該柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)；選擇柵極，位于所述半導體層上并且與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部分相鄰；電荷存儲層，與所述第二源極/漏極區(qū)和位于所述溝道區(qū)的所述第一部分上方的所述溝道區(qū)的第二部分相鄰，并且位于所述選擇柵極上；以及控制柵極，與所述電荷存儲層、所述第二源極/漏極區(qū)以及所述溝道區(qū)的所述第二部分相鄰，并且位于所述選擇柵極之上。
[0007]根據(jù)本公開另一方面，提供了一種形成分裂柵極存儲器結構的方法，包括:在半導體上形成基本上從所述半導體層垂直地延伸的柱，其中所述柱包括位于所述半導體層上的第一源極/漏極區(qū)、位于所述第一源極/漏極區(qū)上的溝道區(qū)、以及位于所述溝道區(qū)上的第二源極/漏極區(qū)；在所述半導體層之上形成選擇柵極，所述選擇柵極圍繞所述柱的所述第一源極/漏極區(qū)和所述柱的所述溝道區(qū)的第一部分；在所述選擇柵極之上形成電荷存儲層，所述電荷存儲層圍繞所述柱的所述第二源極/漏極區(qū)和位于所述柱的所述溝道區(qū)的所述第一部分上方的所述柱的所述溝道區(qū)的第二部分；以及在所述選擇柵極之上形成控制柵極，所述控制柵極圍繞所述柱的所述第二源極/漏極區(qū)和所述溝道區(qū)的所述第二部分，其中所述電荷存儲層位于所述控制柵極和所述柱之間。
【專利附圖】

【附圖說明】
[0008]通過舉例的方式來說明本發(fā)明，并且本發(fā)明不受附圖限制，在附圖中，相似的參考符號表示相似的元素。附圖中的元素出于簡明的目的而示出，并不一定按比例繪制。
[0009]圖1是分裂柵極NVM單元陣列的一部分在處理的一個階段的頂視圖；
[0010]圖2示出圖1的陣列在處理的先前階段的截面圖；
[0011]圖3示出圖1的陣列在圖2所示的處理階段之后的處理階段的截面圖；
[0012]圖4示出圖1的陣列在圖3所示的處理階段之后的處理階段的截面圖；
[0013]圖5示出圖1的陣列在圖1所示的處理階段和圖4所示的處理階段之后的處理階段的截面圖；
[0014]圖6示出圖1的陣列在圖5所示的處理階段之后的處理階段的截面圖；
[0015]圖7示出圖1的陣列在圖6所示的處理階段之后的處理階段的截面圖；以及
[0016]圖8示出圖1的陣列在圖7所示的處理階段之后的處理階段的截面圖。
【具體實施方式】
[0017]在一個方面，分裂柵極非易失性存儲器(NVM)單元使用在半導體襯底上方垂直地延伸的豎直半導體柱。該柱具有位于源極和漏極區(qū)之間的溝道區(qū)。選擇柵極被形成以基本上圍繞該柱直到溝道區(qū)的一部分。形成納米晶體電荷存儲層，使得一部分納米晶體非?？拷鼪]有被選擇柵極覆蓋的溝道部分。隨后在納米晶體電荷存儲層之上，包括緊鄰非常靠近溝道區(qū)的納米晶體的附近，形成控制柵極。通過參照附圖和下面的描述可以更好地理解。
[0018]這里所述的半導體襯底可以是任何半導體材料或材料的組合，例如砷化鎵、硅鍺、絕緣體上硅(SOI)、硅、單晶硅等等，以及上述的組合，但是頂部硅層是優(yōu)選的。
[0019]圖1示出了半導體器件10的頂視圖，其示出了在一處理階段的分裂柵極非易失性存儲器(NVM)陣列的一部分。半導體器件10包括襯底12(其可以是硅)、柱14、柱16、柱18、柱20、位于柱14上的柵極電介質22、位于柱16上的柵極電介質24、位于柱18上的柵極電介質26、位于柱20上的柵極電介質28、圍繞柱14和16的導電線30、以及圍繞柱18和20的導電線32。導電線30和32起到陣列的字線和選擇柵極的作用。導電線30起到要利用柱14和16形成的NVM單元的選擇柵極的作用，而導電線32起到要利用柱18和20形成的NVM單元的選擇柵極的作用。每個柱14、16、18以及20實際上是半導體器件10的陣列中的存儲器單元的位置，其中導電線30和32在一個方向上行進，并且位線(未示出)與導電線30和32垂直地行進?？刂茤艠O尚未形成，因此沒有示出。圖1示出俄截面線34和36。圖2-圖8示出了在由截面線34和36指示的位置形成NVM單元的發(fā)展階段。圖2-圖4示出了在圖1之前的階段。圖5示出了與圖1相同的階段。圖6-圖8示出了在圖1和圖5之后的階段。柱14、16、18和20每一的直徑可以大約是500埃。柵極電介質22、24、26和28的厚度可以大約是20埃。在行方向上，例如在柱14和18之間，柱可以相距大約2000埃。在列方向上，例如在柱14和16之間，柱可以相距大約1000埃。所有這些尺寸可以改變，可以更小和更大。至于柱的直徑，優(yōu)選小于或等于1000埃。
[0020] 圖2示出了半導體器件10，示出了在襯底12中形成摻雜區(qū)44和52、在摻雜區(qū)44上形成柱14、在摻雜區(qū)52上形成柱16以及在摻雜區(qū)44上形成柱18之后的截面34和36。柱20形成在摻雜區(qū)52之上，但柱20不在截面34或36中，因此沒有在圖2或后續(xù)的任何圖中示出。襯底12是P型，而摻雜區(qū)42和52位于襯底12內并且是N型。柱14具有N型的摻雜區(qū)42、P型的摻雜區(qū)40以及N型的摻雜區(qū)38。柱16具有N型的摻雜區(qū)50、P型的摻雜區(qū)48以及N型的摻雜區(qū)46。柱18有N型的摻雜區(qū)58、P型的摻雜區(qū)56以及N型的摻雜區(qū)54。摻雜區(qū)42、50和58被用作漏極。摻雜區(qū)40、48和56被用作溝道區(qū)。摻雜區(qū)38、46和54被用作源極。在柱14、16和18的頂部上，分別是硬掩模層60、62和64，其可以是氮化物。摻雜區(qū)44和52起到位線的作用。對于襯底12為硅的情況，柱14、16、18和20可以是源自從襯底12外延生長的硅層，其被原位摻雜以形成摻雜層。在外延生長之后，柱
14、16和18可以通過外延層的選擇性蝕刻而形成。
[0021]圖3示出了在形成柵極電介質層(柱14上的柵極電介質層22、柱16上的柵極電介質層24、以及柱18上的柵極電介質層26)之后的半導體器件10。其可以是在相對高的溫度，例如1000攝氏度，生長的氧化物層。
[0022]圖4示出了在沉積導電層66 (其是保形的并且可以為大約750埃厚)之后的半導體器件10。導電層66可以是摻雜的多晶娃。導電層66完全填充柱14和16之間的區(qū)域，而在柱14和18之間的區(qū)域部分中導電層66大約僅為在襯底12之上750埃。
[0023]圖5示出了在通過使用各向異性蝕刻進行回蝕之后的半導體器件10，其中各向異性蝕刻移除了在柱14和18之間的中間部分中的層66，但在柱14和16之間保留。其結果也在圖1中示出。導電層的該蝕刻的結果是留下圍繞柱14和16的導電層30和圍繞柱18(如圖5所示)并且還圍繞柱20 (如圖1所示)的導電層32。導電層30和32可以被認為是偵_間隔物，由各向異 性蝕刻之前的保形沉積形成。選擇這些導電材料的側壁間隔物的高度以覆蓋溝道區(qū)40、48和56的大約三分之一。因此，大約三分之一的溝道是用于選擇柵極的，留下大約三分之二用于控制柵極。在形成導電層30和32之后移除所沉積的電介質層22、24、26和28的暴露部分。
[0024]圖6示出了在半導體器件10上形成電荷存儲層68之后的半導體器件10。電荷存儲層68可以是納米晶體。電荷存儲層68非常靠近每個溝道區(qū)(例如，圖6所示的溝道區(qū)40、48和56)的大約三分之二。
[0025]圖7示出了在電荷存儲層68上形成導電層70之后的半導體器件10。因此，該層位于電荷儲存層68上，其中電荷存儲層68非?？拷鼫系绤^(qū)。導電層70因而被用作半導體器件10的存儲器單元的控制柵極。導電層70可以是大約600埃厚的多晶硅(其可以隨后被硅化)。厚度會隨著硅化增加。如對所有尺寸那樣，該厚度可以改變。對于給定陣列(例如，圖1所示的陣列)的所有存儲器單元控制柵極可以共用。
[0026]圖8示出了在打開柱14、16和18的頂部以及移除硬掩模60、62和64之后的半導體器件。編程是通過到源極(其是摻雜區(qū)38、46和54)的該開口來實現(xiàn)的。到選擇柵極的接觸件可以在字線的末端處。如果距離太大，可以添加偽柱(dummy pillar)，并且可以沿著偽柱形成到選擇柵極的接入。這示出了所完成的分裂柵極NVM單元。用柱14作為示例，起到選擇柵極作用的導電線30圍繞柱14，并且控制大約三分之一的溝道，而起到控制柵極作用的導電層70控制大約三分之二的溝道。源極可以在柱14的頂部接入。通過摻雜區(qū)44和42之間的連接接觸位線。[0027]至此應了解，提供了一種分裂柵極存儲器結構，其包括有源區(qū)的柱、選擇柵極、電荷存儲層和控制柵極。有源區(qū)的柱具有設置在所述柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)，其中所述柱具有延伸于所述第一端和所述第二端之間的主表面，其中所述主表面暴露出所述第一源極/漏極區(qū)、所述溝道區(qū)和所述第二源極/漏極。所述選擇柵極與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部分相鄰，其中所述選擇柵極圍繞所述柱的所述主表面。所述電荷存儲層與所述第二源極/漏極區(qū)和所述溝道區(qū)的第二部分相鄰，其中所述電荷存儲層圍繞所述柱的所述主表面。所述控制柵極與所述電荷存儲層相鄰，其中所述控制柵極圍繞所述柱，并且其中所述電荷存儲層位于所述控制柵極和所述柱之間。所述分裂柵極存儲器結構還可以包括半導體層，其中所述有源區(qū)的柱基本上從所述半導體層垂直地延伸。所述分裂柵極存儲器結構可以進一步特征在于:所述第一源極/漏極區(qū)與所述半導體層物理接觸。所述分裂柵極存儲器結構可以進一步特征在于:所述控制柵極與所述選擇柵極的一部分重疊，以使得所述選擇柵極的所述重疊部分位于所述控制柵極和所述柱之間。所述分裂柵極存儲器結構可以進一步特征在于:所述電荷存儲層位于所述控制柵極和所述選擇柵極的所述重疊部分之間。所述分裂柵極存儲器結構可以還包括:柵極電介質層，其位于所述選擇柵極和所述柱之間，圍繞所述第一源極/漏極區(qū)和所述溝道區(qū)的所述第一部分。所述分裂柵極存儲器結構可以進一步特征在于:所述柱的平均直徑小于或等于1000埃。
[0028]還公開了一種分裂柵極存儲器結構，其包括半導體層、柱、選擇柵極、電荷存儲層和控制柵極。所述柱位于所述半導體層上，并且基本上垂直于所述半導體層，其中所述第一柱具有設置在所述半導體層上的所述柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)，以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)。所述選擇柵極位于所述半導體層上，并且與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部相鄰。所述電荷存儲層與所述第二源極/漏極區(qū)以及位于所述溝道區(qū)的所述第一部分上方的所述溝道區(qū)的第二部分相鄰，并且位于所述選擇柵極之上。所述控制柵極與所述電荷存儲層、所述第二源極/漏極區(qū)以及所述溝道區(qū)的所述第二部分相鄰，并且位于所述選擇柵極之上。所述分裂柵極存儲器結構可以進一步特征在于:所述電荷存儲層位于所述控制柵極和所述選擇柵極之間。所述分裂柵極存儲器結構可以進一步特征在于:所述選擇柵極與所述溝道區(qū)的所述第二部分以及所述第二源極/漏極區(qū)不相鄰。所述分裂柵極存儲器結構可以進一步特征在于:所述電荷存儲層包括納米晶體。所述分裂柵極存儲器結構可以還包括:位于所述選擇柵極和所述柱之間的柵極電介質層。所述分裂柵極存儲器結構可以進一步特征在于:所述選擇柵極基本上圍繞所述第一源極/漏極區(qū)和所述溝道區(qū)的所述第一部分。所述分裂柵極存儲器結構可以進一步特征在于:所述電荷存儲層基本上圍繞所述第二源極/漏極區(qū)、所述溝道區(qū)的所述第二部分以及所述選擇柵極；以及所述控制柵極基本上圍繞所述第二源極/漏極區(qū)、所述溝道區(qū)的所述第二部分以及所述選擇柵極，其中所述電荷存儲層位于所述控制柵極和所述柱之間以及在所述控制柵極和所述選擇柵極之間。所述分裂柵極存儲器結構可以還包括:位于所述柱的所述第二端上的接觸件，其中所述控制柵極基本上圍繞所述接觸件。所述分裂柵極存儲器結構可以還包括:位于所述半導體層上并且基本上垂直于所述半導體層的第二柱，其中所述第二柱與前述柱橫向間隔開，并且所述第二柱具有設置在所述半導體層上的所述第二柱的第一端處的第一源極/漏極區(qū)、設置在所述第二柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第二柱的所述第一和第二源極/漏極區(qū)之間的溝道區(qū)；位于所述半導體層上并且與所述第二柱的所述第一源極/漏極區(qū)和所述第二柱的所述溝道區(qū)的第一部分相鄰的第二選擇柵極；第二電荷存儲層，與所述第二柱的所述第二源極/漏極區(qū)以及位于所述第二柱的所述溝道區(qū)的所述第一部分上方的所述第二柱的所述溝道區(qū)的第二部分相鄰，并且位于所述第二選擇柵極之上；以及第二控制柵極，其與所述第二電荷存儲層、所述第二柱的所述第二源極/漏極區(qū)以及所述第二柱的所述溝道區(qū)的所述第二部分相鄰，并且位于所述第二選擇柵極之上。所述分裂柵極存儲器結構可以進一步特征在于:所述選擇柵極與所述第二選擇柵極直接物理接觸。
[0029]還描述了一種形成分裂柵極存儲器結構的方法。所述方法包括:在半導體層上形成基本上從所述半導體垂直地延伸的柱，其中所述柱包括位于所述半導體上的第一源極/漏極區(qū)、位于所述第一源極/漏極區(qū)上的溝道區(qū)、以及位于所述溝道區(qū)上的第二源極/漏極區(qū)。所述方法包括:在所述半導體之上形成選擇柵極，所述選擇柵極圍繞所述柱的所述第一源極/漏極區(qū)和所述柱的所述溝道區(qū)的第一部分。所述方法包括:在所述選擇柵極之上形成電荷存儲層，所述電荷存儲層圍繞所述柱的所述第二源極/漏極區(qū)以及位于所述柱的所述溝道區(qū)的所述第一部分上方的所述柱的所述溝道區(qū)的第二部分。所述方法包括:在所述選擇柵極之上形成控制柵極，所述控制柵極圍繞所述柱的所述第二源極/漏極區(qū)和所述溝道區(qū)的所述第二部分，其中所述電荷存儲層位于所述控制柵極和所述柱之間。所述方法可以進一步特征在于:形成所述控制柵極被執(zhí)行為使得所述控制柵極與所述選擇柵極的一部分重疊以形成所述選擇柵極的重疊部分，并且所述電荷存儲層位于所述控制柵極和所述選擇柵極的所述重疊部分之 間。所述方法可以還包括:在形成所述選擇柵極之前，形成與所述柱相鄰的柵極電介質層。
[0030]此外，在本說明書和權利要求中的術語“前”、“后”、“頂部”、“底部”、“上”、“下”等
等，如果有的話，是用于描述性的目的并且不一定用于描述永久性的相對位置。應理解，如此使用的術語在適當?shù)那闆r下是可以互換的以便在此所描述的本發(fā)明的實施例例如能夠在這里所示出或以其它方式說明的取向之外的其它取向進行操作。
[0031]雖然這里參照具體實施例描述了本發(fā)明，但是可以進行多種修改及變化而不脫離如以下權利要求所陳述的本發(fā)明的范圍。例如，對于N溝道類型存儲器單元的例子給出了摻雜類型，然而也可以實現(xiàn)實施P溝道類型存儲器單元，在這種情況下，摻雜類型將根據(jù)需要反轉。因此，說明書以及附圖被認為是說明性的，而不是限制性的，并且所有這些修改被認為被包含在本發(fā)明的范圍內。這里就具體實施例所描述的任何好處、優(yōu)點或解決方案都不旨在被解釋為任何或所有權利要求的關鍵的、必需的、或本質特征或元素。
[0032]在此所用的術語“耦接”并不限于直接耦接或機械耦接。
[0033]此外，在此所用的“一”(“a”或“an”)被定義為一個或多個。并且，在權利要求中所用詞語如“至少一個”以及“一個或多個”不應該被解釋為暗示了:通過“一”(不定冠詞“a”或“an”)對其它權利要求元素的引入將包括如此引入的權利元素的任何特定權利要求限制到僅僅包含一個這樣的元素的發(fā)明，即使在同一權利要求中包括引語“一個或多個”或“至少一個”以及“一”(不定冠詞，例如“a”或“an”)時也是如此。對于“所述/該”(定冠詞)的使用也是如此。
[0034]除非另有說明，使用如“第一”以及“第二”的術語來任意區(qū)分這些術語描述的元素。因此，這些術 語并不必然表示這些元素的時間上的或其它的優(yōu)先次序。
【權利要求】
1.一種分裂柵極存儲器結構包括: 有源區(qū)的柱，具有設置在所述柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)，其中所述柱有延伸于所述第一端和所述第二端之間的主表面，其中所述主表面暴露所述第一源極/漏極區(qū)、所述溝道區(qū)和所述第二源極/漏極區(qū)； 選擇柵極，與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部分相鄰，其中所述選擇柵極圍繞所述柱的所述主表面； 電荷存儲層，與所述第二源極/漏極區(qū)和所述溝道區(qū)的第二部分相鄰，其中所述電荷存儲層圍繞所述柱的所述主表面；以及 控制柵極，與所述電荷存儲層相鄰，其中所述控制柵極圍繞所述柱，并且其中所述電荷存儲層位于所述控制柵極和所述柱之間。
2.根據(jù)權利要求1所述的分裂柵極存儲器結構，還包括半導體層，其中所述有源區(qū)的柱基本上從所述半導體層垂直地延伸。
3.根據(jù)權利要求2所述的分裂柵極存儲器結構，其中所述第一源極/漏極區(qū)與所述半導體層物理接觸。
4.根據(jù)權利要求1所述的分裂柵極存儲器結構，其中所述控制柵極與所述選擇柵極的一部分重疊，使得所述選擇柵極的所述重疊部分位于所述控制柵極和所述柱之間。
5.根據(jù)權利要求4所述的分裂柵極存儲器結構，其中所述電荷存儲層位于所述控制柵極和所述選擇柵極的所述重疊部分之間。
6.根據(jù)權利要求1所述的分裂柵極存儲器結構，還包括: 位于所述選擇柵極和所述柱之間的柵極電介質層，其圍繞所述第一源極/漏極區(qū)和所述溝道區(qū)的所述第一部分。
7.根據(jù)權利要求1所述的分裂柵極存儲器結構，其中所述柱的平均直徑小于或等于1000 埃。
8.—種分裂柵極存儲器結構，包括: 半導體層； 柱，位于所述半導體層上并且基本上垂直于所述半導體層，其中第一柱具有設置在所述半導體層上的該柱的第一端處的第一源極/漏極區(qū)、設置在所述柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第一和第二源極/漏極區(qū)之間的溝道區(qū)； 選擇柵極，位于所述半導體層之上并且與所述第一源極/漏極區(qū)和所述溝道區(qū)的第一部分相鄰； 電荷存儲層，與所述第二源極/漏極區(qū)和位于所述溝道區(qū)的所述第一部分上方的所述溝道區(qū)的第二部分相鄰，并且位于所述選擇柵極之上；以及 控制柵極，與所述電荷存儲層、所述第二源極/漏極區(qū)以及所述溝道區(qū)的所述第二部分相鄰，并且位于所述選擇柵極之上。
9.根據(jù)權利要求8所述的分裂柵極存儲器結構，其中所述電荷存儲層位于所述控制柵極和所述選擇柵極之間。
10.根據(jù)權利要求8所述的分裂柵極存儲器結構，其中所述選擇柵極與所述溝道區(qū)的所述第二部分以及所述第二源極/漏極區(qū)不相鄰。
11.根據(jù)權利要求8所述的分裂柵極存儲器結構，其中所述電荷存儲層包括納米晶體。
12.根據(jù)權利要求8所述的分裂柵極存儲器結構，還包括: 位于所述選擇柵極和所述柱之間的柵極電介質層。
13.根據(jù)權利要求8所述的分裂柵極存儲器結構，其中所述選擇柵極基本上圍繞所述第一源極/漏極區(qū)和所述溝道區(qū)的所述第一部分。
14.根據(jù)權利要求13所述的分裂柵極存儲器結構，其中 所述電荷存儲層基本上圍繞所述第二源極/漏極區(qū)、所述溝道區(qū)的所述第二部分以及所述選擇柵極；以及 所述控制柵極基本上圍繞所述第二源極/漏極區(qū)、所述溝道區(qū)的所述第二部分以及所述選擇柵極，其中所述電荷存儲層位于所述控制柵極和所述柱之間以及在所述控制柵極和所述選擇柵極之間。
15.根據(jù)權利要求14所述的分裂柵極存儲器結構，還包括: 位于所述柱的所述第二端上的接觸件，其中所述控制柵極基本上圍繞所述接觸件。
16.根據(jù)權利要求8所述的分裂柵極存儲器結構，還包括: 第二柱，位于所述半導體層上并且基本上垂直于所述半導體層，其中所述第二柱與所述柱橫向間隔開，并且所述第二柱具有設置在所述半導體層上的所述第二柱的第一端處的第一源極/漏極區(qū)、設置在所述第二柱的與所述第一端相對的第二端處的第二源極/漏極區(qū)、以及位于所述第二柱的所述第一和第二源極/漏極區(qū)之間的溝道區(qū)； 第二選擇柵極，位于所述半導體層之上，并且與所述第二柱的所述第一源極/漏極區(qū)和所述第二柱的所述溝道區(qū)的第一部分相鄰； 第二電荷存儲層，與所述第二柱的所述第二源極/漏極區(qū)和位于所述第二柱的所述溝道區(qū)的所述第一部分上方的所述第二柱的所述溝道區(qū)的第二部分相鄰，并且位于所述第二選擇柵極之上；以及 第二控制柵極，與所述第二電荷存儲層、所述第二柱的所述第二源極/漏極區(qū)以及所述第二柱的所述溝道區(qū)的所述第二部分相鄰，并且位于所述第二選擇柵極之上。
17.根據(jù)權利要求16所述的分裂柵極存儲器結構，其中所述選擇柵極直接物理接觸所述第二選擇柵極。
18.一種形成分裂柵極存儲器結構的方法，包括: 在半導體層上形成基本上從所述半導體層垂直地延伸的柱，其中所述柱包括位于所述半導體層上的第一源極/漏極區(qū)、位于所述第一源極/漏極區(qū)上的溝道區(qū)、以及位于所述溝道區(qū)上的第二源極/漏極區(qū)； 在所述半導體層之上形成選擇柵極，所述選擇柵極圍繞所述柱的所述第一源極/漏極區(qū)和所述柱的所述溝道區(qū)的第一部分； 在所述選擇柵極之上形成電荷存儲層，所述電荷存儲層圍繞所述柱的所述第二源極/漏極區(qū)和位于所述柱的所述溝道區(qū)的所述第一部分上方的所述柱的所述溝道區(qū)的第二部分；以及 在所述選擇柵極之上形成控制柵極，所述控制柵極圍繞所述柱的所述第二源極/漏極區(qū)和所述溝道區(qū)的所述第二部分，其中所述電荷存儲層位于所述控制柵極和所述柱之間。
19.根據(jù)權利要求18所述的方法，其中形成所述控制柵極被執(zhí)行為使得所述控制柵極與所述選擇柵極的一部分重疊，以形成所述選擇柵極的重疊部分，并且所述電荷存儲層位于所述控制柵極和所述選擇柵極的所述重疊部分之間。
20.根據(jù)權利要求18所述的方法，還包括: 在形成所述選擇柵極之前，形成與所述柱相鄰的柵極電介質層。
【文檔編號】H01L21/8247GK104022119SQ201410063137
【公開日】2014年9月3日 申請日期:2014年2月25日 優(yōu)先權日:2013年2月28日
【發(fā)明者】姜盛澤, 洪全敏 申請人:飛思卡爾半導體公司