穿通孔及其形成方法
【專利摘要】本發(fā)明提供了穿通孔及其形成方法。根據(jù)本發(fā)明的實施例，半導體芯片包括設(shè)置在襯底中或襯底上方的器件區(qū)、設(shè)置在器件區(qū)中的摻雜區(qū)以及設(shè)置在襯底中的穿通孔。穿通孔延伸穿過摻雜區(qū)。
【專利說明】穿通孔及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導體器件，并且更具體地涉及穿通孔及其形成方法。
【背景技術(shù)】
[0002]半導體器件被用于各種電子應(yīng)用諸如例如個人計算機、蜂窩電話、數(shù)碼相機、功率轉(zhuǎn)換和其它電子設(shè)備中。半導體器件通常通過以下方式來制作:在半導體襯底上方順序地沉積材料的絕緣或介電層、導電層和半導體層，以及使用光刻來圖案化各個層以在其上形成電路部件和元件。
[0003]晶體管是在半導體器件中頻繁使用的元件。例如，在單個集成電路(IC)上可以存在數(shù)百萬個晶體管，或者僅存在具有用于傳導大電流的大柵極外圍的單個晶體管。作為示例，在半導體器件制作中使用的普通類型的晶體管是金屬氧化物半導體場效應(yīng)晶體管(M0SFET)。晶體管通常包括設(shè)置在襯底中溝道區(qū)上方的柵極電介質(zhì)以及形成在柵極電介質(zhì)上方的柵極電極。源極區(qū)和漏極區(qū)形成在襯底內(nèi)的溝道區(qū)的任一側(cè)上。
[0004]金屬化層形成在晶體管上方。金屬化層包括用于互連晶體管的互連以及用于將晶體管與外部電路接觸的接觸焊盤。用于接觸晶體管的電路可以引入顯著的寄生效應(yīng)，其能夠使晶體管的性能降級。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的實施例，半導體芯片包括設(shè)置在襯底中或襯底上方的器件區(qū)、設(shè)置在器件區(qū)中的摻雜區(qū)以及設(shè)置在襯底中并且延伸穿過摻雜區(qū)的穿通孔。
[0006]根據(jù)本發(fā)明的另一實施例，半導體器件包括設(shè)置在襯底的有源區(qū)中的摻雜區(qū)以及設(shè)置在襯底中的多個穿通孔。多個穿通孔延伸穿過摻雜區(qū)。
[0007]根據(jù)本發(fā)明的另一實施例，半導體器件包括設(shè)置在襯底的有源區(qū)中的源極/漏極區(qū)以及設(shè)置在襯底中的穿通孔。穿通孔延伸穿過源極/漏極區(qū)。
[0008]根據(jù)本發(fā)明的另一實施例，半導體器件包括設(shè)置在襯底中并且包括第一源極/漏極的第一晶體管和設(shè)置在襯底中并且包括第二源極/漏極的第二晶體管。第一源極/漏極和第二源極/漏極共享公共區(qū)。第一穿通孔設(shè)置在公共區(qū)中。
[0009]根據(jù)本發(fā)明的另一實施例，形成半導體芯片的方法包括:在襯底中或襯底上方形成器件區(qū)；在器件區(qū)中形成摻雜區(qū)；以及在襯底中形成穿通孔。穿通孔延伸穿過摻雜區(qū)。
[0010]前面已非常廣泛地概括了本發(fā)明實施例的特征，以便后面的本發(fā)明的詳細描述可以被更好地理解。在下文中將描述本發(fā)明實施例的附加特征和優(yōu)點，其形成本發(fā)明權(quán)利要求的主題。本領(lǐng)域技術(shù)人員應(yīng)當意識到的是，公開的構(gòu)思和具體實施例可以容易地被用作基礎(chǔ)來修改或設(shè)計用于執(zhí)行本發(fā)明的相同目的的其它結(jié)構(gòu)或過程。本領(lǐng)域技術(shù)人員還應(yīng)當認識到的是，這樣的等同構(gòu)造沒有脫離在所附的權(quán)利要求中闡述的本發(fā)明的精神和范圍。
【專利附圖】

【附圖說明】[0011]為了更完全地理解本發(fā)明及其優(yōu)點，現(xiàn)在參考后面的、與附圖一起做出的描述，其中:
圖1圖示了包括形成在隔離區(qū)中的常規(guī)穿通孔的半導體器件；
圖2，包括圖2A和2B，圖示了根據(jù)本發(fā)明的實施例的在器件區(qū)中包括穿通孔的半導體器件，其中圖2A圖示了俯視圖，并且圖2B圖示了截面圖；
圖3，包括圖3A和3B，圖示了根據(jù)本發(fā)明的替代實施例的包括耦合到頂部導電層的穿通孔的半導體器件，其中圖3A圖示了半導體器件的俯視圖，并且圖3B圖示了半導體器件的截面圖；
圖4，包括圖4A-4D，圖示了根據(jù)本發(fā)明的實施例的在制作的各個階段期間的半導體器件的截面圖；
圖5，包括圖5A-5D，圖示了根據(jù)本發(fā)明的替代實施例的半導體器件，在該半導體器件中穿通開口被部分填充，其中圖5A圖示了半導體器件的俯視圖并且圖5B-?圖示了半導體器件的截面圖；
圖6圖示了半導體器件的俯視圖的替代實施例，其中在鄰近列中的穿通孔被布置在圖案中；
圖7，包括圖7A-7C，圖示了具有橫向偏移穿通孔的半導體器件的替代實施例，其中圖7A圖示了俯視圖，并且圖7B和7C圖示了放大的替代俯視圖；
圖8，包括圖8A和SB，圖示了具有與穿通孔集成的頂部金屬化層的半導體器件的替代實施例，其中圖8A圖示了俯視圖，而圖8B圖示了截面圖；
圖9，包括圖9A-9D，圖示了根據(jù)本發(fā)明的替代實施例的具有不同縱橫比的多個穿通孔的半導體器件的放大的俯視圖；
圖10，包括圖10A-10F，圖示了根據(jù)本發(fā)明的替代實施例的具有與頂部導電層集成的且具有不同縱橫比的多個穿通孔的半導體器件的俯視圖；
圖11，包括圖1lA和11B，圖示了根據(jù)本發(fā)明的替代實施例的具有被設(shè)置為穿過晶體管漏極區(qū)的一個或多個穿通孔的指狀晶體管的截面圖；
圖12圖示了根據(jù)本發(fā)明的替代實施例的具有被設(shè)置為穿過漏極、源極或柵極區(qū)的一個或多個穿通孔的指狀晶體管的截面圖；
圖13，包括圖13A和13B，圖示了包括雙極結(jié)型器件的半導體器件的俯視圖的替代實施例，該雙極結(jié)型器件包括多個穿通孔；
圖14圖示了包括具有穿通孔的多柵極晶體管的半導體器件的俯視圖的替代實施例； 圖15，包括圖15A-15H，圖示了根據(jù)本發(fā)明的實施例的不同形狀的穿通孔；
在不同圖中對應(yīng)的數(shù)字和符號通常指代對應(yīng)的部分，除非另外指明。圖被繪制以清楚地圖示實施例的有關(guān)方面并且不一定按比例繪制。
【具體實施方式】
[0012]下面詳細論述各個實施例的制造和使用。然而，應(yīng)當認識到的是，本發(fā)明提供許多可應(yīng)用的發(fā)明構(gòu)思，這些發(fā)明構(gòu)思可以體現(xiàn)在廣泛的各種具體上下文中。論述的具體實施例僅說明了制造和使用本發(fā)明的具體方式，并且不限制本發(fā)明的范圍。
[0013]圖1圖示了包括常規(guī)穿通孔的半導體器件。[0014]穿通孔在許多半導體器件應(yīng)用中用于減少例如由接合線另外引入的寄生效應(yīng)，諸如電感、電容。許多半導體器件(諸如功率半導體器件)可以包括具有多個手指的指狀晶體管以在不建立長結(jié)構(gòu)的情況下增加電流量。
[0015]參照圖1，在常規(guī)半導體器件中，多個器件區(qū)耦合到公共接合焊盤11。多個器件區(qū)通過互連55耦合到接合焊盤11。接下來，接合焊盤11通過穿通孔50耦合到襯底10的背偵儀例如，耦合到封裝管腳)。
[0016]因此，穿通孔50放置在與襯底10的器件區(qū)物理分離的穿通孔區(qū)15中。穿通孔區(qū)15可以通過隔離區(qū)5 (例如溝槽隔離層)與器件區(qū)隔離。
[0017]使用穿通孔50意圖消除器件區(qū)和封裝管腳之間的全部寄生現(xiàn)象。然而，本發(fā)明的發(fā)明人已識別這些互連55自身可以引入顯著的寄生效應(yīng)由此減少了與穿通孔50的形成相關(guān)聯(lián)的益處。
[0018]本發(fā)明的實施例通過消除與互連55相關(guān)聯(lián)的寄生效應(yīng)來顯著地最小化寄生效應(yīng)。將使用圖2來描述本發(fā)明的結(jié)構(gòu)實施例。將使用圖3和5-14來描述進一步的替代結(jié)構(gòu)實施例。將使用圖4來描述制作半導體器件的方法的實施例。
[0019]圖2，包括圖2A和2B，圖示了根據(jù)本發(fā)明實施例的半導體器件。圖2A圖示了俯視圖，并且圖2B圖示了截面圖。
[0020]圖2A圖示了包括指狀場效應(yīng)晶體管的半導體器件的一個實施例。在一個實施例中，指狀場效應(yīng)晶體管可以是η溝道金屬絕緣體場晶體管。在另一實施例中，指狀場效應(yīng)晶體管可以是P溝道金屬絕緣體場效應(yīng)晶體管。在一個實施例中，指狀場效應(yīng)晶體管包括平面晶體管，而在另一實施例中，指狀場效應(yīng)晶體管包括多柵極晶體管，諸如鰭式場效應(yīng)晶體管(FINi7ETX
[0021]參照圖2Α，指狀場效應(yīng)晶體管包括多個源極區(qū)30。多個漏極區(qū)40布置在多個源極區(qū)30中的每個鄰近的源極區(qū)之間。在一個實施例中，多個源極區(qū)30和多個漏極區(qū)40設(shè)置在襯底10內(nèi)的阱區(qū)35中(圖2Β)。在一些實施例中，多個源極區(qū)30和多個漏極區(qū)40可以部分地或完全地形成在襯底10上方并且還可以包括升高的源極/漏極區(qū)。在各個實施例中，多個源極區(qū)30和多個漏極區(qū)40的凈摻雜與阱區(qū)35的凈摻雜相反。
[0022]另外，多個柵極線20中的柵極線設(shè)置在襯底10上方。多個柵極線20中的柵極線布置在多個源極區(qū)30中的源極區(qū)和多個漏極區(qū)40中的漏極區(qū)之間。
[0023]在一個或多個實施例中，多個柵極線20可以耦合在一起。在一個或多個實施例中，可以使用設(shè)置在與多個柵極線相同的金屬層級中的另一導線25耦合多個柵極線20。在一個或多個實施例中，多個柵極線20是指狀結(jié)構(gòu)的部分。在替代實施例中，可以使用上面的金屬層級連接多個柵極線。
[0024]在各個實施例中，襯底10可以包括硅襯底。襯底10可以包括基體硅襯底或絕緣體上硅襯底。在一個或多個實施例中，襯底10可以包括化合物半導體諸如II VI半導體，或II1-V半導體。在各個實施例中，襯底10可以包括SiC、SiGe、GaN或其它半導體材料。在一個或多個替代實施例中，襯底10可以包括在硅基體襯底上方的氮化鎵層。在一個或多個實施例中，襯底10可以包括外延層,夕卜延層包括異質(zhì)外延層。在替代實施例中，襯底10可以包括硅上方的碳化硅層。在一個或多個實施例中，襯底10可以包括例如在其內(nèi)可以制作器件(諸如晶體管或二極管)的任何其它適合的半導體。[0025]隔離區(qū)5形成在襯底10中，包圍襯底10內(nèi)的有源器件。作為示例，隔離區(qū)5可以包括淺溝槽隔離(STI)區(qū)、深溝槽(DT)隔離區(qū)、場氧化物隔離區(qū)或其它絕緣區(qū)。
[0026]在各個實施例中，襯底10可以包括多個有源器件，諸如場效應(yīng)晶體管、雙極晶體管、二極管、晶閘管等。襯底10還可以包括無源器件，諸如電容器、電感器和電阻器。
[0027]如在圖2B中圖示的，多個穿通孔50設(shè)置在多個源極區(qū)30中。在一個實施例中，多個源極區(qū)30中的每個源極區(qū)具有多個穿通孔50的行。在替代實施例中，多個穿通孔50的多于一行可以形成在單個源極區(qū)內(nèi)。因此，在一個實施例中，多個穿通孔50可以從襯底10的背側(cè)彼此耦合?？商娲?，可以在堆疊芯片時耦合多個穿通孔50。
[0028]圖2B圖示了根據(jù)本發(fā)明實施例的半導體器件的放大截面圖。
[0029]圖2B圖示了圖2A中圖示的半導體器件內(nèi)的兩個鄰近的晶體管。參照圖2B，第一晶體管101和第二晶體管102彼此相鄰設(shè)置。第一晶體管101和第二晶體管102包括多個源極區(qū)30中的源極區(qū)和多個漏極區(qū)40中的漏極區(qū)。在一個或多個實施例中，漏極區(qū)可以是共享區(qū)。多個源極區(qū)30和多個漏極區(qū)40可以形成在阱區(qū)35內(nèi)。依賴于晶體管的類型(P溝道或η溝道)，阱區(qū)35可以是P型或η型阱。在各個實施例中，第一晶體管101和第二晶體管102可以是P溝道或η溝道場效應(yīng)晶體管。
[0030]參照圖2Β，多個柵極線20設(shè)置在源極區(qū)和漏極區(qū)之間。另外，第一晶體管101和第二晶體管102中的每個可以包括一個或多個間隔部，諸如第一間隔部51和第二間隔部52。
[0031]接觸層60可以設(shè)置在多個源極區(qū)30、多個漏極區(qū)40的頂表面上方，并且可選地在多個柵極線20上方。在一個或多個實施例中，接觸層60可以包括硅化物層。在一個實施例中，接觸層60可以包括金屬半導體化合物。
[0032]在各個實施例中，多個穿通孔50設(shè)置在襯底中。多個穿通孔50延伸穿過多個源極區(qū)30和接觸層60。多個穿通孔50可以完全地或部分地用導電填充材料填充，導電填充材料可以是任何適合的導體。例如，在一個或多個實施例中，多個穿通孔50可以包括銅、鈦、鎢、摻雜的多晶硅等。半導體器件可以進一步包括附加的金屬化層，為了清楚，附加的金屬化層沒有圖示。
[0033]在各個實施例中，多個穿通孔50中的每個包括微通孔，微通孔可以具有大縱橫比(沿X軸的寬度WtSV和沿ζ軸的深度Dtsv)。在一個或多個實施例中，多個穿通孔50的寬度Wtsv可以是大約0.1 μ m到大約25 μ m,并且在一個實施例中大約0.1 μ m nm到大約5 μ m。在一個或多個實施例中，多個穿通孔50的寬度Wtsv對多個穿通孔50的深度Dtsv的比率是大約1:3到大約1:100，并且在一個實施例中大約1:5到大約1:20。
[0034]圖3，包括圖3A和3B，圖示了根據(jù)本發(fā)明的替代實施例的具有耦合到頂部導電層的多個穿通孔的半導體器件。圖3A圖示了半導體器件的俯視圖，并且圖3B圖示了半導體器件的截面圖。
[0035]在這個實施例中，多個穿通孔50不僅形成在襯底10內(nèi)而且可以形成在設(shè)置在襯底10上方的層內(nèi)。如圖3B中圖示的，導電層70設(shè)置在多個源極區(qū)30中的每個的部分上方。在一個或多個實施例中，導電層70可以包括金屬氮化物或金屬硅氮化物。在一個實施例中，導電層70包括TiSiN或TiN層。在替代實施例中，導電層70包括W、Al、TaN, Ta或Cu的層。多個穿通孔50可以延伸穿過導電層70。因此，導電層70電耦合到多個穿通孔50中的穿通孔。如圖3B中圖示的，導電層70在接觸層60的頂表面上方延伸并且因此在穿通孔和接觸層60之間提供更大的接觸面積。因此，導電層70可以減少接觸層60和穿通孔50之間的接觸電阻。
[0036]參照圖3B，層間介電層110可以設(shè)置在柵極線20上方。接觸塞120可以形成在層間介電層Iio內(nèi)以耦合晶體管的區(qū)。因此，接觸塞120可以通過接觸層60耦合到多個源極區(qū)30和多個漏極區(qū)40。
[0037]圖4，包括圖4A-4D，圖示了根據(jù)本發(fā)明的實施例的在制作的各個階段期間的半導體器件。
[0038]參照圖4A，圖示了多個柵極線20、多個源極區(qū)30和多個漏極區(qū)40形成之后的半導體器件。半導體器件還可以包括其它區(qū)諸如溝道區(qū)，其可以例如包括暈圈(halo)區(qū)。
[0039]接下來，參照圖4B，接觸層60形成在多個源極區(qū)30和多個漏極區(qū)40上方。接觸層60可以形成在多個柵極線20上方。接觸層60可以通過沉積接觸金屬以及加熱接觸金屬以便形成金屬相來形成。例如，在一個實施例中，接觸層60包括金屬硅化物，諸如硅化鎳、硅化鈷、硅化鈦等。
[0040]在形成接觸層60之后，在襯底10上方可選地沉積導電層?？梢允褂贸Ｒ?guī)光刻技術(shù)來圖案化導電層以形成導電層70。在一個或多個實施例中，導電層70包括金屬。在一個示例中，導電層70由銅制成。在特定示例中，使用雙鑲嵌方法(即導電層70的填充和穿通硅通孔150的導電填充在一個步驟中形成)來生成導電層70。在一個實施例中，導電層70包括金屬氮化物。在一個示例中，導電層70包括用硅鈍化的氮化鈦。例如，氮化鈦層可以被沉積和圖案化。在圖案化之后，氮化鈦層可以在硅烷環(huán)境中被鈍化從而形成硅鈍化的氮化鈦或TiSiN。
[0041]參照圖4C，在襯底10中形成多個開口 80。在一些實施例中，多個開口 80可以形成為穿過導電層70。在一些實施例中，可以執(zhí)行中間可選退火來平滑多個開口 80的邊緣。例如，在一個或多個實施例中，可以執(zhí)行氫退火。在一個實施例中，開口 80包括隔離層。
[0042]如接下來在圖4D中圖示的，填充多個開口 80以形成多個通孔90。襯底10可以從背側(cè)被薄化以暴露多個通孔90的底表面，由此形成例如圖3B中圖示的多個穿通孔。隨后的處理可以如常規(guī)半導體處理中一樣進行。
[0043]圖5，包括圖5A-5D，圖示了根據(jù)本發(fā)明的替代實施例的半導體器件，在該半導體器件中穿通開口被部分地填充。圖5A圖示了半導體器件的俯視圖并且圖5B-5D圖示了半導體器件的截面圖。
[0044]這個實施例圖示了本發(fā)明的替代實施例，其中穿通孔的開口用導電材料部分地填充。如圖5B的放大截面圖中圖示的，導電填充150部分地填充穿通開口并且用作穿通開口的側(cè)壁的襯里。在一個實施例中，導電填充150可以是導電襯里?？商娲?，導電填充150可以填充并且覆蓋多個開口 80的側(cè)壁。在導電填充150之后余留的多個開口 80可以用虛擬填充材料160部分地或完全地填充，在一個實施例中，虛擬填充材料160可以是氧化物。在一些實施例中，如在圖5C中圖示的，在用虛擬填充材料160填充多個開口 80之后可以留下空隙170。圖圖示了包括介電襯里155的進一步的實施例，介電襯里155把穿通孔中的導電材料與襯底10物理地且電地分離。介電襯里155可以包括氧化物或氮化物，諸如氧化硅或氮化硅。在其它實施例中，介電襯里155可以包括本領(lǐng)域普通技術(shù)人員已知的適合于在高縱橫比開口內(nèi)沉積的其它電介質(zhì)。
[0045]圖6圖示了半導體器件的替代實施例，其中穿通孔布置在圖案中。
[0046]在這個實施例中，鄰近的列(即鄰近的源極區(qū)30)中的穿通孔50錯開。多個穿通孔50按這樣的布局布置以最大化由穿通孔50產(chǎn)生的應(yīng)變衰減(或應(yīng)力場)。在一個實施例中，多個穿通孔50的布局可以用于確保在柵極線20之下的橫向應(yīng)力(例如，定向在X軸(σχχ)中的應(yīng)力沿y軸的最小變化)是一致的。這是因為應(yīng)力中的變化可以導致載流子遷移率中的變化，載流子遷移率中的變化可以在ON (導通)電流中導致顯著變化。
[0047]在一些實施例中，多個穿通孔50的布局可以引起沿電流流動方向(X軸)的壓縮應(yīng)變。可替代地，在一些實施例中，多個穿通孔50的布局可以在多個柵極線20之下引起沿電流流動方向(X軸)的拉伸應(yīng)變或沿z軸的壓縮應(yīng)變。可以通過填充材料來調(diào)整來自多個穿通孔50的應(yīng)變場。例如，在一些實施例中，圖2中圖示的填充的穿通孔可以生成壓縮應(yīng)變而圖5C中圖示的部分填充可以生成拉伸應(yīng)變或減輕先前在襯底10中生成的應(yīng)變。例如，在一個實施例中，部分填充配置可以用于防止封裝時的可靠性問題，例如脫層、在焊接接頭處斷裂等。
[0048]圖7，包括圖7A-7C，圖示了具有橫向偏移穿通孔的半導體器件的替代實施例。
[0049]在這個實施例中，在晶體管的相同源極區(qū)30內(nèi)的多個穿通孔50可以橫向偏移。例如，橫向偏移可以用于在柵極線20之下生成更一致的應(yīng)變場。可替代地，橫向偏移可以用于減小多個穿通孔50的邊緣處的應(yīng)力集中和防止應(yīng)力相關(guān)的脫層和其它問題。
[0050]參照圖7A，在一個實施例中，多個穿通孔50中交替的穿通孔可以偏移達第一偏移距離(01)。在一個實施例中，第一偏移距離(01)可以與在沿第一偏移距離的方向上測量的多個穿通孔50中每個的寬度大約相同。在替代實施例中，第一偏移距離(01)可以大約是多個穿通孔50中每個的寬度的0.2倍到大約10倍。
[0051 ] 在進一步的實施例中，例如如圖7B中圖示的，每個源極區(qū)30可以包括布置在多個行和列中的多個穿通孔50。另外，如圖7B中圖示的，本發(fā)明的實施例還可以應(yīng)用于圖7B中圖示的隔離柵極結(jié)構(gòu)。在圖7C中圖示的另一替代實施例中，在一定數(shù)量的列(在圖示中為3列)之后，多個穿通孔50的布置可以重復。
[0052]圖8，包括圖8A和SB，圖示了具有與穿通孔集成的頂部金屬化層的半導體器件的替代實施例。圖8A圖示了俯視圖，而圖8B圖示了截面圖。
[0053]在這個實施例中，每個源極區(qū)30可以包括較少數(shù)量的穿通孔50但是穿通孔50的頂層在源極區(qū)上方延伸并且因此增加源極區(qū)30 (或?qū)?yīng)的接觸金屬)和穿通孔50之間的接觸面積。
[0054]如圖8A中圖示的，在一個實施例中，每個源極區(qū)30具有單個穿通孔50。如在圖8A中圖示的，導電層70的兩個橫向偏移層設(shè)置在每個源極區(qū)30上方。在替代實施例中，每個源極區(qū)30可以包括單個導電層70。在各個實施例中，穿通孔50沿多個柵極線20延伸以便覆蓋多個柵極線20的外圍。在一個或多個實施例中，穿通孔50的長度比多個柵極線20中的柵極線的對應(yīng)長度多大約20%。
[0055]另外，如圖8B中圖示的，導電層70接觸穿通孔的導電填充150并且與源極區(qū)30重疊。在一個或多個實施例中，導電層70可以設(shè)置在接觸層60上。在一些實施例中，導電填充150和導電層170可以同時形成并且因此可以包括相同的材料層。圖SB圖示了用導電填充150和虛擬填充材料160填充的穿通孔，但是在其它實施例中，穿通孔50可以用導電填充150完全填充。
[0056]圖9，包括圖9A-9D，圖示了根據(jù)本發(fā)明的替代實施例的具有多個穿通孔的半導體器件的俯視圖。
[0057]圖9圖示了在各個替代實施例中在制造多個穿通孔時不同的可能的幾何形狀。圖9A-9D圖示了具有不同縱橫比的穿通孔。圖9A圖示了具有大約1:1的縱橫比的、設(shè)置在具有多個柵極線20和多個漏極區(qū)40的指狀晶體管的部分的多個源極區(qū)30中的源極區(qū)中的多個穿通孔50。
[0058]圖9B圖示了具有大約2:1的縱橫比的多個穿通孔50。如圖9B中圖示的，沿y軸測量的穿通孔的長度大約是沿X軸測量的穿通孔的寬度的兩倍，X軸是晶體管內(nèi)電流流動的方向。圖9C圖示了替代實施例，其中多個穿通孔50具有大約3:1的縱橫比。如圖9C中圖示的，沿y軸測量的穿通孔的長度大約是沿X軸測量的穿通孔的寬度的三倍。圖9D圖示了替代實施例，其中多個穿通孔50的縱橫比是大約4:1。如圖9D中圖示的，沿y軸測量的穿通孔的長度大約是沿X軸測量的穿通孔的寬度的四倍。在各個實施例中，沿y軸測量的穿通孔的長度是沿X軸測量的穿通孔的寬度的大約I倍到大約10倍。
[0059]圖10，包括圖10A-10F，圖示了根據(jù)本發(fā)明的替代實施例的具有與頂部導電層集成的多個穿通孔的半導體器件的俯視圖。
[0060]在進一步的替代實施例中，穿通孔可以耦合到頂部導電層70，穿通孔可以形成在一個或多個列中。參照圖10A，具有大約1:1縱橫比的多個穿通孔50耦合到頂部導電層70。圖10B-10D圖示了具有替代的縱橫比(例如多個穿通孔50可以具有大約2:1 (圖10B)、3:I (圖100,4:1 (圖10D)和其它比率的縱橫比)的進一步實施例。
[0061]另外，如圖1OE和IOF中圖示的，在各個實施例中，多個穿通孔50中的鄰近的穿通孔之間的間隔可以變化。在一個實施例中，作為示例，多個穿通孔50中的鄰近的穿通孔之間的間隔可以依賴于技術(shù)節(jié)點。
[0062]圖11，包括圖1lA和11B，圖示了根據(jù)本發(fā)明的替代實施例的具有被設(shè)置為穿過晶體管漏極區(qū)或隔離區(qū)的一個或多個穿通孔的指狀晶體管的截面圖。
[0063]雖然前面的實施例圖示了設(shè)置在晶體管的源極區(qū)中的多個穿通孔50，但是在一個或多個實施例中，多個穿通孔50可以設(shè)置在晶體管的其它區(qū)中。例如，圖1lA圖示了一個實施例，其中多個穿通孔50設(shè)置在指狀晶體管的漏極區(qū)40中。圖1lB圖示了替代實施例，其中穿通孔包括隔離襯里65。
[0064]圖12圖示了根據(jù)本發(fā)明的替代實施例的具有被設(shè)置為穿過漏極、源極或柵極區(qū)的一個或多個穿通孔的指狀晶體管的截面圖。
[0065]在各個實施例中，多個穿通孔50可以設(shè)置在源極、漏極或甚至柵極區(qū)中。圖12圖示了根據(jù)這樣的替代實施例的各種可能性。接觸或延伸穿過柵極線20的穿通孔50可以設(shè)置在圍繞有源器件的隔離區(qū)中。例如，柵極線20的在鄰近的柵極線20之間的部分可以接觸多個穿通孔50。
[0066]圖13，包括圖13A和13B，圖示了包括雙極結(jié)型器件的半導體器件的俯視圖的替代實施例，該雙極結(jié)型器件包括多個穿通孔。
[0067]參照圖13，雙極結(jié)型器件包括第一發(fā)射極/集電極區(qū)210、基極區(qū)220和第二發(fā)射極/集電極區(qū)230。在一個實施例中，雙極結(jié)型器件可以是NPN晶體管。在另一實施例中，雙極結(jié)型器件可以是PNP晶體管。
[0068]參照圖13A，在一個實施例中，第一發(fā)射極/集電極區(qū)210可以包括多個穿通孔50。在各個實施例中，第一發(fā)射極/集電極區(qū)210可以是發(fā)射極或集電極。圖13B圖示了替代實施例，其示出了設(shè)置為穿過雙極結(jié)型晶體管的基極區(qū)220的多個穿通孔50。
[0069]圖14圖示了包括具有穿通孔的多柵極晶體管的半導體器件的俯視圖的替代實施例。
[0070]參照圖14，在或多個實施例中，多個鰭片135形成多柵極場效應(yīng)晶體管或鰭式場效應(yīng)晶體管的部分。多個鰭片135可以在公共源極區(qū)30被耦合，公共源極區(qū)30可以是外延區(qū)，例如升高的源極/漏極區(qū)。在一個或多個實施例中，可以在源極區(qū)30的每個處形成多個穿通孔50。
[0071]圖15，包括圖15A-15H，圖示了根據(jù)本發(fā)明的實施例的不同形狀的穿通孔。
[0072]在各個實施例中，每個穿通孔可以被配置成具有任何適合的形狀。在一個實施例中，圖15A圖示了矩形通孔。根據(jù)各個替代實施例，圖15B圖示了圓形穿通孔，圖15C圖示了橢圓形穿通孔，圖15D圖示了三角形穿通孔，圖15E圖示了多邊穿通孔。在另一替代實施例中，圖15F圖示了徽章形穿通孔。在另一替代實施例中，圖15G圖示了骨頭形穿通孔。圖15H圖示了根據(jù)另一替代實施例的骨頭形穿通孔的組合。在這個實施例中，骨頭形區(qū)的布置可以是對齊的，以便最小化穿通孔周圍的應(yīng)力集中。換句話說，來自穿通孔的應(yīng)力可以通過使用交織的骨頭形穿通孔陣列來均勻化。如圖示的，骨頭形穿通孔的第一陣列50A沿第一方向布置，而骨頭形穿通孔的第二陣列50B沿與骨頭形穿通孔的第一陣列50A垂直的第二方向布置?？梢酝ㄟ^應(yīng)用對導電層70的部分填充來獲得圖15H中的圖案的總應(yīng)力/應(yīng)變場的最小值。
[0073]術(shù)語“源極”和“漏極”僅用于標識并且在各個實施例中可以是可互換的。例如，在一個或多個實施例中，源極可以是針對電子(負電流)或空穴(正電流)的源極。
[0074]如在各個實施例中描述的，包括金屬的材料可以例如是純金屬、金屬合金、金屬化合物、金屬間化合物等，即包括金屬原子的任何材料。例如，銅可以是純銅或包括銅的任何材料，諸如但不限于銅合金、銅化合物、銅金屬間化合物、包括銅的絕緣體和包括銅的半導體。
[0075]雖然已參照說明性實施例描述了本發(fā)明，但是本描述不意圖以限制的意義被解釋。通過參考本描述，說明性實施例的各種修改和組合以及本發(fā)明的其它實施例對于本領(lǐng)域技術(shù)人員將是顯而易見的。作為圖示，在替代實施例中，圖2-15中描述的實施例可以彼此組合。因此所附的權(quán)利要求意圖包含任何這樣的修改或?qū)嵤├?br> [0076]雖然已詳細描述了本發(fā)明及其優(yōu)點，但是應(yīng)當理解的是，在不脫離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，在本文中可以做出各種改變、替換和變更。例如，本領(lǐng)域技術(shù)人員將容易理解的是，可以改變本文中描述的許多特征、功能、過程和材料同時保持在本發(fā)明的范圍內(nèi)。
[0077]此外，本申請的范圍不意圖限制為說明書中描述的過程、機器、制造、物質(zhì)成分、裝置、方法和步驟的特定實施例。如本領(lǐng)域普通技術(shù)人員將從本發(fā)明的公開內(nèi)容容易地意識到的，根據(jù)本發(fā)明可以利用現(xiàn)存的或以后將開發(fā)的、與本文中描述的對應(yīng)的實施例執(zhí)行基本相同功能或獲得基本相同結(jié)果的過程、機器、制造、物質(zhì)成分、裝置、方法或步驟。因此，所附的權(quán)利要求意圖在其范圍內(nèi)包括這樣的過程、機器、制造、物質(zhì)成分、裝置、方法或步驟。
【權(quán)利要求】
1.一種半導體芯片,包括: 器件區(qū)，設(shè)置在襯底中或襯底上方； 第一摻雜區(qū)，設(shè)置在所述器件區(qū)中；以及 第一穿通孔，設(shè)置在所述襯底中并且延伸穿過所述第一摻雜區(qū)。
2.根據(jù)權(quán)利要求1的芯片，其中所述器件區(qū)包括場效應(yīng)晶體管并且其中所述第一摻雜區(qū)是所述場效應(yīng)晶體管的源極/漏極區(qū)。
3.根據(jù)權(quán)利要求2的芯片，其中所述場效應(yīng)晶體管包括鰭式場效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1的芯片，其中所述器件區(qū)包括雙極結(jié)型晶體管并且其中所述第一摻雜區(qū)是所述雙極結(jié)型晶體管的發(fā)射極/集電極區(qū)。
5.根據(jù)權(quán)利要求1的芯片，其中所述器件區(qū)包括雙極結(jié)型晶體管并且其中所述第一摻雜區(qū)是所述雙極結(jié)型晶體管的基極區(qū)。
6.根據(jù)權(quán)利要求1的芯片，進一步包括: 多個穿通孔，設(shè)置在所述襯底中接近所述第一穿通孔，所述多個穿通孔延伸穿過所述第一摻雜區(qū)。
7.根據(jù)權(quán)利要求1的芯片，進一步包括: 第二穿通孔，設(shè)置為在所述第一摻雜區(qū)中接近所述第一穿通孔。
8.根據(jù)權(quán)利要求1的芯片，進一步包括: 第一多個穿通孔，設(shè)置在所述襯底中接近所述第一穿通孔，所述第一多個穿通孔延伸穿過所述第一摻雜區(qū)；以及 第二多個穿通孔，設(shè)置在所述襯底中接近所述第一穿通孔，所述第二多個穿通孔延伸穿過所述第一摻雜區(qū)。
9.根據(jù)權(quán)利要求8的芯片，其中所述第一多個穿通孔沿第一線定向，其中所述第二多個穿通孔沿第二線定向，并且其中所述第一線相對于所述第二線偏移。
10.根據(jù)權(quán)利要求1的芯片，進一步包括: 第二摻雜區(qū)，設(shè)置在所述襯底中；以及 控制區(qū)，設(shè)置在所述第一摻雜區(qū)和所述第二摻雜區(qū)之間，所述控制區(qū)設(shè)置在所述襯底中或襯底上方，所述第一摻雜區(qū)、所述第二摻雜區(qū)和所述控制區(qū)形成開關(guān)器件的部分。
11.根據(jù)權(quán)利要求1的芯片，進一步包括: 第二摻雜區(qū)和第三摻雜區(qū)，設(shè)置在所述器件區(qū)中；以及 柵極，具有第一區(qū)和第二區(qū)，所述柵極的第一區(qū)設(shè)置在所述第一摻雜區(qū)和所述第二摻雜區(qū)之間，所述柵極的第二區(qū)設(shè)置在所述第二摻雜區(qū)和所述第三摻雜區(qū)之間。
12.根據(jù)權(quán)利要求11的芯片，進一步包括:第二穿通孔，設(shè)置在所述襯底中，所述第二穿通孔延伸穿過所述第三摻雜區(qū)。
13.根據(jù)權(quán)利要求1的芯片，進一步包括:接觸層，設(shè)置在所述襯底中，所述第一穿通孔延伸穿過所述接觸層。
14.根據(jù)權(quán)利要求13的芯片，進一步包括: 介電層，設(shè)置在所述襯底上方；以及 接觸塞，設(shè)置為穿過所述介電層，所述接觸塞接觸所述接觸層。
15.根據(jù)權(quán)利要求1的芯片，進一步包括:導電層，設(shè)置在所述襯底上方，所述第一穿通孔延伸穿過所述導電層。
16.根據(jù)權(quán)利要求1的芯片，其中所述第一摻雜區(qū)是指狀晶體管的部分。
17.根據(jù)權(quán)利要求1的芯片，其中所述第一穿通孔被導電材料部分地填充。
18.根據(jù)權(quán)利要求1的芯片，其中所述第一穿通孔用導電材料做襯里，并且其中所述第一穿通孔的部分被絕緣材料填充。
19.一種半導體器件，包括: 第一摻雜區(qū)，設(shè)置在襯底的有源區(qū)中；以及 第一多個穿通孔，設(shè)置在所述襯底中，所述第一多個穿通孔延伸穿過所述第一摻雜區(qū)。
20.根據(jù)權(quán)利要求19的器件，進一步包括: 第二摻雜區(qū)，設(shè)置在所述有源區(qū)中；以及 第二多個穿通孔，設(shè)置在所述襯底中，所述第二多個穿通孔延伸穿過所述第二摻雜區(qū)。
21.根據(jù)權(quán)利要求19的器件，進一步包括: 第二多個穿通孔，設(shè)置在所述襯底中，所述第二多個穿通孔延伸穿過所述第一摻雜區(qū)。
22.根據(jù)權(quán)利要求21的器件，其中所述第一多個穿通孔相對于所述第二多個穿通孔錯開。
23.一種半導體器件，包括: 第一源極/漏極區(qū)，設(shè)置在襯底的有源區(qū)中；以及 第一穿通孔，設(shè)置在所述襯底中，所述第一穿通孔延伸穿過所述第一源極/漏極區(qū)。
24.根據(jù)權(quán)利要求23的器件，進一步包括: 第二穿通孔，設(shè)置為在所述第一源極/漏極區(qū)中接近所述第一穿通孔。
25.根據(jù)權(quán)利要求23的器件，進一步包括: 第二源極/漏極區(qū)和第三源極/漏極區(qū)，設(shè)置在所述有源區(qū)中；以及柵極，具有第一區(qū)和第二區(qū)，所述第一區(qū)設(shè)置在所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)之間，所述第二區(qū)設(shè)置在所述第二源極/漏極區(qū)和所述第三源極/漏極區(qū)之間。
26.根據(jù)權(quán)利要求25的器件，進一步包括:第二穿通孔，設(shè)置在所述襯底中，所述第二穿通孔延伸穿過所述第三源極/漏極區(qū)。
27.根據(jù)權(quán)利要求23的器件，進一步包括:接觸層，設(shè)置在所述襯底中，所述穿通孔延伸穿過所述接觸層。
28.根據(jù)權(quán)利要求27的器件，進一步包括: 介電層，設(shè)置在所述襯底上方；以及 接觸塞，設(shè)置為穿過所述介電層，所述接觸塞接觸所述接觸層。
29.根據(jù)權(quán)利要求27的器件，進一步包括:導電層，設(shè)置在所述襯底上方，所述穿通孔延伸穿過所述導電層。
30.根據(jù)權(quán)利要求23的器件，其中所述第一源極/漏極區(qū)是指狀晶體管的部分。
31.一種半導體器件，包括: 第一晶體管，設(shè)置在襯底中并且包括第一源極/漏極； 第二晶體管，設(shè)置在所述襯底中并且包括第二源極/漏極，其中所述第一源極/漏極和所述第二源極/漏極共享公共區(qū)；以及第一穿通孔，設(shè)置在所述公共區(qū)中。
32.根據(jù)權(quán)利要求31的器件，進一步包括:多個穿通孔，設(shè)置在所述公共區(qū)中。
33.根據(jù)權(quán)利要求31的器件，進一步包括:接觸層，設(shè)置在所述襯底中，所述第一穿通孔延伸穿過所述接觸層。
34.根據(jù)權(quán)利要求33的器件，進一步包括:導電層，設(shè)置在所述襯底上方，所述第一穿通孔延伸穿過所述導電層。
35.根據(jù)權(quán)利要求31的器件，其中所述第一晶體管和所述第二晶體管是指狀晶體管的部分。
36.一種形成半導體芯片的方法，所述方法包括: 在襯底中或襯底上方形成器件區(qū)； 在所述器件區(qū)中形成第一摻雜區(qū)；以及 在所述襯底中形成第一穿通孔，所述第一穿通孔延伸穿過所述第一摻雜區(qū)。
37.根據(jù)權(quán)利要求36的方法，其中在所述襯底中同時形成多個穿通孔。
38.根據(jù)權(quán)利要求37的方法，其中所述多個穿通孔形成為延伸穿過所述第一摻雜區(qū)。
【文檔編號】H01L29/78GK104009085SQ201410063357
【公開日】2014年8月27日 申請日期:2014年2月25日 優(yōu)先權(quán)日:2013年2月25日
【發(fā)明者】A.比爾納, H.布雷希 申請人:英飛凌科技股份有限公司