無摻雜GeSn量子阱的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的制作方法
【專利摘要】本發(fā)明提供一種帶有無摻雜GeSn量子阱的pMOSFET。該MOSFET(10)的特征在于：在基底（108）上生長(zhǎng)半導(dǎo)體材料（103），半導(dǎo)體材料（103）上面為GeSn溝道（101），在溝道和柵（106）之間是絕緣介電質(zhì)薄膜（102），絕緣間隙壁（107）隔開柵與源/漏極區(qū)域（104，105）。半導(dǎo)體材料（103）具有比GeSn材料更大的禁帶寬度，形成價(jià)帶帶階，厚度很薄的溝道形成了量子阱，將導(dǎo)電載流子限制在其中，溝道中無摻雜雜質(zhì)，可提高載流子遷移率。
【專利說明】無摻雜GeSn量子阱的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種無慘雜GeSn 量子講的 P 型 MOSFET (Metal-oxi de-semi conductorField-effect Transistor:金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的深入發(fā)展，晶圓尺寸的提高以及芯片特征尺寸的縮小可以滿足微型化、高密度化、高速化、高可靠性和系統(tǒng)集成化的要求。但是隨著器件特征尺寸的不斷縮小，特別是在進(jìn)入到納米尺度的范圍后，集成電路技術(shù)的發(fā)展面臨一系列物理限制的挑戰(zhàn)。根據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖(International Technology Roadmap forSemiconductors, ITRS)的預(yù)測(cè)，當(dāng)集成電路技術(shù)節(jié)點(diǎn)到10納米以下的時(shí)候,傳統(tǒng)的Si材料已經(jīng)無法滿足集成電路技術(shù)進(jìn)一步發(fā)展的的需要，引入高載流子遷移率材料和器件結(jié)構(gòu)來提升MOSFET性能變得很有必要。
[0003]為解決以上問題，前人在Si材料的基礎(chǔ)上提出了不同的半導(dǎo)體材料，如SiGe，Ge，GeSn等IV族材料，GaAs、InSb等II1-V族材料，采用應(yīng)變工程來提高載流子的遷移率，但是都不可避免的由于制作工藝，表面鈍化方法等問題，造成器件短溝道效應(yīng)(short-channeleffect)顯著，存在漏電電流過大，亞閾特性退化等問題，從而降低溝道載流子遷移率，影響器件性能。
[0004]理論和實(shí)驗(yàn)顯示GeSn材料具有更高的載流子遷移率。對(duì)于弛豫的GeSn材料，當(dāng)Sn的組分達(dá)到6.5°/Tll%的時(shí)候,GeSn就會(huì)變成直接帶隙結(jié)構(gòu)(Journal of Applied Physics,113,073707, 2013以及其中的參考文獻(xiàn))。改變GeSn材料的應(yīng)變情況，同樣可以達(dá)到此目的。這樣載流子遷移率大大提高(Physical Review B, vol.75, pp.045208, 2007),從而提升MOSFET性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提出一種無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的結(jié)構(gòu)，提高載流子遷移率，改善器件性能。
[0006]本發(fā)明用以實(shí)現(xiàn)上述目的的技術(shù)方案如下:
本發(fā)明所提出的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管具有一基底、一 GeSn溝道、一半導(dǎo)體層、一源極、一漏極、一絕緣介電質(zhì)薄膜、一柵電極以及兩絕緣間隙壁。
[0007]其中，基底上生長(zhǎng)半導(dǎo)體材料，GeSn溝道為單晶GeSn材料，半導(dǎo)體材料的禁帶寬度大于溝道GeSn的禁帶寬度，溝道GeSn的厚度為3_15nm ;所述形成價(jià)帶帶階，將空穴限制在量子阱。絕緣介電質(zhì)薄膜位于溝道上，柵電極覆蓋在絕緣介電質(zhì)薄膜上，絕緣間隙壁隔開柵與源極/漏極區(qū)域，源極和漏極材料為NiGeSn。
[0008]本發(fā)明的關(guān)鍵是，GeSn溝道無摻雜，半導(dǎo)體材料的禁帶寬度比溝道GeSn大，且形成量子阱結(jié)構(gòu)，GeSn溝道不摻雜施主或者受主雜質(zhì)，減小了載流子在溝道中的電離雜質(zhì)散射，同時(shí)結(jié)合量子阱結(jié)構(gòu)的溝道將載流子限制在其中，從而實(shí)現(xiàn)高的載流子遷移率。另外，半導(dǎo)體材料與GeSn溝道的晶格常數(shù)不同，可以形成壓應(yīng)變，性能可以進(jìn)一步改善。
【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明MOSFET的截面模式圖。
[0010]圖2為本發(fā)明MOSFET的俯視模式圖。
[0011]圖3為本發(fā)明MOSFET制造的第一步。
[0012]圖4為本發(fā)明MOSFET制造的第二步。
[0013]圖5為本發(fā)明MOSFET制造的第三步。
[0014]圖6為本發(fā)明MOSFET制造的第四步。
[0015]圖7為本發(fā)明MOSFET制造的第五步。
[0016]圖8為本發(fā)明MOSFET制造的第六步。
【具體實(shí)施方式】
[0017]為了更為清晰地了解本發(fā)明的技術(shù)實(shí)質(zhì)，以下結(jié)合附圖和實(shí)施例詳細(xì)說明本發(fā)明的結(jié)構(gòu)和工藝實(shí)現(xiàn):
參見圖1和圖2所示的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10，其包括:
一基底108，采用半導(dǎo)體材料，或者絕緣體材料。
[0018]一半導(dǎo)體材料103，如可采用Ge，SiGe等，位于基底108上，其禁帶寬度比溝道GeSn 大。
[0019]一溝道101，采用單晶GeSn材料，材料通式為Gei_xSnx (O ≤ x ≤ 0.20)，如可采用 GeQ.947SnQ.Q53 (參考文獻(xiàn) Proc.1EEE Intl.Electron DevicesMeeting, 2011，pp.16.7.1-16.7.3)，厚度為 3_15nm。
[0020]一絕緣介電質(zhì)薄膜102，生長(zhǎng)在溝道101上，如采用H-k材料HfO2。
[0021]一柵電極106，覆蓋在所述絕緣介電質(zhì)薄膜102上。
[0022]一源極101與一漏極102，材料為NiGeSn。
[0023]第一絕緣間隙壁107，位于所述柵極和源極之間，隔開柵極和源極；第二絕緣間隙壁107，位于所述柵極和漏極之間，隔開柵極和漏極。
[0024]參見圖3-圖8，為無摻雜GeSn量子阱的p MOSFETIO的制造過程:
第一步如圖3所示，在半導(dǎo)體基底108上利用外延生長(zhǎng)技術(shù)或者鍵合技術(shù)生長(zhǎng)禁帶寬度較大的半導(dǎo)體材料103，形成價(jià)帶的帶階。
[0025]第二步如圖4所示，在半導(dǎo)體材料上利用外延生長(zhǎng)技術(shù)或者鍵合技術(shù)生長(zhǎng)一薄層GeSn溝道(101 )，形成量子阱，將載流子限制其中。
[0026]第三步如圖5所示，在溝道上依次沉積絕緣介電質(zhì)薄膜(102)和柵極材料。
[0027]第四步如圖6所示，利用光刻和刻蝕形成柵極106。
[0028]第四步如圖7所示，形成絕緣間隙壁107。
[0029]第四步如圖8所示，形成源極104和漏極105，其摻雜為p型摻雜。
[0030]雖然本發(fā)明已以實(shí)例公開如上，然其并非用以限定本發(fā)明，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求為準(zhǔn)。[0031]本發(fā)明并不局限于上述實(shí)施方式，如果對(duì)發(fā)明的各種改動(dòng)或變形不脫離本發(fā)明的精神和范圍，倘若這些改動(dòng)和變形屬于本發(fā)明的權(quán)利要求和等同技術(shù)范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變形。
【權(quán)利要求】
1.一種無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，包括: 一基底，其上生長(zhǎng)有半導(dǎo)體材料； 一溝道，為單晶GeSn材料，其通式為Ge7_xSnx (0〈x〈0.20)，未經(jīng)摻雜，位于所述半導(dǎo)體材料上； 一絕緣介電質(zhì)薄膜，位于所述溝道上； 一柵電極，覆蓋在所述絕緣介電質(zhì)薄膜上； 一源極與一漏極，分別位于所述柵電極的兩側(cè)； 第一絕緣間隙壁，位于所述柵極和源極之間，隔開柵極和源極； 第二絕緣間隙壁，位于所述柵極和漏極之間，隔開柵極和漏極； 所述半導(dǎo)體材料的禁帶寬度比溝道GeSn大，所述溝道GeSn的厚度為3-15nm，形成價(jià)帶帶階，將空穴限制在量子阱。
2.如權(quán)利要求1所述的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，基底上生長(zhǎng)的半導(dǎo)體材料采用Ge或SiGe。
3.如權(quán)利要求1所述的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，基底上利用外延生長(zhǎng)技術(shù)或者鍵合技術(shù)生長(zhǎng)所述半導(dǎo)體材料。
4.如權(quán)利要求1所述的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，其中基底是半導(dǎo)體材料，或者絕緣體材料。
5.如權(quán)利要求1所述的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，其中溝道單晶GeSn材料是利用外延生長(zhǎng)技術(shù)或者利用鍵合技術(shù)生長(zhǎng)在半導(dǎo)體材料上。
6.如權(quán)利要求1-5之任一項(xiàng)所述的無摻雜GeSn量子阱的p型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在于，其中源極和漏極的材料是NiGeSn合金材料。
【文檔編號(hào)】H01L29/24GK103811557SQ201410080145
【公開日】2014年5月21日 申請(qǐng)日期:2014年3月6日 優(yōu)先權(quán)日:2014年3月6日
【發(fā)明者】劉艷, 韓根全, 劉明山 申請(qǐng)人:重慶大學(xué)