用于常開iii族氮化物晶體管以獲得常關(guān)斷功能的驅(qū)動(dòng)器的制造方法
【專利摘要】本發(fā)明涉及一種用于常開III族氮化物晶體管以獲得常關(guān)斷功能的驅(qū)動(dòng)器。一種半導(dǎo)體器件包括耗盡型GaN?FET和集成驅(qū)動(dòng)器/共源共柵IC。集成驅(qū)動(dòng)器/共源共柵IC包括增強(qiáng)型共源共柵NMOS晶體管，其串聯(lián)連接到GaN?FET的源極節(jié)點(diǎn)。集成驅(qū)動(dòng)器/共源共柵IC進(jìn)一步包括驅(qū)動(dòng)器電路，其調(diào)節(jié)選通輸入信號(hào)并向共源共柵NMOS晶體管的柵極節(jié)點(diǎn)提供適當(dāng)?shù)臄?shù)字波形。共源共柵NMOS晶體管和驅(qū)動(dòng)器電路形成在同一硅襯底上。
【專利說明】用于常開111族氮化物晶體管以獲得常關(guān)斷功能的驅(qū)動(dòng)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件領(lǐng)域。更具體地，本發(fā)明涉及半導(dǎo)體器件中的氮化鎵FET?！颈尘凹夹g(shù)】
[0002]與硅FET相比，由諸如氮化鎵(GaN)這樣的II1-N材料制成的場效應(yīng)晶體管(FET)表現(xiàn)出電源開關(guān)所期望的特性，諸如高帶隙和高熱導(dǎo)率。耗盡型GaN FET比增強(qiáng)型GaN FET制造起來簡單、便宜，因此可以是電源開關(guān)半導(dǎo)體器件所期望的。然而，還可以期望電源開關(guān)在非加電狀態(tài)下具有高阻抗，這在耗盡型GaN FET中沒有實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0003]以下提供的概要旨在提供本發(fā)明的一個(gè)或更多個(gè)方面的基本理解。該概要并不是本發(fā)明的詳盡概括，并且也不旨在確定本發(fā)明的關(guān)鍵或者決定性要素，也不描述其范圍。相反，本概要的主要目的在于以簡化形式呈現(xiàn)本發(fā)明的一些概念，作為對(duì)隨后提供的更詳細(xì)描述的序言。
[0004]一種半導(dǎo)體器件包括耗盡型GaN FET和集成驅(qū)動(dòng)器/共源共柵集成電路(1C)。集成驅(qū)動(dòng)器/共源共柵IC包括增強(qiáng)型共源共柵η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管，其串聯(lián)連接到GaN FET的源極節(jié)點(diǎn)。集成驅(qū)動(dòng)器/共源共柵IC進(jìn)一步包括驅(qū)動(dòng)器電路，其調(diào)節(jié)選通輸入信號(hào)并向共源共柵NMOS晶體管的柵極節(jié)點(diǎn)提供適當(dāng)?shù)臄?shù)字波形。共源共柵NMOS晶體管和驅(qū)動(dòng)器電路形成在同一硅襯底上。
【專利附圖】

【附圖說明】
[0005]圖1是包含耗盡型GaN FET和集成驅(qū)動(dòng)器/共源共柵IC的半導(dǎo)體器件的示意圖。
[0006]圖2Α到圖2C是示例性集成驅(qū)動(dòng)器/共源共柵IC的截面圖，以制造的連續(xù)階段示出。
[0007]圖3Α到圖3D是另一個(gè)示例性集成驅(qū)動(dòng)器/共源共柵IC的截面圖，以制造的連續(xù)階段示出。
[0008]圖4Α到圖4C是耗盡型GaN FET的截面圖，以制造的連續(xù)階段示出。
【具體實(shí)施方式】
[0009]參照附圖描述本發(fā)明。附圖并不按比例繪出，提供這些附圖僅在于例示本發(fā)明。以下參照?qǐng)D示的示例應(yīng)用描述本發(fā)明的若干方面。應(yīng)理解闡述的若干具體細(xì)節(jié)、關(guān)系、方法旨在提供對(duì)本發(fā)明的理解。然而，本領(lǐng)域技術(shù)人員將容易理解本發(fā)明能夠在沒有一個(gè)或者更多個(gè)具體細(xì)節(jié)的情況下或者利用其它方法被實(shí)現(xiàn)。在其它示例中，沒有詳細(xì)示出已知結(jié)構(gòu)或操作以避免混淆本發(fā)明。本發(fā)明不限于所例示的動(dòng)作或事件的順序，因?yàn)橐恍﹦?dòng)作可以按照不同順序和/或與其它動(dòng)作或者事件同時(shí)進(jìn)行。此外，實(shí)現(xiàn)根據(jù)本發(fā)明的方法不要求所有示出的動(dòng)作或者事件。[0010]一種半導(dǎo)體器件包括耗盡型GaN FET和集成驅(qū)動(dòng)器/共源共柵1C。集成驅(qū)動(dòng)器/共源共柵IC包括增強(qiáng)型共源共柵NMOS晶體管，其串聯(lián)連接到GaN FET的源極節(jié)點(diǎn)。集成驅(qū)動(dòng)器/共源共柵IC進(jìn)一步包括驅(qū)動(dòng)器電路，其調(diào)節(jié)選通輸入信號(hào)并向共源共柵NMOS晶體管的柵極節(jié)點(diǎn)提供適當(dāng)?shù)臄?shù)字波形。共源共柵NMOS晶體管和驅(qū)動(dòng)器電路形成在同一硅襯底上。
[0011]出于本描述的目的，術(shù)語“II1-N”被理解為表示一種半導(dǎo)體材料，其中，第三族元素也就是鋁、鎵和銦，以及可能硼，提供所述半導(dǎo)體材料中的原子的一部分，而氮原子提供所述半導(dǎo)體材料中的原子的剩余部分。II1-N半導(dǎo)體材料的示例是氮化鎵、氮化硼鎵、氮化鋁鎵、氮化銦和氮化銦鋁鎵。描述材料的元素成分的術(shù)語并不暗示元素的具體化學(xué)計(jì)量。出于本描述的目的，術(shù)語GaN FET理解為表示包括II1-N半導(dǎo)體材料的場效應(yīng)晶體管。
[0012]圖1是包含耗盡型GaN FET102和集成驅(qū)動(dòng)器/共源共柵IC104的半導(dǎo)體器件100的示意圖。GaN FET102的漏極節(jié)點(diǎn)106連接到半導(dǎo)體器件100的漏極輸入端子108。GaNFET102的源極節(jié)點(diǎn)110連接到集成驅(qū)動(dòng)器/共源共柵IC104的上共源共柵輸入/輸出(I/O)端口 112。GaN FET102的柵極節(jié)點(diǎn)114可以連接到集成驅(qū)動(dòng)器/共源共柵IC104的下共源共柵I/O端口 116，或者，另選地，可以連接到半導(dǎo)體器件100的Vss端子118。
[0013]集成驅(qū)動(dòng)器/共源共柵IC104包括增強(qiáng)型共源共柵NMOS晶體管120。共源共柵NMOS晶體管120的漏極節(jié)點(diǎn)122連接到上共源共柵I/O端口 112。共源共柵NMOS晶體管120的源極節(jié)點(diǎn)124連接到集成驅(qū)動(dòng)器/共源共柵IC104的內(nèi)部Vss節(jié)點(diǎn)126。內(nèi)部Vss節(jié)點(diǎn)126通過集成驅(qū)動(dòng)器/共源共柵IC104的Vss端口 128連接到半導(dǎo)體器件100的Vss端子118。如果GaN FET102的柵極節(jié)點(diǎn)114連接到下共源共柵I/O端口 116，則內(nèi)部Vss節(jié)點(diǎn)126連接到下共源共柵I/O端口 116。
[0014]選通輸入信號(hào)130提供到半導(dǎo)體器件100的柵端子132，其連接到集成驅(qū)動(dòng)器/共源共柵IC104的柵極I/O端口 134。選通輸入信號(hào)130可以具有小于100納秒的周期，其頻率高于10兆赫茲(MHz)。集成驅(qū)動(dòng)器/共源共柵IC104通過驅(qū)動(dòng)器電路136調(diào)節(jié)選通輸入信號(hào)130，并向共源共柵NMOS晶體管120的柵極節(jié)點(diǎn)138提供適當(dāng)?shù)臄?shù)字波形。驅(qū)動(dòng)器電路130可以包括，例如，邊緣檢測器電路140，諸如圖1描繪的施密特觸發(fā)器電路，以提供與選通輸入信號(hào)130的上升部分和下降部分對(duì)應(yīng)的適當(dāng)?shù)募怃J信號(hào)。通過集成驅(qū)動(dòng)器/共源共柵IC104的Vcc端口 144連接的半導(dǎo)體器件100的Vcc端子142可以向邊緣檢測器電路140提供電力。
[0015]驅(qū)動(dòng)器電路136還可以包括，例如，電平轉(zhuǎn)換器電路146，其從邊緣檢測器電路140接收信號(hào)并提供適用于驅(qū)動(dòng)共源共柵NMOS晶體管120的更高或更低電壓信號(hào)。可以通過經(jīng)集成驅(qū)動(dòng)器/共源共柵IC104的Vdd端口 150連接的半導(dǎo)體器件100的Vcc端子142和Vdd端子148提供電平轉(zhuǎn)換器電路146的電力。
[0016]驅(qū)動(dòng)器電路136可以進(jìn)一步包括，例如，驅(qū)動(dòng)器緩沖器152，其從電平轉(zhuǎn)換器電路146接受電壓信號(hào)并向共源共柵NMOS晶體管120的柵極節(jié)點(diǎn)138提供具有適當(dāng)電流的驅(qū)動(dòng)信號(hào)。驅(qū)動(dòng)器緩沖器152可以連接到Vdd端口 150，以使電力可以通過半導(dǎo)體器件100的Vdd端子142提供給驅(qū)動(dòng)器緩沖器152。在本示例的范圍內(nèi)，驅(qū)動(dòng)器電路136中可以包括其它電路和部件。
[0017]圖2A到圖2C是示例性集成驅(qū)動(dòng)器/共源共柵IC的截面圖，其以制造的連續(xù)階段示出。參照?qǐng)D2A，集成驅(qū)動(dòng)器/共源共柵IC204形成在硅襯底252中。硅襯底252可以是，例如，單晶硅晶片、絕緣體上硅(SOI)晶片、具有不同晶體取向區(qū)域的混合取向技術(shù)(HOT )晶片、或者適用于制造集成驅(qū)動(dòng)器/共源共柵IC204的其它硅襯底。集成驅(qū)動(dòng)器/共源共柵IC204包括增強(qiáng)型共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域。驅(qū)動(dòng)器電路PMO晶體管254和驅(qū)動(dòng)器電路NMOS晶體管256是集成驅(qū)動(dòng)器/共源共柵IC204的一個(gè)或更多個(gè)電路，例如，如參照?qǐng)D1所描述的驅(qū)動(dòng)器緩沖器、電平轉(zhuǎn)換器電路或者邊緣檢測器電路中的部件。
[0018]場氧化物元件258可以形成在硅襯底252的頂表面以橫向隔離共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域。場氧化物258可以通過，例如，淺槽溝道隔離(STI)工藝或硅的局部氧化(LOCOS)工藝形成。
[0019]柵介電層260形成在硅襯底252的頂表面，同時(shí)形成在共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中。柵介電層260可以包括，例如，二氧化硅、氮氧化硅、氧化鋁、氮氧化鋁、氧化鉿、硅酸鉿、氧氮化硅鉿、氧化鋯、硅酸鋯、氮氧化硅鋯以及上述材料的組合或者其它絕緣材料的一層或更多層。由于在50°C到800°C暴露于含氮等離子體或含氮環(huán)境氣體，柵介電層260可以包括氮。對(duì)于5伏柵-源工作電壓，柵介電層260可以有10-14納米厚，或者對(duì)于12伏工作電壓，可以有30-36納米厚。柵介電層260可以由各種柵電介質(zhì)形成工藝中的任一種形成，例如，熱氧化、氧化物層的等離子體氮化、和/或通過原子層沉積(ALD)的電介質(zhì)材料沉積。
[0020]柵材料層262形成在柵介電層260上，同時(shí)形成在共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中。柵材料層262可以包括，例如，50-500納米的多晶硅。其它柵材料如氮化鈦在本示例的范圍內(nèi)。柵介電層260和柵材料層262隨后被圖案化，以在共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中形成柵結(jié)構(gòu)。同時(shí)在共源共柵NMOS晶體管220的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中形成柵材料層262和柵介電層260可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC204的制造復(fù)雜度和制造成本。
[0021]參照?qǐng)D2B，共源共柵NMOS晶體管220的區(qū)域包含包括位于柵介電層260上的共源共柵NMOS柵264的柵結(jié)構(gòu)；驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域包含包括位于柵介電層260上的驅(qū)動(dòng)器電路PMOS柵266的柵結(jié)構(gòu)；并且驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域包含包括位于柵介電層260上的驅(qū)動(dòng)器電路NMOS柵268的柵結(jié)構(gòu)。由于同時(shí)在共源共柵NMOS晶體管220的區(qū)域中和驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中形成柵介電層260，所以共源共柵NMOS晶體管220的區(qū)域中的柵介電層260與驅(qū)動(dòng)器電路NMOS晶體管256的區(qū)域中的柵介電層260具有大致相同的厚度。
[0022]在驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域上形成η溝道輕摻雜漏(NLDD)注入掩膜270。NLDD注入工藝272將諸如磷和砷以及可能銻這樣的η型摻雜物注入硅襯底252，以形成與共源共柵NMOS柵264相鄰的共源共柵NMOS NLDD區(qū)域274，并同時(shí)形成與驅(qū)動(dòng)器電路NMOS柵268相鄰的驅(qū)動(dòng)器電路NMOS NLDD區(qū)域276。同時(shí)形成共源共柵NMOS NLDD區(qū)域274和驅(qū)動(dòng)器電路NMOS NLDD區(qū)域276可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC204的制造復(fù)雜度和制造成本。
[0023]參照?qǐng)D2C，在共源共柵NMOS柵264、驅(qū)動(dòng)器電路PMOS柵266和驅(qū)動(dòng)器電路NMOS柵268的側(cè)面上形成柵側(cè)壁間隔體278。在驅(qū)動(dòng)器電路PMOS晶體管254的區(qū)域上方形成η溝道源/漏(NSD)注入掩模280。NSD注入工藝282將諸如磷和砷這樣的η型摻雜物注入硅襯底252，以形成與共源共柵NMOS柵264上的柵側(cè)壁間隔體278相鄰的共源共柵NMOS NSD區(qū)域284，并且同時(shí)形成與驅(qū)動(dòng)器電路NMOS柵268上的柵側(cè)壁間隔體278相鄰的驅(qū)動(dòng)器電路NMOS NSD區(qū)域286。同時(shí)形成共源共柵NMOS NSD區(qū)域284和驅(qū)動(dòng)器電路NMOS NSD區(qū)域286可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC204的制造復(fù)雜度和制造成本。
[0024]圖3Α到圖3D是另一個(gè)示例性集成驅(qū)動(dòng)器/共源共柵IC的截面圖，其以制造的連續(xù)階段示出。參照?qǐng)D3Α，集成驅(qū)動(dòng)器/共源共柵IC304形成在如參照?qǐng)D2Α所述的硅襯底352中。集成驅(qū)動(dòng)器/共源共柵IC304包括增強(qiáng)型共源共柵漏極延伸NMOS晶體管320的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域。驅(qū)動(dòng)器電路PMOS晶體管354和驅(qū)動(dòng)器電路NMOS晶體管356是集成驅(qū)動(dòng)器/共源共柵IC304的一個(gè)或者更多個(gè)電路，例如，如參照?qǐng)D1所描述的驅(qū)動(dòng)器緩沖器、電平轉(zhuǎn)換器電路或者邊緣檢測器電路中的部件。場氧化物元件358可以形成在硅襯底352的頂表面，以橫向地隔離共源共柵漏極延伸NMOS晶體管320的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域。場氧化物元件358也形成在共源共柵漏極延伸NMOS晶體管320的區(qū)域中，以成為延伸的漏極結(jié)構(gòu)的部分。
[0025]在驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域上方和共源共柵漏極延伸NMOS晶體管320的區(qū)域的源極部分上方形成阱注入掩模388。執(zhí)行的η阱注入工藝390將諸如磷這樣的η型摻雜物注入共源共柵漏極延伸NMOS晶體管320的區(qū)域的漏極部分中的硅襯底352中，以形成η型漏極延伸阱392，并同時(shí)在驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域中注入η型摻雜物以形成η型PMOS阱394。同時(shí)形成漏極延伸阱392和PMOS阱394可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC304的制造復(fù)雜度和制造成本。
[0026]參照?qǐng)D3Β，柵介電層360形成在硅襯底352的頂表面上，同時(shí)形成在共源共柵漏極延伸NMOS晶體管320的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域中，如參照?qǐng)D2Α描述的。柵材料層362形成在柵介電層360上方，同時(shí)形成在共源共柵漏極延伸NMOS晶體管320的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域中，如參照?qǐng)D2Α描述的。同時(shí)在共源共柵漏極延伸NMOS晶體管320的區(qū)域、驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域中形成柵材料層362以及柵介電層360可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC304的制造復(fù)雜度以及制造成本。
[0027]參照?qǐng)D3C，共源共柵漏極延伸NMOS晶體管320的區(qū)域包含包括位于柵介電層360上的共源共柵漏極延伸NMOS柵364的柵結(jié)構(gòu)；驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域包含包括位于柵介電層360上的驅(qū)動(dòng)器電路PMOS柵366的柵結(jié)構(gòu)；并且驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域包含包括位于柵介電層360上的驅(qū)動(dòng)器電路NMOS柵368的柵結(jié)構(gòu)。由于同時(shí)在共源共柵漏極延伸NMOS晶體管320的區(qū)域中和驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域中形成柵介電層360，因此共源共柵漏極延伸NMOS晶體管320的區(qū)域中的柵介電層360與驅(qū)動(dòng)器電路NMOS晶體管356的區(qū)域中的柵介電層360具有大致相同的厚度。共源共柵漏極延伸NMOS柵364交疊漏極延伸阱392并且可以與漏極區(qū)中的場氧化物元件358交疊。
[0028]在驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域上方形成NLDD注入掩膜370。NLDD注入工藝372將諸如磷和砷以及可能銻這樣的η型摻雜物注入硅襯底352中，以形成與共源共柵漏極延伸NMOS柵364相鄰的共源共柵NMOS NLDD源極側(cè)區(qū)域374和接近但是不相鄰于共源共柵漏極延伸NMOS柵364的共源共柵NMOS NLDD漏極側(cè)區(qū)域396，并同時(shí)形成與驅(qū)動(dòng)器電路NMOS柵368相鄰的驅(qū)動(dòng)器電路NMOS NLDD區(qū)域376。同時(shí)形成驅(qū)動(dòng)器電路NMOS NLDD區(qū)域376、共源共柵NMOS NLDD源極側(cè)區(qū)域374和共源共柵NMOS NLDD漏極側(cè)區(qū)域396可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC304的制造復(fù)雜度和制造成本。
[0029]參照?qǐng)D3D，在共源共柵漏極延伸NMOS柵364、驅(qū)動(dòng)器PMOS柵366和驅(qū)動(dòng)器電路NMOS柵368的側(cè)面上形成柵側(cè)壁間隔體378。在驅(qū)動(dòng)器電路PMOS晶體管354的區(qū)域上方形成η溝道源/漏(NSD)注入掩模380。NSD注入工藝382將諸如磷和砷這樣的η型摻雜物注入硅襯底352中，以形成與共源共柵漏極延伸NMOS柵364上的柵側(cè)壁間隔體378相鄰的共源共柵NMOS源極區(qū)384和接近但是不相鄰于共源共柵漏極延伸NMOS柵364上的柵側(cè)壁間隔體378的共源共柵NMOS漏極接觸區(qū)398，以及同時(shí)形成與驅(qū)動(dòng)器電路NMOS柵368上的柵側(cè)壁間隔體378相鄰的驅(qū)動(dòng)器電路NMOS NSD區(qū)386。同時(shí)形成驅(qū)動(dòng)器電路NMOS NSD區(qū)386和共源共柵NMOS源極區(qū)384和共源共柵NMOS漏極接觸區(qū)398可以有利地減少集成驅(qū)動(dòng)器/共源共柵IC304的制造復(fù)雜度和制造成本。
[0030]圖4Α-圖4C是耗盡型GaN FET的截面圖，其以制造的連續(xù)階段示出。參照?qǐng)D4Α，GaN FET402具有II1-N半導(dǎo)體材料的低缺陷層404和在低缺陷層404的上表面上形成的阻擋層406。在低缺陷層404上形成阻擋層406產(chǎn)生正好在阻擋層406下方的低缺陷層404中的二維電子氣體，具有如IXlO12到2 X 113CnT2的電子密度。低缺陷層404可以包括，例如，主要為氮化鎵，并具有低摻雜濃度，從而在二維電子氣體中提供所需的電子遷移率。阻擋層406可以是，例如，2-30納米的AlxGa1J或InxAlyGa1TyN15阻擋層406的示例性組分可以是24%-28%的氮化鋁、62%-66%的氮化鎵和8%_12%的氮化銦?？梢栽谧钃鯇?06上形成可選的保護(hù)層/覆蓋層408。保護(hù)層408可以是，例如2-5納米的氮化鎵。在保護(hù)層408上可以形成可選的柵介電層，圖4Α中未示出，以形成具有絕緣柵的GaN FET402的版本。
[0031]在阻擋層406和保護(hù)層408 (如果存在)上可形成柵材料層410。在示例的一個(gè)版本中，棚材料層410可以包括金屬，諸如欽、鶴。在Iv另選版本中，棚材料層410可以包括II1-N半導(dǎo)體材料,諸如氮化鎵或者氮化招鎵。
[0032]在柵材料層410上形成的柵蝕刻掩模412，覆蓋為GaN FET402的柵極限定的區(qū)域。柵蝕刻掩模412可以包括由光刻工藝形成的50-500納米的光刻膠。
[0033]參照?qǐng)D4Β，由柵蝕刻掩模412暴露的圖4Α的柵材料層410中的柵材料在柵蝕刻工藝中被去除，以留下設(shè)置在阻擋層406上和保護(hù)層408 (如果存在)上的柵極414。在柵蝕刻工藝完成之后，柵蝕刻掩模412被去除。另選地，可以使用剝離工藝(liftoff process)形成柵極414。
[0034]參照?qǐng)D4C，在阻擋層406中形成源極接觸件416和漏極接觸件418?？梢孕纬山咏腿毕輰?04的源極接觸件416和漏極接觸件418的底表面，以形成到所述二維電子氣體的隧道連接。[0035]盡管上文已經(jīng)描述了本發(fā)明的各種實(shí)施例，應(yīng)理解它們僅僅是以示例描述的方式呈現(xiàn)而不進(jìn)行限制。在不背離本發(fā)明的精神或者范圍的情況下，能夠?qū)λ_的實(shí)施方式進(jìn)行若干修改。因而，本發(fā)明的寬度和范圍不應(yīng)限制于以上描述的任何實(shí)施方式。相反，應(yīng)根據(jù)以下權(quán)利要求及其等同體來限定本發(fā)明的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 耗盡型氮化鎵場效應(yīng)晶體管，即GaN FET ;和 集成驅(qū)動(dòng)器/共源共柵集成電路即共源共柵1C，其包括: 增強(qiáng)型共源共柵η溝道金屬氧化物半導(dǎo)體晶體管，即增強(qiáng)型共源共柵NMOS晶體管；和 驅(qū)動(dòng)器電路，所述驅(qū)動(dòng)器電路和所述增強(qiáng)型共源共柵NMOS晶體管設(shè)置在同一硅襯底中； 其中: 所述GaN FET的漏極節(jié)點(diǎn)連接到所述半導(dǎo)體器件的漏端子； 所述GaN FET的源極節(jié)點(diǎn)連接到所述增強(qiáng)型共源共柵NMOS晶體管的漏極節(jié)點(diǎn)； 所述增強(qiáng)型共源共柵NMOS晶體管的柵極節(jié)點(diǎn)連接到所述驅(qū)動(dòng)器電路；并且 所述半導(dǎo)體器件的柵端子連接到所述驅(qū)動(dòng)器電路。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述增強(qiáng)型共源共柵NMOS晶體管具有5伏的柵-源工作電壓。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述增強(qiáng)型共源共柵NMOS晶體管是漏極延伸NMOS晶體管。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述驅(qū)動(dòng)器電路包括驅(qū)動(dòng)器緩沖器，所述驅(qū)動(dòng)器緩沖器連接到所述增強(qiáng)型共源共柵NMOS晶體管的所述柵極節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述驅(qū)動(dòng)器電路包括電平轉(zhuǎn)換器電路。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述驅(qū)動(dòng)器電路包括邊緣檢測器電路。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述驅(qū)動(dòng)器電路可操作以處理所述柵端子處具有高于1MHz頻率的選通輸入信號(hào)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述增強(qiáng)型共源共柵NMOS晶體管具有柵介電層，其厚度與所述驅(qū)動(dòng)器電路的驅(qū)動(dòng)器電路NMOS晶體管的柵介電層大致相同。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述GaNFET的柵極包括金屬。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述GaNFET的柵極包括II1-N半導(dǎo)體材料。
11.一種形成半導(dǎo)體器件的工藝，所述工藝包括以下步驟: 形成耗盡型GaN FET ； 通過包括以下步驟的工藝形成集成驅(qū)動(dòng)器/共源共柵IC: 提供娃襯底； 在所述硅襯底中形成增強(qiáng)型共源共柵NMOS晶體管；以及 在所述硅襯底中形成驅(qū)動(dòng)器電路，以使所述增強(qiáng)型共源共柵NMOS晶體管的柵極節(jié)點(diǎn)連接到所述驅(qū)動(dòng)器電路； 在所述GaN FET的漏極節(jié)點(diǎn)和所述半導(dǎo)體器件的漏端子之間形成電連接； 在所述GaN FET的源極節(jié)點(diǎn)和所述增強(qiáng)型共源共柵NMOS晶體管的漏極節(jié)點(diǎn)之間形成電連接；以及 在所述半導(dǎo)體器件的柵端子和所述驅(qū)動(dòng)器電路之間形成電連接。
12.根據(jù)權(quán)利要求11所述的工藝，其中形成所述增強(qiáng)型共源共柵NMOS晶體管的所述步驟包括形成10-14納米厚度的柵介電層。
13.根據(jù)權(quán)利要求11所述的工藝，其中形成所述增強(qiáng)型共源共柵NMOS晶體管的所述步驟包括在所述硅襯底中形成η型漏極延伸阱，以使所述增強(qiáng)型共源共柵NMOS晶體管的柵極與所述漏極延伸阱交疊。
14.根據(jù)權(quán)利要求11所述的工藝，其中形成所述驅(qū)動(dòng)器電路的所述步驟包括形成驅(qū)動(dòng)器緩沖器和在所述驅(qū)動(dòng)器緩沖器和所述增強(qiáng)型共源共柵NMOS晶體管的所述柵極節(jié)點(diǎn)之間形成電連接。
15.根據(jù)權(quán)利要求11所述的工藝，其中形成所述驅(qū)動(dòng)器電路的步驟包括形成電平轉(zhuǎn)換器電路。
16.根據(jù)權(quán)利要求11所述的工藝，其中形成所述驅(qū)動(dòng)器電路的所述步驟包括形成邊緣檢測器電路。
17.根據(jù)權(quán)利要求11所述的工藝，其中形成所述驅(qū)動(dòng)器電路的所述步驟包括同時(shí)在所述增強(qiáng)型共源共柵NMOS晶體管中和在所述驅(qū)動(dòng)器電路的驅(qū)動(dòng)器電路NMOS晶體管中形成柵介電層，以使所述增強(qiáng)型共源共柵NMOS晶體管中的所述柵介電層與所述驅(qū)動(dòng)器電路NMOS晶體管中的所述柵介電層具有大致相同的厚度。
18.根據(jù)權(quán)利要求11所述的工藝，其中形成所述驅(qū)動(dòng)器電路的所述步驟包括同時(shí)在所述增強(qiáng)型共源共柵NMOS晶體管中形成第一 η型輕摻雜漏極區(qū)域，即NLDD區(qū)域，以及在所述驅(qū)動(dòng)器電路的驅(qū)動(dòng)器電路NMOS晶體管中形成第二 NLDD區(qū)域。
19.根據(jù)權(quán)利要求11所述的工藝，其中形成所述耗盡型GaNFET的所述步驟包括形成包括金屬的柵極。
20.根據(jù)權(quán)利要求11所述的工藝，其中形成所述耗盡型GaNFET的所述步驟包括形成包括II1-N半導(dǎo)體材料的柵極。
【文檔編號(hào)】H01L29/06GK104037213SQ201410085283
【公開日】2014年9月10日 申請(qǐng)日期:2014年3月10日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】S·彭德哈爾卡, N·特珀?duì)杻?nèi)尼 申請(qǐng)人:德克薩斯儀器股份有限公司