包括垂直導(dǎo)電區(qū)域的電子設(shè)備及其形成工藝的制作方法
【專利摘要】本發(fā)明涉及包括垂直導(dǎo)電區(qū)域的電子設(shè)備及其形成工藝。電子設(shè)備可以包括可以在不同時間形成的不同垂直導(dǎo)電結(jié)構(gòu)。垂直導(dǎo)電結(jié)構(gòu)可以具有相同或不同的形狀。在一種實施例中，絕緣隔離件可以用于幫助使特定的垂直導(dǎo)電結(jié)構(gòu)與工件的另一部分電絕緣，而且絕緣隔離件不能用于使不同的垂直導(dǎo)電結(jié)構(gòu)電絕緣。當(dāng)其它電子組件的形成也可以在任意一個或者兩個特定垂直導(dǎo)電結(jié)構(gòu)當(dāng)中形成時，垂直導(dǎo)電結(jié)構(gòu)可以適合特定的電學(xué)考慮或者工藝流程。
【專利說明】包括垂直導(dǎo)電區(qū)域的電子設(shè)備及其形成工藝

【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容涉及電子設(shè)備及形成電子設(shè)備的工藝，而且更具體地說，涉及包括垂直導(dǎo)電區(qū)域的電子設(shè)備及形成這種設(shè)備的工藝。

【背景技術(shù)】
[0002]絕緣柵場效應(yīng)晶體管(IGFET)是一種可以用在電源切換電路中的常見晶體管類型。IGFET包括源極區(qū)域、漏極區(qū)域、在源極和漏極區(qū)域之間延伸的溝道區(qū)域，以及與溝道區(qū)域相鄰提供的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括與溝道區(qū)域相鄰部署并且通過薄介電層與其隔開的柵極電極層。
[0003]在一種特定的應(yīng)用中，可以使用一對功率晶體管來允許切換電路的輸出端子在兩個不同電壓之間切換。輸出可以連接到高側(cè)功率晶體管的源極并連接到低側(cè)功率晶體管的漏極。在一種特定的物理實施例中，高側(cè)功率晶體管和低側(cè)功率晶體管可以在相同的管芯上并且彼此互連。對于高側(cè)和低側(cè)功率晶體管之間互連的進(jìn)一步改進(jìn)以及與這種互連相關(guān)的工藝整合是期望的。

【專利附圖】

【附圖說明】
[0004]實施例是通過例子說明的而且不受附圖的限制。
[0005]圖1包括工件一部分的橫截面視圖的圖示，該工件包括掩埋的導(dǎo)電區(qū)域、掩埋的絕緣層、半導(dǎo)體層、襯墊層和停止層。
[0006]圖2包括在給層構(gòu)圖以限定溝槽并形成導(dǎo)電栓塞之后圖1工件的橫截面視圖的圖
/Jn ο
[0007]圖3包括在形成垂直導(dǎo)電結(jié)構(gòu)、介電層、水平定向的摻雜區(qū)域和resurf (降低表面電場)區(qū)域之后圖2工件的橫截面視圖的圖示。
[0008]圖4包括在形成絕緣構(gòu)件、構(gòu)圖的導(dǎo)電層、絕緣側(cè)壁隔離件和深體摻雜區(qū)域之后圖3工件的橫截面視圖的圖示。
[0009]圖5包括在形成主體區(qū)域、柵極電極、絕緣層和源極區(qū)域之后圖4工件的橫截面視圖的圖示。
[0010]圖6包括在形成ILD層并且給層構(gòu)圖以限定溝槽之后圖5工件的橫截面視圖的圖
/Jn ο
[0011]圖7包括在溝槽中形成其它垂直導(dǎo)電結(jié)構(gòu)之后圖6工件的橫截面視圖的圖示。
[0012]圖8包括在形成另一個ILD層之后圖7工件的橫截面視圖的圖示。
[0013]圖9包括在給層構(gòu)圖以便限定暴露柵極電極、導(dǎo)電電極構(gòu)件、水平定向的摻雜區(qū)域和沿著開口底部到水平定向的摻雜區(qū)域的重?fù)诫s區(qū)域的接觸開口之后圖8工件的橫截面視圖的圖不。
[0014]圖10包括在給層構(gòu)圖以便限定到主體區(qū)域的開口并且沿著開口底部到主體區(qū)域形成重?fù)诫s區(qū)域之后圖9工件的橫截面視圖的圖示。
[0015]圖11包括在形成導(dǎo)電栓塞之后圖10工件的橫截面視圖的圖示。
[0016]圖12包括在形成用于晶體管結(jié)構(gòu)的第一級互連之后圖11工件的橫截面視圖的圖
/Jn ο
[0017]本領(lǐng)域技術(shù)人員認(rèn)識到，附圖中元件的圖示僅僅是為了簡化和清晰，而不一定是按比例繪制的。例如，圖中有些元件的尺寸可能相對于其它元件夸大了，以幫助提高對本發(fā)明實施例的理解。

【具體實施方式】
[0018]以下描述結(jié)合附圖是為了幫助理解這里所公開的教導(dǎo)而提供的。以下討論將集中到所述教導(dǎo)的具體實現(xiàn)與實施例。這種集中的提供是為了幫助描述所述教導(dǎo)而不應(yīng)當(dāng)解釋為對所述教導(dǎo)范圍或適用性的限制。但是，基于如本申請中所公開的教導(dǎo)，可以使用其它實施例。
[0019]如在此所使用的，關(guān)于一個區(qū)域或結(jié)構(gòu)，術(shù)語“水平定向的”和“垂直定向的”指電流流經(jīng)這個區(qū)域或結(jié)構(gòu)的主要方向。更具體地說，電流可以在垂直方向、水平方向或者垂直與水平方向的組合流經(jīng)一個區(qū)域或結(jié)構(gòu)。如果電流在垂直方向或者在其中垂成分大于水平成分的方向組合中流經(jīng)一個區(qū)域或結(jié)構(gòu)，則這個區(qū)域或結(jié)構(gòu)將被稱為是垂直定向的。類似地，如果電流在水平方向或者在其中水平成分大于垂直成分的方向組合中流經(jīng)一個區(qū)域或結(jié)構(gòu)，則這個區(qū)域或結(jié)構(gòu)將被稱為是水平定向的。
[0020]術(shù)語“金屬”或者其任何變體是要指包括族I至12任何一族中、族13至16中的元素、沿著并在由原子序數(shù)13 (Al),31 (Ga),50 (Sn),51 (Sb)和84 (Po)定義的線之下的元素的材料。金屬不包括Si或Ge。
[0021]術(shù)語“正常操作”和“正常操作狀態(tài)”指電子組件或設(shè)備設(shè)計成在其下操作的條件。這種條件可以從關(guān)于電壓、電流、電容、電阻或其它電參數(shù)的數(shù)據(jù)表或其它信息獲得。因而，正常操作不包括在遠(yuǎn)超出其設(shè)計限制時操作電子組件或設(shè)備。
[0022]術(shù)語“功率晶體管”是要指設(shè)計成在晶體管處于斷開狀態(tài)時在晶體管的源極和漏極或者發(fā)射極和集電極之間維持至少1V差值來正常操作的晶體管。例如，當(dāng)晶體管處于斷開狀態(tài)時，1V可以在源極和漏極之間維持，而不會有結(jié)擊穿或其它不期望的狀況發(fā)生。
[0023]術(shù)語“包括”、“包含”、“具有”或者其任何其它變體是要覆蓋非排它的包括。例如，包括一個特征列表的方法、物品或裝置不一定僅限于那些特征，而是可以包括沒有明確列出或者此類方法、物品或裝置固有的其它特征。另外，除非明確地與此相反地聲明，否則“或者”指包容性或而不是排它性或。例如，條件A或B是由以下任何一個滿足的:A為真(或者存在)而B為假(或者不存在)，A為假(或者不存在)而B為真(或者存在)，以及A和B都為真(或者存在)。
[0024]而且，采用“一個”(“a”或“an”)的使用來描述這里所描述的元件或組件。這樣做僅僅是為了方便并且給出本發(fā)明范圍的一般性意義。除非很清楚其意義相反，否則這種描述應(yīng)當(dāng)理解為包括一個、至少一個,或者單數(shù)也包括復(fù)數(shù),或者反之亦然。例如，當(dāng)這里描述單個元素時，多于一個元素可以代替單個元素使用。類似地，當(dāng)這里描述多于一個元素時，單個元素可以代替多于一個元素。
[0025]基于2011年I月21日版的IUPAC元素周期表，族號對應(yīng)于元素周期表中的列。
[0026]除非另外定義，否則這里所使用的所有技術(shù)和科學(xué)術(shù)語都具有與本發(fā)明所屬領(lǐng)域普通技術(shù)人員通常理解相同的含義。材料、方法和例子僅僅是說明性的而不是要作為限制。就未在此描述的程度而言，關(guān)于具體材料和處理行為的許多細(xì)節(jié)是常規(guī)的而且可以在半導(dǎo)體和電子領(lǐng)域的教科書和其它來源中找到。
[0027]用于不同功率晶體管的晶體管結(jié)構(gòu)可以彼此電連接并且利用垂直導(dǎo)電區(qū)域連接到掩埋的導(dǎo)電區(qū)域。垂直導(dǎo)電區(qū)域可以基本上完全相同的或者可以不同。在一種實施例中，一種類型的垂直導(dǎo)電區(qū)域可以用于一個功率晶體管，而另一種類型的垂直導(dǎo)電區(qū)域可以用于另一個功率晶體管。不同的垂直導(dǎo)電區(qū)域可以用于更好地使垂直導(dǎo)電區(qū)域適合在電子設(shè)備中形成的特定組件。即使對于基本上完全相同的電子組件，由于電壓、電場、電流、電流密度的差別、進(jìn)行電連接的不同高度等，也可以使用半導(dǎo)體層中或者通過其的不同類型的垂直導(dǎo)電結(jié)構(gòu)。不同類型的垂直導(dǎo)電結(jié)構(gòu)可以考慮到用于結(jié)合該不同垂直導(dǎo)電結(jié)構(gòu)的電子設(shè)備的電子、工藝和物理設(shè)計的更大靈活性。在關(guān)于附圖閱讀本說明書之后，這些概念會得到更好理解，附圖僅僅是說明特定的實施例，而不是限定本發(fā)明的范圍。
[0028]在以下描述的非限制性實施例中，電子設(shè)備可以包括切換電路，諸如降壓轉(zhuǎn)換器(Buck converter)。高側(cè)晶體管可以具有f禹合到電源端子,諸如Vd,的載流電極，以及I禹合到輸出端子的另一個載流端子。低側(cè)晶體管可以具有耦合到另一個電源端子，諸如Vs，的載流電極，以及耦合到輸出端子的另一個載流端子。用于高側(cè)和低側(cè)晶體管的控制電極可以耦合到控制單元?；谛枰谳敵龆俗犹峁┑碾妷?，控制單元可以向晶體管發(fā)送適當(dāng)?shù)男盘?。例如，如果輸出?jié)點要基本上為VD，則高側(cè)晶體管被啟用，而低側(cè)晶體管被禁用。如果輸出節(jié)點要基本上為Vs，則高側(cè)晶體管被禁用，而低側(cè)晶體管被啟用。在一種特定的實施例中，高側(cè)和低側(cè)晶體管可以是作為用于高頻電壓調(diào)節(jié)器的電源切換電路一部分的功率晶體管。
[0029]電路示意圖中的晶體管可以物理地實現(xiàn)為單個晶體管結(jié)構(gòu)或者多個晶體管結(jié)構(gòu)。在一種特定的實現(xiàn)中，多個晶體管結(jié)構(gòu)可以把它們的漏極區(qū)域或集電極區(qū)域彼此電連接，把它們的柵極電極或基極區(qū)域彼此電連接，并且把它們的源極區(qū)域或發(fā)射極區(qū)域彼此電連接。以下描述針對高側(cè)功率晶體管和低側(cè)功率晶體管。雖然在一種實施例中只示出或使用了單個晶體管，但是每個晶體管都可以關(guān)于晶體管結(jié)構(gòu)來描述。因而，除非明確地相反聲明，否則對多個晶體管結(jié)構(gòu)的提及也可以覆蓋單個晶體管結(jié)構(gòu)。術(shù)語“HS晶體管結(jié)構(gòu)”指至少為高側(cè)功率晶體管的部分的一個或多個晶體管結(jié)構(gòu)，而術(shù)語“LS晶體管結(jié)構(gòu)”指至少為低側(cè)功率晶體管的部分的一個或多個晶體管結(jié)構(gòu)。
[0030]圖1包括工件100 —部分的橫截面視圖的圖不,其中工件100包括掩埋的導(dǎo)電區(qū)域102、掩埋的絕緣層104、半導(dǎo)體層106、襯墊層(pad layer)108和停止層110 (例如，拋光停止層或者蝕刻停止層)。掩埋的導(dǎo)電區(qū)域102可以包括族14元素(B卩，碳、硅、鍺或者其任意組合)而且可以是重η-型或P-型摻雜。對于本說明書，重?fù)诫s是要指至少lX1019atoms/cm3 (原子數(shù)/立方厘米)的峰值摻雜劑濃度，而輕摻雜是要指小于I X 1019atoms/cm3的峰值摻雜劑濃度。掩埋的導(dǎo)電區(qū)域102可以是重?fù)诫s襯底(例如，重η-型摻雜晶片)的一部分或者是位于相反導(dǎo)電類型的襯底之上或者另一個掩埋的絕緣層(未示出)之上的掩埋的摻雜區(qū)域，其中所述掩埋的絕緣層位于襯底和掩埋的導(dǎo)電區(qū)域102之間。在一種實施例中，掩埋的導(dǎo)電區(qū)域102利用η-型摻雜劑，諸如磷、砷、銻或者其任意組合，重?fù)诫s。在一種特定的實施例中，如果掩埋的導(dǎo)電區(qū)域102的擴散保持低，則掩埋的導(dǎo)電區(qū)域102包括砷或銻，而且在一種特定的實施例中，掩埋的導(dǎo)電區(qū)域102包括銻，以便減少后續(xù)形成的半導(dǎo)體層形成期間自動摻雜的水平(與砷相比較)。掩埋的導(dǎo)電區(qū)域102將用于把高側(cè)晶體管的源極和低側(cè)晶體管的漏極電連接到一起并且作為用于電子設(shè)備的輸出節(jié)點的一部分。
[0031]掩埋的絕緣層104位于掩埋的導(dǎo)電區(qū)域102之上。在正常操作期間，掩埋的絕緣層104幫助隔離掩埋的導(dǎo)電區(qū)域102上的電壓與半導(dǎo)體層106的部分。掩埋的絕緣層104可以包括氧化物、氮化物或者氮氧化物。掩埋的絕緣層104可以包括單個膜或者具有相同或不同成分的多個膜。在一種實施例中，掩埋的絕緣層104可以具有至少大約0.2微米的厚度，并且在進(jìn)一步的實施例中，掩埋的絕緣層104可以具有不大于大約5.0微米的厚度。在一種特定的實施例中，掩埋的絕緣層104具有在大約0.5微米至大約0.9微米范圍內(nèi)的厚度。
[0032]半導(dǎo)體層106位于掩埋的絕緣層104之上并且具有主表面105，晶體管結(jié)構(gòu)和其它電子組件(未示出)將隨后在該主表面上形成。半導(dǎo)體層106可以包括族14元素以及關(guān)于掩埋的導(dǎo)電區(qū)域102所描述的任何摻雜劑或者相反導(dǎo)電類型的摻雜劑。在一種實施例中，半導(dǎo)體層106是厚度在大約0.2微米至大約5.0微米范圍內(nèi)并且摻雜濃度不大于大約I X 1017atoms/cm3的輕摻雜η-型或ρ-型外延硅層，而在另一種實施例中，摻雜濃度是至少大約lX1014atoms/cm3。半導(dǎo)體層106可以位于工件100的全部之上。在形成時或者在選擇性地?fù)诫s半導(dǎo)體層106中的區(qū)域之前半導(dǎo)體層106中的摻雜劑濃度將被稱為本底摻雜劑濃度。
[0033]襯墊層108和停止層110可以隨后在半導(dǎo)體層106上利用熱生長技術(shù)、淀積技術(shù)或者其組合形成。襯墊層108和停止層110中每一層都可以包括氧化物、氮化物、氮氧化物或者其任意組合。在一種實施例中，襯墊層108具有與停止層110不同的成分。在一種特定的實施例中，襯墊層108包括氧化物，而停止層110包括氮化物。
[0034]圖2示出了在給層構(gòu)圖以限定溝槽202并且在形成絕緣隔離件204和垂直導(dǎo)電栓塞222之后的工件，其中溝槽202、絕緣隔離件204和垂直導(dǎo)電結(jié)構(gòu)222中每一種在圖2中都示出了一個。工件中HS晶體管結(jié)構(gòu)在其中形成的部分可以具有溝槽202、絕緣隔離件204和垂直導(dǎo)電結(jié)構(gòu)222，而工件中LS晶體管結(jié)構(gòu)在其中形成的部分不能有溝槽202、絕緣隔離件204和垂直導(dǎo)電結(jié)構(gòu)222。
[0035]構(gòu)圖后的遮蔽層(未示出)在停止層110之上形成。在一種特定的實施例中，襯墊層108、停止層110、半導(dǎo)體層106和掩埋的絕緣層104的暴露部分被除去，以限定溝槽202的初始部分。各向異性蝕刻技術(shù)用于在處理中這個時候形成溝槽202的部分。在一種實施例中，基本上沒有掩埋的絕緣層104被除去，而在另一種實施例中，位于開口下面的掩埋的絕緣層104厚度中只有部分或者基本上全部都被除去。在一種特定的實施例中，每個溝槽202的寬度都是至少大約0.05微米或者大約0.1微米，而在另一種特定的實施例中，每個溝槽202的寬度不大于大約3.0微米、大約2.5微米或者大約I微米。構(gòu)圖后的遮蔽層可以在形成溝槽202之后除去。在一種特定的實施例中，蝕刻劑可以用于除去可能在溝槽202中形成的任何殘留材料。這種蝕刻劑可以各向同性地蝕刻掩埋的絕緣層104的一部分并且底切半導(dǎo)體層106的一部分。在另一種實施例中，蝕刻可以不執(zhí)行。
[0036]絕緣隔離件204可以在溝槽202中形成。也可以被稱為絕緣襯里的絕緣隔離件204可以幫助電絕緣半導(dǎo)體層106與隨后在溝槽202中形成的導(dǎo)電栓塞222。在如所說明的實施例中，可以執(zhí)行熱氧化來形成絕緣隔離件204。在另一種實施例中(未示出)，絕緣層可以保形淀積并被各向異性地蝕刻，以形成絕緣隔離件。絕緣隔離件204具有在大約20nm至大約200nm范圍內(nèi)的寬度。
[0037]在形成導(dǎo)電栓塞222之前，沿溝槽202底部(如圖2中所示出的)任何剩余的絕緣材料，諸如氧化物，都可以被除去，而且溝槽202可以延伸到掩埋的導(dǎo)電區(qū)域102中，以形成進(jìn)入掩埋的導(dǎo)電區(qū)域102的溝槽延伸。在一種實施例中，溝槽延伸可以進(jìn)入掩埋的導(dǎo)電區(qū)域102至少大約0.2微米，而在另一種實施例中，溝槽延伸可以是至少大約0.3微米。在進(jìn)一步的實施例中，溝槽延伸可以不大于大約5.0微米，而在還有另一種實施例中是不大于大約2.0微米。在另一種實施例中，溝槽延伸可以比上述的更深或更淺。絕緣材料的除去和溝槽延伸的形成可以利用各向異性蝕刻技術(shù)來執(zhí)行。
[0038]導(dǎo)電層在停止層110之上并且在溝槽202中形成，而且，在一種特定的實施例中，導(dǎo)電層基本上填滿溝槽202。導(dǎo)電層可以是多晶體并且包括包含金屬或包含半導(dǎo)體的材料。在一種實施例中，導(dǎo)電層可以包括重?fù)诫s的半導(dǎo)體材料，諸如非晶硅或者多晶硅。在另一種實施例中，導(dǎo)電層包括多個膜，諸如粘合膜、阻擋膜和導(dǎo)電填充材料。在一種特定的實施例中，粘合膜可以包括難熔金屬，諸如鈦、鉭、鎢等；阻擋膜可以包括難熔金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等，或者難熔金屬-半導(dǎo)體-氮化物，諸如TaSiN ;而導(dǎo)電填充材料可以包括鎢或者硅化鎢。在一種更特定的實施例中，導(dǎo)電層可以包括Ti/TiN/W。膜的數(shù)量以及那些膜的成分的選擇依賴于電性能、后續(xù)熱循環(huán)的溫度、其它標(biāo)準(zhǔn)或者其任意組合。難熔金屬和包含難熔金屬的化合物可以經(jīng)受高溫(例如，難熔金屬的熔點可以是至少1400°C)、可以保形淀積，并且比重?fù)诫s的η-型硅具有更低的體電阻率。在閱讀本說明書之后，本領(lǐng)域技術(shù)人員將能夠確定導(dǎo)電層的成分滿足他們對特定應(yīng)用的需求或期望。在導(dǎo)電層形成過程中，空隙224可以沿溝槽202的中線在導(dǎo)電栓塞222中形成?？障?24可以是或者可以不是基本相同的尺寸。在如所示出的實施例中，在對應(yīng)于掩埋的絕緣層104的高度形成的空隙可以比在更高高度，諸如與半導(dǎo)體層106橫向相鄰的高度，形成的空隙大。在后續(xù)的圖中空隙224可以存在而沒有示出。
[0039]導(dǎo)電層位于停止層110之上的一部分被除去，以便在溝槽202中形成導(dǎo)電栓塞222，如在圖2實施例中所示出的。如果需要或者期望，則持續(xù)的蝕刻或其它去除操作可以用于使導(dǎo)電栓塞222進(jìn)一步凹進(jìn)溝槽202中，如圖2中所示出的。
[0040]在后續(xù)的圖中，示出了工件的兩個部分，以提高對后續(xù)處理操作如何影響工件不同部分的理解。上部的圖示(更靠近圖紙的頂部)對應(yīng)于工件中形成HS晶體管結(jié)構(gòu)的部分，而下部的圖示(更靠近圖紙的底部)對應(yīng)于工件中形成LS晶體管結(jié)構(gòu)的部分。
[0041]參考圖3中上部的圖示，在存在停止層110的部分的同時(圖3中未示出)，襯墊層的暴露部分被蝕刻并且底切停止層110的部分，以暴露半導(dǎo)體層106靠近溝槽202的部分。在實施例中如圖3所示出的這個時候，可以執(zhí)行溝槽填充材料的附加蝕刻，從而暴露絕緣隔離件204的上表面。絕緣隔離件204的暴露部分被蝕刻，然后停止層110的剩余部分被除去。導(dǎo)電栓塞322在溝槽中形成并且?guī)椭褜?dǎo)電栓塞222電連接到隨后將在半導(dǎo)體層106中形成的摻雜區(qū)域。除導(dǎo)電栓塞322可以或者不可以在溝槽202中凹進(jìn)去之外，導(dǎo)電栓塞322可以利用用于導(dǎo)電栓塞222形成的任何材料與方法形成。導(dǎo)電栓塞222和322可以包括相同的材料或者不同的材料并且可以利用相同的技術(shù)或不同的技術(shù)形成。導(dǎo)電栓塞222和322的組合可以形成垂直導(dǎo)電結(jié)構(gòu)342。在后續(xù)的圖中，垂直導(dǎo)電結(jié)構(gòu)342用于指稱電栓塞222和322的組合。在其中不使用掩埋的絕緣層104的替換實施例中(未示出)，垂直導(dǎo)電結(jié)構(gòu)342可以是半導(dǎo)體層106中摻雜區(qū)域的形式，這種摻雜區(qū)域可以利用一種或多種離子注入形成。因而，垂直導(dǎo)電區(qū)域可以是垂直導(dǎo)電結(jié)構(gòu)、垂直摻雜區(qū)域或者其任意組合。在過程中的這個時候，襯墊層108和停止層110的剩余部分可以從工件除去。
[0042]參考圖3中的兩個圖示，形成了介電層402、水平定向的摻雜區(qū)域422和resurf區(qū)域442。水平定向的摻雜區(qū)域422可以是至少晶體管結(jié)構(gòu)的漏極區(qū)域的部分。在正常的操作狀態(tài)，載荷子(例如，電子)或電流主要在水平方向流經(jīng)水平定向的摻雜區(qū)域422。水平定向的摻雜區(qū)域422可以具有小于大約I X 1019atoms/cm3且至少大約I X 1016atoms/cm3的摻雜劑濃度，而且在一種實施例中深度小于大約0.9微米,而在另一種實施例中小于大約0.5微米。在一種特定的實施例中，水平定向的摻雜區(qū)域422是η-型摻雜。
[0043]Resurf區(qū)域442可以幫助保持更多電流流經(jīng)水平定向的摻雜區(qū)域422而不是進(jìn)入水平定向的摻雜區(qū)域422下面的半導(dǎo)體層106。參考圖3中上部的圖示，resurf區(qū)域442可以不在水平定向的摻雜區(qū)域422中將形成用于高側(cè)晶體管的漏極觸點的一部分下面延伸。Resurf區(qū)域442可以具有不大于大約5 X 1017atoms/cm3且至少大約I X 1016atoms/cm3的慘雜劑濃度，而且在一種實施例中深度小于大約1.5微米,而在另一種實施例中小于大約1.2微米。在主表面105下面,Resurf區(qū)域442的峰值濃度可以在大約0.5微米至大約0.9微米的范圍內(nèi)。在一種特定的實施例中，resurf區(qū)域442是ρ-型摻雜。
[0044]在一種實施例中，水平定向的摻雜區(qū)域422可以在resurf區(qū)域442之前形成。在另一種實施例中，水平定向的摻雜區(qū)域422可以在resurf區(qū)域442之后形成。
[0045]圖4包括在形成絕緣層502、導(dǎo)電電極532、絕緣構(gòu)件542、絕緣隔離件544和深體摻雜區(qū)域562之后的圖示。絕緣層502可以利用熱生長技術(shù)、淀積技術(shù)或者其組合形成。絕緣層502可以包括氧化物、氮化物、氮氧化物或者其組合。在一種實施例中，絕緣層502包括氮化物并且具有在大約20nm至大約90nm范圍內(nèi)的厚度。用于導(dǎo)電電極532的導(dǎo)電層淀積在絕緣層502之上。導(dǎo)電層包括導(dǎo)電材料或者可以通過例如摻雜使其導(dǎo)電。更特別地，導(dǎo)電層可以包括摻雜的半導(dǎo)體材料(例如，重?fù)诫s的非晶硅、多晶硅等)、包含金屬的材料(難熔金屬、難熔金屬氮化物、難熔金屬硅化物等)，或者其任意組合。導(dǎo)電層具有在大約0.05微米至大約0.5微米范圍內(nèi)的厚度。導(dǎo)電層被構(gòu)圖，以限定開口 534，其中用于HS晶體管結(jié)構(gòu)的漏極觸點在該開口中形成。
[0046]用于絕緣構(gòu)件542的絕緣層淀積在用于導(dǎo)電電極532的構(gòu)圖后的導(dǎo)電層之上和開口 534中。絕緣層可以包括一個或多個絕緣膜。絕緣層可以包括氧化物、氮化物、任何氮氧化物或者有機電介質(zhì)。絕緣層具有在大約0.2微米至大約2.0微米范圍內(nèi)的厚度。遮蔽層(未示出)在絕緣層之上形成并且被構(gòu)圖，以限定開口，其中晶體管結(jié)構(gòu)在該開口中形成。絕緣層的部分被構(gòu)圖，以形成絕緣構(gòu)件542，而且遮蔽特征被除去。構(gòu)圖后的導(dǎo)電層的暴露部分被除去，以形成導(dǎo)電電極532，該導(dǎo)電電極532幫助減小晶體管結(jié)構(gòu)中的漏極-柵極電容。絕緣隔離件544沿構(gòu)圖后的導(dǎo)電層532和絕緣構(gòu)件542的側(cè)壁形成。在一種特定的實施例中，絕緣隔離件544包括氮化物并且通過把氮化物層淀積到大約20nm至大約90nm范圍內(nèi)的厚度并且各向異性地蝕刻氮化物層以形成絕緣隔離件544來形成。由絕緣隔離件544限定的開口位于半導(dǎo)體層106中將形成深體摻雜區(qū)域562及源極和溝道區(qū)域的部分之上。
[0047]相對于漏極區(qū)域與隨后形成的溝道區(qū)域之間的雪崩擊穿，深體摻雜區(qū)域562可以在晶體管結(jié)構(gòu)的漏極區(qū)域與深體摻雜區(qū)域562之間的雪崩擊穿期間提供替換路徑。在一種實施例中，深體摻雜區(qū)域562的峰值濃度比溝道區(qū)域的峰值濃度深至少大約0.1微米，而在另一種實施例中，深體摻雜區(qū)域562的峰值濃度比溝道區(qū)域的峰值濃度深不大于大約0.9微米。在進(jìn)一步的實施例中，深體摻雜區(qū)域562的峰值濃度在主表面105下面大約0.6微米至大約1.1微米的范圍內(nèi)。深體摻雜區(qū)域562可以利用單一的注入物或者注入物的組合形成。深體摻雜區(qū)域562可以或者可以不接觸掩埋的絕緣層104。對于單一注入物或者對于具有最低投射(projected)范圍的注入物(或者注入物的組合)，劑量可以在大約5X 1131ns/cm2 (離子數(shù)/平方厘米)至大約5 X 1014icons/cm2的范圍內(nèi)。
[0048]圖5包括在形成柵極介電層602、柵極電極622、沿柵極電極622的暴露表面的絕緣層624、主體區(qū)域642以及源極區(qū)域644之后工件的圖示。主體區(qū)域642可以包括用于晶體管結(jié)構(gòu)的溝道區(qū)域。主體區(qū)域642具有與溝道區(qū)域和深體摻雜區(qū)域562相同的導(dǎo)電類型并且可以具有至少大約lX1018atomS/Cm3的峰值摻雜劑濃度。在另一種未示出的實施例中，用于晶體管結(jié)構(gòu)的溝道區(qū)域可以單獨形成。這種溝道區(qū)域可以通過離子注入形成，劑量在大約5X 10121ns/cm2至大約5 X 10131ns/cm2的范圍內(nèi)。能量可以選擇成獲得大約0.05微米至大約0.3微米的投射范圍。
[0049]介電層402的暴露部分通過蝕刻被除去，而且柵極介電層602在沿開口底部的暴露表面之上形成。在一種特定的實施例中，柵極介電層602包括氧化物、氮化物、氮氧化物或者其任意組合并且具有大約5nm至大約50nm范圍內(nèi)的厚度。柵極電極622位于柵極介電層602之上并且與導(dǎo)電電極532隔開并電隔離。柵極電極622可以通過淀積一層在淀積時就導(dǎo)電或者可以隨后使其導(dǎo)電的材料來形成。這層材料可以包括包含金屬或者包含半導(dǎo)體的材料。在一種實施例中，這層淀積成大約0.1微米至大約0.5微米的厚度。這層材料被蝕刻，以形成柵極電極622。在所示出的實施例中，柵極電極622的形成沒有利用掩模并且具有側(cè)壁隔離件的形狀。柵極電極622在其基部的寬度基本上與淀積時層的厚度相同。
[0050]絕緣層624可以從柵極電極622熱生長或者可以淀積在工件之上。絕緣層624的厚度可以在大約1nm至大約30nm的范圍內(nèi)。源極區(qū)域644從主體區(qū)域642的部分形成。源極區(qū)域644中每一個都可以包括延伸部分和重?fù)诫s部分。延伸部分可以具有高于大約5X1017atoms/cm3并低于大約5 X 1019atoms/cm3的摻雜劑濃度。如果需要或者期望，則附加的絕緣隔離件集合(未示出)可以在形成源極區(qū)域644的重?fù)诫s部分之前形成。這種絕緣隔離件的形成覆蓋了源極區(qū)域644的延伸部分并且使重?fù)诫s部分進(jìn)一步從柵極電極622移位。絕緣隔離件可以通過淀積絕緣層并各向異性地蝕刻絕緣層來形成。絕緣隔離件可以包括氧化物、氮化物、氮氧化物或者其任意組合，并且在絕緣隔離件的基部具有大約50nm至大約200nm范圍內(nèi)的寬度。
[0051]用于源極區(qū)域644的重?fù)诫s部分的摻雜可以在形成絕緣層624之后執(zhí)行。源極區(qū)域644的重?fù)诫s部分可以允許隨后進(jìn)行歐姆接觸并且具有至少大約I X 1019atoms/cm3的摻雜劑濃度。源極區(qū)域644可以利用離子注入形成、具有與主體區(qū)域642相反的導(dǎo)電類型，以及與水平定向的摻雜區(qū)域422和掩埋的導(dǎo)電區(qū)域102相同的導(dǎo)電類型。
[0052]雖然在圖6中沒有示出，但是處理繼續(xù)到把垂直導(dǎo)電結(jié)構(gòu)342、主體區(qū)域642和源極區(qū)域644在每個HS晶體管結(jié)構(gòu)中彼此電連接。構(gòu)圖后的遮蔽層可以在工件之上形成并且限定在垂直導(dǎo)電結(jié)構(gòu)342之上并與源極區(qū)域644的部分相鄰的開口。在該開口中，柵極介電層602、源極區(qū)域644以及主體區(qū)域642的部分被蝕刻。開口的底部可以在主體區(qū)域642或者深體摻雜區(qū)域562中。摻雜劑可以注入到主體區(qū)域642或者深體摻雜區(qū)域562或者其組合當(dāng)中，以增加摻雜劑濃度高到足以允許形成歐姆接觸。
[0053]繼續(xù)該實施例，構(gòu)圖后的遮蔽層可以被除去，并且柵極介電層602的暴露部分可以從源極區(qū)域644之上除去。難熔金屬可以淀積并發(fā)生反應(yīng)，以便從硅的暴露部分形成金屬硅化物。金屬硅化物可以從源極區(qū)域644、主體區(qū)域642和垂直導(dǎo)電結(jié)構(gòu)342的部分形成(如果暴露的部分包括硅的話)，而且如果其暴露的話，則可能還有柵極電極622的上部。金屬硅化物可以是與源極區(qū)域644、主體區(qū)域642和垂直導(dǎo)電結(jié)構(gòu)342相鄰并且使它們彼此電連接的導(dǎo)電條的形式。因而，對于HS晶體管結(jié)構(gòu)，源極區(qū)域644和主體區(qū)域642可以經(jīng)垂直導(dǎo)電結(jié)構(gòu)342電連接到掩埋的導(dǎo)電區(qū)域102。關(guān)于這種特征的形成的附加細(xì)節(jié)可以在US2010/0327350中找到，該申請的教導(dǎo)關(guān)于導(dǎo)電條以及把源極和主體區(qū)域電連接到垂直導(dǎo)電結(jié)構(gòu)。
[0054]對于上述特定實施例，LS晶體管結(jié)構(gòu)可以在該工藝流程的一些或全部期間受到保護(hù)。在一種特定的實施例中，源極區(qū)域644和柵極電極622的上部可以硅化，但是在過程中這個時候LS晶體管結(jié)構(gòu)的主體區(qū)域642將不暴露而且將不硅化。
[0055]為了簡化對如所說明的實施例中其它特征的理解，硅化及垂直導(dǎo)電結(jié)構(gòu)342、主體區(qū)域642和源極區(qū)域644電連接的細(xì)節(jié)沒有示出。本領(lǐng)域技術(shù)人員將認(rèn)識到，對于HS晶體管結(jié)構(gòu)，垂直導(dǎo)電結(jié)構(gòu)342、主體區(qū)域642和源極區(qū)域644將彼此電連接，而且其它技術(shù)可以用于形成這種電連接，這種電連接可以在過程中這個時候或者稍后某個時間形成。
[0056]在過程中這個時候并且如圖6和7中所示出的，垂直導(dǎo)電結(jié)構(gòu)將為LS晶體管結(jié)構(gòu)形成，該垂直導(dǎo)電結(jié)構(gòu)使水平定向的摻雜區(qū)域422和掩埋的導(dǎo)電區(qū)域102彼此電連接。圖6包括在形成層間介電(ILD)層662并且給該層構(gòu)圖以限定溝槽682之后工件的圖示。ILD層662可以包括氧化物、氮化物、氮氧化物、有機電介質(zhì)或者其任意組合。ILD層662可以包括具有基本上恒定或者變化的成分(例如，進(jìn)一步來自半導(dǎo)體層106的高磷含量)的單個膜或者多個離散的膜。蝕刻停止膜、抗反射膜或者其組合可以在ILD層662內(nèi)或之上使用，以幫助處理。ILD層662可以淀積到大約0.5微米至大約2.0微米范圍內(nèi)的厚度。ILD層662可以被平面化，以改善后續(xù)處理操作期間(例如，平版印刷、后續(xù)拋光等)的工藝邊際(processmargin)。
[0057]構(gòu)圖后的遮蔽層(未示出)在ILD層662之上形成。HS晶體管結(jié)構(gòu)受構(gòu)圖后的遮蔽層的保護(hù)，而且因此，沒有溝槽682在圖6上部的圖示中形成。構(gòu)圖后的遮蔽層中的開口可以在工件中形成溝槽682的部分之上形成。參考圖6中下部的圖示，ILD層662、絕緣構(gòu)件542、導(dǎo)電電極532、絕緣層502、介電層402、水平定向的摻雜區(qū)域422、resurf區(qū)域442、半導(dǎo)體層106和掩埋的絕緣層104的部分被構(gòu)圖，以限定與LS晶體管結(jié)構(gòu)相鄰的溝槽682。如果需要或者期望，則溝槽682可以延伸到掩埋的導(dǎo)電區(qū)域102中大約0.2微米至大約2.0微米的范圍。在另一種實施例中，溝槽682可以比以上所述的更深或更淺。在進(jìn)一步的實施例中，掩埋的絕緣層104可以不存在。溝槽682可以完全或者只部分地延伸到掩埋的導(dǎo)電區(qū)域102。如果溝槽682只部分地而不是完全延伸到掩埋的導(dǎo)電區(qū)域102，則溝槽682的底部可以被摻雜，以確保半導(dǎo)體層106沿溝槽底部的部分電連接到掩埋的導(dǎo)電區(qū)域102。
[0058]參考圖6，溝槽682具有使得后續(xù)形成的導(dǎo)電層基本上完全填滿溝槽682的寬度。在一種實施例中，溝槽682可以具有至少大約0.5微米的寬度，而在另一種實施例中，溝槽682可以具有至少大約0.8微米的寬度。在一種實施例中，溝槽682可以不大于3.0微米，而在另一種實施例中，溝槽682可以不大于大約2.5微米。在一種特定的實施例中，溝槽682具有大約1.1微米至大約2.0微米范圍內(nèi)的寬度。
[0059]圖7包括在形成垂直導(dǎo)電結(jié)構(gòu)702之后的圖示。垂直導(dǎo)電結(jié)構(gòu)702可以使水平定向的摻雜區(qū)域422和掩埋的導(dǎo)電區(qū)域102彼此電連接。水平定向的摻雜區(qū)域422是至少用于所形成的晶體管結(jié)構(gòu)的漏極區(qū)域的部分。因而，垂直導(dǎo)電結(jié)構(gòu)702使掩埋的導(dǎo)電區(qū)域102和LS晶體管結(jié)構(gòu)的漏極區(qū)域彼此電連接。另外，垂直導(dǎo)電結(jié)構(gòu)342使掩埋的導(dǎo)電區(qū)域102和HS晶體管結(jié)構(gòu)的源極區(qū)域644彼此電連接。因此，LS晶體管結(jié)構(gòu)的漏極區(qū)域和HS晶體管結(jié)構(gòu)的源極區(qū)域644經(jīng)垂直導(dǎo)電結(jié)構(gòu)342和702彼此電連接并且連接到掩埋的導(dǎo)電區(qū)域102。掩埋的導(dǎo)電區(qū)域102可以電連接到用于切換電路的輸出端子。
[0060]垂直導(dǎo)電結(jié)構(gòu)702可以從在ILD層662之上及溝槽682中形成的導(dǎo)電層形成。在一種特定的實施例中，導(dǎo)電層基本上完全填滿溝槽682。導(dǎo)電層可以包括包含金屬或包含半導(dǎo)體的材料。在一種實施例中，導(dǎo)電層可以包括重?fù)诫s的半導(dǎo)體材料，諸如非晶硅或多晶硅。在另一種實施例中，導(dǎo)電層包括多個膜，諸如粘合膜、阻擋膜和導(dǎo)電填充材料。在一種特定的實施例中，粘合膜可以包括難熔金屬，諸如鈦、鉭、鎢等；阻擋膜可以包括難熔金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等，或者難熔金屬-半導(dǎo)體-氮化物，諸如TaSiN ;而導(dǎo)電填充材料可以包括鎢或者硅化鎢。在一種更特定的實施例中，導(dǎo)電層可以包括Ti/TiN/W。膜的數(shù)量以及那些膜的成分的選擇依賴于電性能、后續(xù)熱循環(huán)的溫度、其它標(biāo)準(zhǔn)或者其任意組合。難熔金屬和包含難熔金屬的化合物可以經(jīng)受高溫(例如，難熔金屬的熔點可以是至少1400°C)、可以保形淀積，并且比重?fù)诫s的η-型硅具有更低的體電阻率。在閱讀本說明書之后，本領(lǐng)域技術(shù)人員將能夠確定導(dǎo)電層的成分滿足他們對特定應(yīng)用的需求或期望。用于形成垂直導(dǎo)電結(jié)構(gòu)702的導(dǎo)電層可以基本上沒有空隙，或者，如果有任何空隙的話，則這種空隙可以小于垂直導(dǎo)電結(jié)構(gòu)342中的空隙。如果垂直導(dǎo)電結(jié)構(gòu)702中任意一個在對應(yīng)于掩埋的絕緣層104的高度具有空隙，則處于垂直導(dǎo)電結(jié)構(gòu)342中對應(yīng)位置的空隙會比垂直導(dǎo)電結(jié)構(gòu)702中每個這種空隙都大。
[0061]導(dǎo)電層位于ILD層662之上的部分被除去。這種去除可以利用化學(xué)_機械拋光或者毪式蝕刻(blanket etching)技術(shù)來執(zhí)行。執(zhí)行蝕刻或其它去除操作，以便使導(dǎo)電層進(jìn)一步凹進(jìn)溝槽682中，形成垂直導(dǎo)電結(jié)構(gòu)702。垂直導(dǎo)電結(jié)構(gòu)702最上面的高度至少位于與溝槽682緊鄰的水平定向的摻雜區(qū)域422的最低高度。由于垂直導(dǎo)電結(jié)構(gòu)702最上面的高度延伸到比水平定向的摻雜區(qū)域422高的高度，因此耦合到導(dǎo)電電極532的寄生電容可能變得顯著。在一種特定的實施例中，垂直導(dǎo)電結(jié)構(gòu)702可以延伸到不高于主表面105的高度。沒有垂直導(dǎo)電結(jié)構(gòu)702被導(dǎo)電電極532覆蓋。從頂部看，垂直導(dǎo)電結(jié)構(gòu)702可以在緊鄰的導(dǎo)電電極532對之間。
[0062]垂直導(dǎo)電結(jié)構(gòu)702是垂直導(dǎo)電區(qū)域的例子。在另一種實施例中，可以使用不同類型的垂直導(dǎo)電區(qū)域。例如，在其中不存在掩埋的絕緣層104的實施例中，垂直導(dǎo)電區(qū)域可以是垂直導(dǎo)電結(jié)構(gòu)702或者可以通過摻雜水平定向的摻雜區(qū)域422、resurf區(qū)域442和半導(dǎo)體層106的部分以形成從水平定向的摻雜區(qū)域422到掩埋的導(dǎo)電區(qū)域102延伸的重?fù)诫s區(qū)域來形成。該重?fù)诫s區(qū)域具有與水平定向的摻雜區(qū)域422相同的導(dǎo)電類型并且可以具有與垂直導(dǎo)電結(jié)構(gòu)702相似的形狀。該重?fù)诫s區(qū)域可以利用處于不同能量的不同注入物形成，使得在水平定向的摻雜區(qū)域422與掩埋的導(dǎo)電區(qū)域102之間進(jìn)行相對低電阻的連接。當(dāng)垂直導(dǎo)電結(jié)構(gòu)被重?fù)诫s區(qū)域代替時，重?fù)诫s區(qū)域可以在工藝流程中更早地形成。
[0063]圖8包括在形成ILD層802之后工件的圖示。ILD層802在垂直導(dǎo)電結(jié)構(gòu)702之上形成并且隨后完全填滿溝槽682的剩余部分(在圖7中標(biāo)記)。ILD層802可以包括如前面關(guān)于ILD層662所述的任何材料、膜和厚度。ILD層802可以具有與ILD層662相同或不同的材料、膜和厚度。ILD層802可以平面化。在如圖8中所示出的實施例中，ILD層802的一部分覆蓋在ILD層662上面。在另一種實施例中(未示出)，基本上覆蓋在ILD層662上面的ILD層802的全部都可以被除去。
[0064]構(gòu)圖后的遮蔽層(未示出)在工件之上形成并且限定開口，觸點開口隨后將在該開口下形成。在如圖9所示出的實施例中，ILD層802和662、絕緣構(gòu)件542、絕緣層624和絕緣隔離件522被構(gòu)圖，以限定接觸開口，包括到柵極電極622的開口 922、到導(dǎo)電電極532的開口 932和到至少是用于HS晶體管結(jié)構(gòu)的漏極區(qū)域的部分的水平定向的摻雜區(qū)域422的開口。開口 952的底部可以被摻雜，以形成重?fù)诫s區(qū)域942，該區(qū)域允許形成到水平定向的摻雜區(qū)域422的歐姆接觸。重?fù)诫s區(qū)域942具有與水平定向的摻雜區(qū)域422相同的導(dǎo)電類型和至少I X 1019atoms/cm3的摻雜劑濃度。
[0065]圖10包括在給層構(gòu)圖以便限定開口 1052并且形成摻雜區(qū)域1042之后工件的圖示。開口 1052允許對LS晶體管結(jié)構(gòu)制造源極/主體觸點。ILD層802和662及柵極介電層602可以被構(gòu)圖，以限定開口 1052。開口 1052延伸通過源極區(qū)域644到達(dá)主體區(qū)域642。在另一種實施例中，開口 1052可以延伸通過主體區(qū)域642到達(dá)深體摻雜區(qū)域562。開口1052的底部可以被摻雜，以形成重?fù)诫s區(qū)域1042，該區(qū)域允許形成到主體區(qū)域642的歐姆接觸。重?fù)诫s區(qū)域1042具有與主體區(qū)域642相同的導(dǎo)電類型和至少I X 1019atoms/cm3的摻雜劑濃度。
[0066]在一種實施例中，在形成開口 1052之后，犧牲層(未示出)可以沿源極區(qū)域644的暴露部分形成，以減少這種區(qū)域反摻雜(counterdoping)的可能性。如果需要或者期望,貝U犧牲層可以沿開口 1052的底部各向異性地被蝕刻。重?fù)诫s區(qū)域1042可以通過離子注入或者其它合適的摻雜技術(shù)形成。工件可以退火，以激活在接觸開口工序中引入到工件中的摻雜劑。在摻雜與退火之后，犧牲層被除去，以暴露源極區(qū)域644的暴露部分。
[0067]圖11包括在形成導(dǎo)電栓塞1122、1132、1142和1152之后的圖示。導(dǎo)電栓塞1122電連接到晶體管結(jié)構(gòu)的柵極電極622，導(dǎo)電栓塞1132電連接到導(dǎo)電電極532，導(dǎo)電栓塞1142電連接到重?fù)诫s區(qū)域942，而導(dǎo)電栓塞1152電連接到源極區(qū)域644。在一種實施例中，ILD層802中沒有導(dǎo)電栓塞電連接到垂直導(dǎo)電結(jié)構(gòu)342和702。
[0068]在一種實施例中，導(dǎo)電栓塞1122、1132、1142和1152可以利用多個膜形成。在一種實施例中，包括難熔金屬的層可以淀積在工件之上及開口 922、932、952和1052中(在圖10中標(biāo)記)，其中難熔金屬諸如T1、Ta、W、Co、Pt等。如果需要或期望，則包括金屬氮化物層的層可以淀積在包括難熔金屬的層之上。工件可以退火，使得包括難熔金屬的層的部分與暴露的硅，諸如基本上單晶或多晶硅，選擇性地發(fā)生反應(yīng)，以形成金屬硅化物。因而，柵極電極622、導(dǎo)電電極532、源極區(qū)域644、水平定向的摻雜區(qū)域422、主體區(qū)域642及重?fù)诫s區(qū)域942和1042的部分可以與包括難熔金屬的層中的金屬發(fā)生反應(yīng)，以形成金屬硅化物。接觸絕緣層的、包括難熔金屬的層的部分不發(fā)生反應(yīng)。金屬氮化物層可以形成，以進(jìn)一步填充開口的一部分，但不是其剩余部分。金屬氮化物層可以充當(dāng)阻擋層。一層導(dǎo)電材料填充接觸開口 922、934、952和1052的剩余部分。包括難熔金屬的層、金屬氮化物層和覆蓋在ILD層802之上的導(dǎo)電材料的部分被除去，以形成導(dǎo)電栓塞1122、1132、1142和1152。
[0069]圖12包括在形成第一級互連之后工件的圖示。ILD層1202可以包括如前面關(guān)于ILD層662所述的任何成分。ILD層1202可以具有與ILD層662基本上相同的成分或者不同的成分。ILD層1202被構(gòu)圖，以限定通孔開口。
[0070]形成至少部分地在ILD層1202中的開口內(nèi)延伸的互連1222、1232、1242、1322、1332和1342?；ミB1222和1322電連接到導(dǎo)電栓塞1122和柵極電極622?；ミB1232和1332電連接到導(dǎo)電栓塞1132和導(dǎo)電電極532?；ミB1242電連接到導(dǎo)電栓塞1142和HS晶體管結(jié)構(gòu)的水平定向的摻雜區(qū)域422?；ミB1342電連接到導(dǎo)電栓塞1152、源極區(qū)域644和LS晶體管結(jié)構(gòu)的主體區(qū)域642。在一種實施例中，互連1242電連接到電源端子，諸如VD，而互連1342電連接到電源端子，諸如Vs。
[0071]互連1222可以是同一個互連的部分或者可以是在不同互連級電連接的不同互連?；ミB1322可以是同一個互連的部分或者可以是在不同互連級電連接的不同互連?；ミB1222不可以電連接到互連1322，因此HS晶體管結(jié)構(gòu)可以獨立于LS晶體管結(jié)構(gòu)被控制。
[0072]在圖12上部的圖示中，導(dǎo)電電極532和源極區(qū)域644彼此電連接?；ミB1232可以在圖12中未示出的一個位置電連接到掩埋的導(dǎo)電區(qū)域102。在圖12下部的圖示中，導(dǎo)電電極532和源極區(qū)域644彼此電連接?；ミB1332和1342可以彼此電連接。在一種特定的實施例中，互連1332和1342彼此電連接并且連接到電源端子，諸如Vs。在另一種特定的實施例中，互連1232不電連接到互連1332、1342或者其任意組合。
[0073]雖然沒有示出，但是，根據(jù)需要或期望，附加的或者更少的層或特征可以用于形成電子設(shè)備。場隔離區(qū)域沒有示出，但是可以用于幫助電隔離功率晶體管的部分。在另一種實施例中，可以使用更多的絕緣與互連級。鈍化層可以在工件之上或者在互連層中形成。在閱讀本說明書之后，本領(lǐng)域技術(shù)人員將能夠確定用于他們特定應(yīng)用的層與特征。
[0074]電子設(shè)備可以包括基本上與圖12中所示出晶體管結(jié)構(gòu)基本上完全相同的許多其它晶體管結(jié)構(gòu)。例如，基本上與圖12上部圖示中晶體管結(jié)構(gòu)相似的晶體管結(jié)構(gòu)可以彼此并聯(lián)，以形成晶體管，諸如高側(cè)晶體管，而基本上與圖12下部圖示中晶體管結(jié)構(gòu)相似的晶體管結(jié)構(gòu)可以彼此并聯(lián)，以形成晶體管，諸如低側(cè)晶體管。這種配置可以給予電子設(shè)備足夠有效的溝道寬度，這種溝道寬度可以支持在電子設(shè)備正常操作期間所使用的相對高的電流流。
[0075]在還有另一種實施例中，一個或多個雙極晶體管可以代替場效應(yīng)晶體管使用。在這種實施例中，載流電極可以代替源極區(qū)域與漏極區(qū)域而包括發(fā)射極區(qū)域與集電極區(qū)域，并且控制電極可以代替柵極電極而包括基極區(qū)域。如果使用掩埋的集電極，則掩埋的集電極可以被構(gòu)圖，以允許到掩埋的導(dǎo)電區(qū)域102的適當(dāng)隔離的連接。
[0076]如在此所述的實施例可以允許使用也適用于電子設(shè)備中可操作在不同電壓、電場、電流、電流密度等的不同組件的不同垂直導(dǎo)電結(jié)構(gòu)。垂直導(dǎo)電結(jié)構(gòu)342在工藝流程中相對早地形成并且被絕緣隔離件204包圍，其中絕緣隔離件204可以幫助保持電流流經(jīng)垂直導(dǎo)電結(jié)構(gòu)342。垂直導(dǎo)電結(jié)構(gòu)702沒有包圍它們的絕緣隔離件。垂直導(dǎo)電結(jié)構(gòu)702可以在過程中稍后形成，因為不執(zhí)行熱氧化以絕緣垂直導(dǎo)電結(jié)構(gòu)702。
[0077]當(dāng)比較垂直導(dǎo)電結(jié)構(gòu)342和702時，與形成垂直導(dǎo)電結(jié)構(gòu)702相比，更多的掩埋絕緣層104可以在形成垂直導(dǎo)電結(jié)構(gòu)342的時候被除去。在一種特定的實施例中，垂直導(dǎo)電結(jié)構(gòu)342的部分位于與掩埋的絕緣層104相同的高度并且具有最大寬度，而其它部分位于高于掩埋的絕緣層104的高度并且具有最小寬度。垂直導(dǎo)電結(jié)構(gòu)702的部分位于與掩埋的絕緣層104相同的高度并且具有最大寬度，而其它部分位于高于掩埋的絕緣層104的高度并且具有最小寬度。垂直導(dǎo)電結(jié)構(gòu)342的最大寬度與最小寬度之比大于垂直導(dǎo)電結(jié)構(gòu)702的最大寬度與最小寬度之比。
[0078]許多不同方面與實施例都是可能的。以下描述那些方面與實施例中的一些。在閱讀本說明書之后，本領(lǐng)域技術(shù)人員將認(rèn)識到，那些方面與實施例僅僅是說明性的而不限制本發(fā)明的范圍。實施例可以符合以下列出的一個或多個條款。
[0079]條款1.一種電子設(shè)備，可以包括掩埋的導(dǎo)電區(qū)域以及具有主表面和相反表面的半導(dǎo)體層，其中掩埋的導(dǎo)電區(qū)域部署成相比主表面來說更靠近相反的表面。該電子設(shè)備還可以包括與主表面相鄰并且朝著掩埋的導(dǎo)電區(qū)域延伸通過半導(dǎo)體層的第一垂直導(dǎo)電區(qū)域，其中第一垂直導(dǎo)電區(qū)域電連接到掩埋的導(dǎo)電區(qū)域；以及在半導(dǎo)體層中相比主表面來說更靠近掩埋的導(dǎo)電區(qū)域的第一點處部署在半導(dǎo)體層和第一垂直導(dǎo)電區(qū)域之間的絕緣層。該電子設(shè)備還可以包括與主表面相鄰并且朝著掩埋的導(dǎo)電區(qū)域延伸通過半導(dǎo)體層的第二垂直導(dǎo)電區(qū)域，其中第二垂直導(dǎo)電區(qū)域電連接到掩埋的導(dǎo)電區(qū)域，而且其中在半導(dǎo)體層和第二垂直導(dǎo)電區(qū)域之間在半導(dǎo)體層中相比主表面來說更靠近掩埋的導(dǎo)電區(qū)域的第二點處沒有部署絕緣層。
[0080]條款2.根據(jù)條款I(lǐng)的電子設(shè)備，其中半導(dǎo)體層限定溝槽，而且第二垂直導(dǎo)電區(qū)域包括位于溝槽中并且與半導(dǎo)體層鄰接的垂直導(dǎo)電結(jié)構(gòu)。
[0081]條款3.根據(jù)條款I(lǐng)的電子設(shè)備，其中第一垂直導(dǎo)電區(qū)域和第二垂直導(dǎo)電區(qū)域具有不同的成分。
[0082]條款4.根據(jù)條款I(lǐng)的電子設(shè)備,還包括第一晶體管結(jié)構(gòu)和與第一晶體管結(jié)構(gòu)隔開的第二晶體管結(jié)構(gòu)，其中第一和第二晶體管結(jié)構(gòu)經(jīng)第一垂直導(dǎo)電區(qū)域、掩埋的導(dǎo)電區(qū)域和第二導(dǎo)電區(qū)域彼此耦合。
[0083]條款5.根據(jù)條款4的電子設(shè)備，還包括包含第一源極區(qū)域的第一晶體管結(jié)構(gòu)，其中第一垂直導(dǎo)電區(qū)域使第一源極區(qū)域和掩埋的導(dǎo)電區(qū)域彼此電連接；及包括第二漏極區(qū)域的第二晶體管結(jié)構(gòu)，其中第二垂直導(dǎo)電區(qū)域使第二漏極區(qū)域和掩埋的導(dǎo)電區(qū)域彼此電連接。
[0084]條款6.根據(jù)條款5的電子設(shè)備，還包括覆蓋在第一漏極區(qū)域之上的第一導(dǎo)電電極，覆蓋在第二漏極區(qū)域之上的第二導(dǎo)電電極，或者二者都包括。
[0085]條款7.根據(jù)條款6的電子設(shè)備，其中第二晶體管結(jié)構(gòu)還包括第二源極區(qū)域。第一導(dǎo)電結(jié)構(gòu)電連接到第一源極區(qū)域，第二導(dǎo)電電極電連接到第二源極區(qū)域，或者二者都電連接。
[0086]條款8.根據(jù)條款6的電子設(shè)備，其中第一晶體管結(jié)構(gòu)還包括第一柵極電極，第二晶體管結(jié)構(gòu)還包括第二柵極電極，而且第一導(dǎo)電電極和第二導(dǎo)電電極中每一個都與第一柵極電極和第二柵極電極電隔離。
[0087]條款9.一種電子設(shè)備，可以包括掩埋的導(dǎo)電區(qū)域、該掩埋的導(dǎo)電區(qū)域之上的掩埋的絕緣層，以及位于掩埋的絕緣層之上的半導(dǎo)體層，其中半導(dǎo)體層具有主表面和相反的表面，而且掩埋的導(dǎo)電區(qū)域部署成相比主表面來說更靠近相反的表面。該電子設(shè)備還可以包括延伸通過掩埋的絕緣層的第一垂直導(dǎo)電結(jié)構(gòu)，其中第一垂直導(dǎo)電結(jié)構(gòu)電連接到掩埋的導(dǎo)電區(qū)域。該電子設(shè)備還可以包括延伸通過掩埋的絕緣層的第二垂直導(dǎo)電結(jié)構(gòu)，其中第二垂直導(dǎo)電結(jié)構(gòu)電連接到掩埋的導(dǎo)電區(qū)域。
[0088]在條款9的一種實施例一中，第一垂直導(dǎo)電結(jié)構(gòu)限定部署成與掩埋的絕緣層相鄰的第一空隙，第二垂直導(dǎo)電結(jié)構(gòu)不限定與掩埋的絕緣層相鄰的空隙或者限定與掩埋的絕緣層相鄰的至少一個第二空隙，其中第一空隙大于所述至少一個第二空隙中的每一個。
[0089]在條款9的另一種實施例二中，第一和第二垂直導(dǎo)電結(jié)構(gòu)的若干部分的特征在于，使得第一垂直導(dǎo)電結(jié)構(gòu)的一部分位于與掩埋的絕緣層相同的高度并且具有第一最大寬度，第一垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于掩埋的絕緣層的高度并且具有第一最小寬度，而且第一比率是第一最大寬度與第一最小寬度之比；第二垂直導(dǎo)電結(jié)構(gòu)的一部分位于與掩埋的絕緣層相同的高度并且具有第二最大寬度，第二垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于掩埋的絕緣層的高度并且具有第二最小寬度；第二比率是第一最大寬度與第二最小寬度之比；而且第一比率大于第二比率。
[0090]在條款9的另一種實施例三中，既包括條款9的實施例一中的內(nèi)容，也包括條款9的實施例二中的內(nèi)容。
[0091]條款10.根據(jù)條款9所述的電子設(shè)備，其中第一垂直導(dǎo)電結(jié)構(gòu)限定部署成與掩埋的絕緣層相鄰的第一空隙，第二垂直導(dǎo)電結(jié)構(gòu)不限定與掩埋的絕緣層相鄰的空隙或者限定與掩埋的絕緣層相鄰的至少一個第二空隙，其中第一空隙大于所述至少一個第二空隙中的每一個。
[0092]條款11.根據(jù)條款9所述的電子設(shè)備，其中第一垂直導(dǎo)電結(jié)構(gòu)的一部分位于與掩埋的絕緣層相同的高度并且具有第一最大寬度，第一垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于掩埋的絕緣層的高度并且具有第一最小寬度，而且第一比率是第一最大寬度與第一最小寬度之比；第二垂直導(dǎo)電結(jié)構(gòu)的一部分位于與掩埋的絕緣層相同的高度并且具有第二最大寬度，第二垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于掩埋的絕緣層的高度并且具有第二最小寬度；第二比率是第一最大寬度與第二最小寬度之比；而且第一比率大于第二比率。
[0093]條款12.根據(jù)條款9所述的電子設(shè)備，還包括與主表面相鄰的水平定向的摻雜區(qū)域，其中第二垂直導(dǎo)電結(jié)構(gòu)使水平定向的摻雜區(qū)域與掩埋的導(dǎo)電區(qū)域彼此電連接。
[0094]條款13.—種形成電子設(shè)備的工藝，可以包括提供工件，該工件包括掩埋的導(dǎo)電區(qū)域和位于該掩埋的導(dǎo)電區(qū)域之上的半導(dǎo)體層，其中半導(dǎo)體層具有主表面和相反的表面，其中掩埋的導(dǎo)電區(qū)域部署成相比主表面來說更靠近相反的表面。該工藝還可以包括形成與主表面相鄰并且朝著掩埋的導(dǎo)電區(qū)域延伸通過半導(dǎo)體層的第一垂直導(dǎo)電區(qū)域，以及形成與主表面相鄰并且朝著掩埋的導(dǎo)電區(qū)域延伸通過半導(dǎo)體層的第二垂直導(dǎo)電區(qū)域，其中形成第二垂直導(dǎo)電區(qū)域在與形成第一垂直導(dǎo)電區(qū)域不同的時間執(zhí)行。
[0095]條款14.根據(jù)條款13所述的工藝，還包括形成柵極電極和形成源極區(qū)域。形成柵極電極、形成源極區(qū)域或者形成這二者在形成第一垂直導(dǎo)電區(qū)域之后執(zhí)行；而形成第二垂直導(dǎo)電區(qū)域在形成柵極電極、形成源極區(qū)域或者形成這二者之后執(zhí)行。
[0096]條款15.根據(jù)條款14所述的工藝，其中形成柵極電極和形成源極區(qū)域在形成第一垂直導(dǎo)電區(qū)域之后執(zhí)行；而形成第二垂直導(dǎo)電區(qū)域在形成柵極電極和形成源極區(qū)域之后執(zhí)行。
[0097]條款16.根據(jù)條款13所述的工藝，還包括在半導(dǎo)體層之上形成導(dǎo)電電極，其中形成導(dǎo)電電極在形成第一垂直導(dǎo)電區(qū)域之后執(zhí)行，而形成第二垂直導(dǎo)電區(qū)域在形成導(dǎo)電電極之后執(zhí)行。
[0098]條款17.根據(jù)條款13所述的工藝，其中半導(dǎo)體層限定具有側(cè)壁的溝槽，而且形成第二垂直導(dǎo)電區(qū)域包括形成位于溝槽中并且與側(cè)壁鄰接的導(dǎo)電層。
[0099]條款18.根據(jù)根據(jù)條款17所述的工藝，其中半導(dǎo)體層限定具有另一個側(cè)壁的另一個溝槽，該工藝還包括沿這另一個側(cè)壁的一部分形成絕緣層，并且形成第一垂直導(dǎo)電區(qū)域包括在這另一個溝槽中形成另一個導(dǎo)電層，其中絕緣層位于這另一個導(dǎo)電層與半導(dǎo)體層之間。
[0100]條款19.根據(jù)條款13所述的工藝，還包括在形成第一垂直導(dǎo)電區(qū)域之后形成導(dǎo)電電極，其中形成第二垂直導(dǎo)電區(qū)域在形成導(dǎo)電電極之后執(zhí)行。
[0101]條款20.根據(jù)條款19所述的工藝，還包括在形成導(dǎo)電電極之后形成柵極電極。
[0102]應(yīng)當(dāng)指出，不是以上在通用描述或例子中描述過的所有行為都是必需的，具體行為的一部分可能不是必需的，而且一個或多個更進(jìn)一步的行為可以除描述過的那些之外被執(zhí)行。還有，行為列出的次序不一定是它們執(zhí)行的次序。
[0103]以上關(guān)于具體實施例描述了好處、優(yōu)點以及對問題的解決辦法。但是，可能造成任何好處、優(yōu)點或解決辦法出現(xiàn)或變得更加明確的好處、優(yōu)點、對問題的解決辦法及任何特征都不應(yīng)當(dāng)認(rèn)為是任何或所有請求保護(hù)范圍的關(guān)鍵性、必需或基本特征。
[0104]這里所描述的實施例的說明書與圖示是要提供對各種實施例的結(jié)構(gòu)的一般性理解。該說明書與圖示不是要用作對使用這里所述結(jié)構(gòu)或方法的裝置與系統(tǒng)的所有元件與特征的詳盡和綜合描述。單獨的實施例可以結(jié)合起來在單個實施例中提供，而且反過來，為了簡潔而在單個實施例背景下描述的各種特征也可以單獨地或者以任意組合提供。另外，對范圍中所陳述的值的提及包括那個范圍中的每個值。僅閱讀本說明書之后，許多其它實施例將會對本領(lǐng)域技術(shù)人員明顯。其它實施例可以被使用并且從本公開內(nèi)容導(dǎo)出，使得在不背離本公開內(nèi)容范圍的情況下可以進(jìn)行結(jié)構(gòu)替換、邏輯替換或者其它變化。因此，本公開內(nèi)容應(yīng)當(dāng)認(rèn)為是說明性而不是約束性的。
【權(quán)利要求】
1.一種電子設(shè)備,包括: 掩埋的導(dǎo)電區(qū)域； 半導(dǎo)體層，具有主表面和相反的表面，其中掩埋的導(dǎo)電區(qū)域布置成相比所述主表面來說更靠近所述相反的表面； 第一垂直導(dǎo)電區(qū)域，與所述主表面相鄰并且朝著所述掩埋的導(dǎo)電區(qū)域延伸通過所述半導(dǎo)體層，其中所述第一垂直導(dǎo)電區(qū)域電連接到所述掩埋的導(dǎo)電區(qū)域； 絕緣層，布置在所述半導(dǎo)體層和所述第一垂直導(dǎo)電區(qū)域之間所述半導(dǎo)體層中相比所述主表面來說更靠近所述掩埋的導(dǎo)電區(qū)域的第一點處；以及 第二垂直導(dǎo)電區(qū)域，與所述主表面相鄰并且朝著所述掩埋的導(dǎo)電區(qū)域延伸通過所述半導(dǎo)體層，其中所述第二垂直導(dǎo)電區(qū)域電連接到所述掩埋的導(dǎo)電區(qū)域，并且其中所述半導(dǎo)體層和所述第二垂直導(dǎo)電區(qū)域之間在所述半導(dǎo)體層中相比所述主表面來說更靠近所述掩埋的導(dǎo)電區(qū)域的第二點處沒有布置絕緣層。
2.如權(quán)利要求1所述的電子設(shè)備，其中所述第一垂直導(dǎo)電區(qū)域和所述第二垂直導(dǎo)電區(qū)域具有不同的成分。
3.如權(quán)利要求1或2所述的電子設(shè)備，還包括第一晶體管結(jié)構(gòu)和與所述第一晶體管結(jié)構(gòu)隔開的第二晶體管結(jié)構(gòu)，其中所述第一晶體管結(jié)構(gòu)和所述第二晶體管結(jié)構(gòu)經(jīng)所述第一垂直導(dǎo)電區(qū)域、所述掩埋的導(dǎo)電區(qū)域和所述第二導(dǎo)電區(qū)域彼此耦合。
4.如權(quán)利要求3所述的電子設(shè)備，還包括: 所述第一晶體管結(jié)構(gòu)包括第一源極區(qū)域，其中所述第一垂直導(dǎo)電區(qū)域?qū)⑺龅谝辉礃O區(qū)域和所述掩埋的導(dǎo)電區(qū)域彼此電連接；以及 所述第二晶體管結(jié)構(gòu)包括第二漏極區(qū)域，其中所述第二垂直導(dǎo)電區(qū)域?qū)⑺龅诙O區(qū)域和所述掩埋的導(dǎo)電區(qū)域彼此電連接。
5.如權(quán)利要求4所述的電子設(shè)備，還包括: 第一導(dǎo)電電極，覆蓋在所述第一漏極區(qū)域之上；和 第二導(dǎo)電電極，覆蓋在所述第二漏極區(qū)域之上， 其中所述第二晶體管結(jié)構(gòu)還包括第二源極區(qū)域，其中: 所述第一導(dǎo)電結(jié)構(gòu)電連接到所述第一源極區(qū)域；并且 所述第二導(dǎo)電電極電連接到所述第二源極區(qū)域。
6.—種電子設(shè)備,包括: 掩埋的導(dǎo)電區(qū)域； 掩埋的絕緣層，位于所述掩埋的導(dǎo)電區(qū)域之上； 半導(dǎo)體層，布置于所述掩埋的絕緣層之上，其中所述半導(dǎo)體層具有主表面和相反的表面，并且所述掩埋的導(dǎo)電區(qū)域布置成相比所述主表面來說更靠近所述相反的表面； 第一垂直導(dǎo)電結(jié)構(gòu)，延伸通過所述掩埋的絕緣層，其中所述第一垂直導(dǎo)電結(jié)構(gòu)電連接到所述掩埋的導(dǎo)電區(qū)域；以及 第二垂直導(dǎo)電結(jié)構(gòu)，延伸通過所述掩埋的絕緣層，其中所述第二垂直導(dǎo)電結(jié)構(gòu)電連接到所述掩埋的導(dǎo)電區(qū)域， 其中: (i)所述第一垂直導(dǎo)電結(jié)構(gòu)限定布置成與所述掩埋的絕緣層相鄰的第一空隙，所述第二垂直導(dǎo)電結(jié)構(gòu)不限定與所述掩埋的絕緣層相鄰的空隙或者限定與所述掩埋的絕緣層相鄰的至少一個第二空隙，其中所述第一空隙大于所述至少一個第二空隙中的每一個；(ii)所述第一垂直導(dǎo)電結(jié)構(gòu)和所述第二垂直導(dǎo)電結(jié)構(gòu)的若干部分的特征在于使得: 所述第一垂直導(dǎo)電結(jié)構(gòu)的一部分位于與所述掩埋的絕緣層相同的高度并且具有第一最大寬度，所述第一垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于所述掩埋的絕緣層的高度并且具有第一最小寬度，并且第一比率是所述第一最大寬度與所述第一最小寬度之比； 所述第二垂直導(dǎo)電結(jié)構(gòu)的一部分位于與所述掩埋的絕緣層相同的高度并且具有第二最大寬度，所述第二垂直導(dǎo)電結(jié)構(gòu)的另一部分位于高于所述掩埋的絕緣層的高度并且具有第二最小寬度，并且第二比率是所述第二最大寬度與所述第二最小寬度之比；并且所述第一比率大于所述第二比率；或者既(i )又(i i )。
7.一種形成電子設(shè)備的方法，包括: 提供工件，所述工件包括掩埋的導(dǎo)電區(qū)域和所述掩埋的導(dǎo)電區(qū)域之上的半導(dǎo)體層，其中所述半導(dǎo)體層具有主表面和相反的表面，其中所述掩埋的導(dǎo)電區(qū)域布置成相比所述主表面來說更靠近所述相反的表面； 形成與所述主表面相鄰并且朝著所述掩埋的導(dǎo)電區(qū)域延伸通過所述半導(dǎo)體層的第一垂直導(dǎo)電區(qū)域；以及 形成與所述主表面相鄰并且朝著所述掩埋的導(dǎo)電區(qū)域延伸通過所述半導(dǎo)體層的第二垂直導(dǎo)電區(qū)域，其中形成第二垂直導(dǎo)電區(qū)域在與形成第一垂直導(dǎo)電區(qū)域不同的時間執(zhí)行。
8.如權(quán)利要求7所述的方法，還包括: 形成柵極電極；和 形成源極區(qū)域， 其中: 形成所述柵極電極和形成所述源極區(qū)域在形成所述第一垂直導(dǎo)電區(qū)域之后執(zhí)行；并且 形成所述第二垂直導(dǎo)電區(qū)域在形成所述柵極電極和形成所述源極區(qū)域之后執(zhí)行。
9.如權(quán)利要求7或8所述的方法，還包括在所述半導(dǎo)體層之上形成導(dǎo)電電極，其中形成所述導(dǎo)電電極在形成所述第一垂直導(dǎo)電區(qū)域之后執(zhí)行，并且形成所述第二垂直導(dǎo)電區(qū)域在形成所述導(dǎo)電電極之后執(zhí)行。
10.如權(quán)利要求7或8所述的方法，其中: 所述半導(dǎo)體層限定具有第一側(cè)壁的第一溝槽和具有第二側(cè)壁的第二溝槽；并且 所述方法還包括沿所述第一側(cè)壁的一部分形成絕緣層； 形成所述第一垂直導(dǎo)電區(qū)域包括形成在另一溝槽中的第一導(dǎo)電層，其中所述絕緣層布置于所述第一導(dǎo)電層和所述半導(dǎo)體層之間；并且 形成所述第二垂直導(dǎo)電區(qū)域包括形成位于所述溝槽中并與所述第二側(cè)壁鄰接的第二導(dǎo)電層。
【文檔編號】H01L21/60GK104051416SQ201410095373
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】G·M·格里瓦納, G·H·羅切爾特 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司