監(jiān)測(cè)ipd襯底阻值的結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本發(fā)明提出了一種監(jiān)測(cè)IPD襯底阻值的結(jié)構(gòu)包括多個(gè)芯片單元和至少一個(gè)電感，芯片單元之間形成橫向及豎向切割道，電感同時(shí)形成于橫向及豎向切割道上，并包圍芯片單元，與芯片單元電學(xué)隔離。利用橫向和豎向切割道形成電感，使電感包圍芯片單元，能夠在不增加切割道面積及影響客戶(hù)產(chǎn)品的情況下，增加電感所包圍的面積，從而提高形成電感的Q值，進(jìn)而提高IPD襯底阻值的監(jiān)控精度。
【專(zhuān)利說(shuō)明】監(jiān)測(cè)IPD襯底阻值的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)。
【背景技術(shù)】
[0002]技術(shù)上射頻(RF)電路的情形使用了大量的集成無(wú)源器件(IntegratedPassiveDevice, IPD).許多這樣的電路用于手提無(wú)線產(chǎn)品等。因此，在RF器件技術(shù)中集成無(wú)源器件也愈加趨于小型化。
[coos] 隨著技術(shù)的發(fā)展，iro整合被動(dòng)器件制作在高阻值襯底上，而襯底的阻值決定了最終產(chǎn)品的性能。由于整個(gè)器件并沒(méi)有通孔連線，因此無(wú)法直接量測(cè)襯底的阻值。
[0004]由于電感線圈中的電流所產(chǎn)生的磁場(chǎng)將一部分能量耦合到襯底中形成電流消耗，因此，襯底的阻值大小能夠影響電感Q值的大小。因此，能夠通過(guò)量測(cè)iro中電感Q值的方法來(lái)監(jiān)控襯底的阻值?，F(xiàn)有技術(shù)中，通常在切割道(Scribeline)上形成電感，用以對(duì)襯底阻值進(jìn)行監(jiān)測(cè)。
[0005]請(qǐng)參考圖1，圖1為現(xiàn)有技術(shù)中監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，現(xiàn)有技術(shù)的測(cè)試結(jié)構(gòu)都是一維排列，即在切割道上形成有多個(gè)芯片單元10，在所述芯片單元10之間有多個(gè)切割道，在切割道上橫向或豎向擺放電感20，所述芯片單元10和電感20隔離，由于切割道的寬度有限(相鄰芯片單元10之間的距離)，電感只能沿著切割道在橫向或豎向上增加面積，形成一扁平狀電感。然而，隨著工藝的進(jìn)一步提高，所述切割道的尺寸也在持續(xù)縮小，造成現(xiàn)有技術(shù)中形成的電感10所包圍的面積越來(lái)越小。公知地，表征電感性能的品質(zhì)因子Q值與L/R成正比，其中L表示電感感值，R表示電感線圈阻值，電感的感值L與金屬線圈所圍面積成正比，而電感的阻值R與所圍線圈的周長(zhǎng)成正比，面積越小則L/R的比值越小，現(xiàn)有技術(shù)中的切割道上的扁平狀電感10的面積與周長(zhǎng)比顯然較低，而切割道面積的進(jìn)一步縮小會(huì)使得電感10的面積進(jìn)一步縮小，這兩者都會(huì)導(dǎo)致電感10的Q值較小，Q值過(guò)小的電感10會(huì)導(dǎo)致測(cè)量精度以及可靠性下降等問(wèn)題。若通過(guò)專(zhuān)門(mén)的曝光形成較大面積的電感，會(huì)造成客戶(hù)的產(chǎn)品面積減小，不利于生產(chǎn)。因此，上述問(wèn)題有待于本領(lǐng)域技術(shù)人員解決。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，在不增加切割道面積及影響客戶(hù)產(chǎn)品的情況下，同時(shí)利用橫向和豎向切割道的二維特性形成測(cè)試電感結(jié)構(gòu)，提高形成電感的Q值以提高iro襯底的監(jiān)控精度。
[0007]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，包括多個(gè)芯片單元和至少一個(gè)電感，其中，所述芯片單元之間形成橫向及豎向切割道，電感同時(shí)形成于所述橫向及豎向切割道上，所述電感包圍所述芯片單元，并與所述芯片單元電學(xué)隔離。
[0008]進(jìn)一步的,所述電感包圍一個(gè)所述芯片單元。
[0009]進(jìn)一步的，所述電感包圍多個(gè)所述芯片單元。
[0010]進(jìn)一步的，所述電感為平面螺旋線圈。[0011]進(jìn)一步的，所述電感為正方形或者長(zhǎng)方形。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:利用橫向和豎向切割道形成電感，使電感包圍芯片單元，能夠在不增加切割道面積及影響客戶(hù)產(chǎn)品的情況下，增加電感所包圍的面積，從而提聞形成電感的Q值，進(jìn)而提聞IPD襯底阻值的監(jiān)控精度。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0013]圖1為現(xiàn)有技術(shù)中監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)示意圖；
[0014]圖2為本發(fā)明實(shí)施例一中監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)示意圖；
[0015]圖3為本發(fā)明實(shí)施例二中監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0016]下面將結(jié)合示意圖對(duì)本發(fā)明的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0017]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0018]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0019]實(shí)施例一
[0020]請(qǐng)參考圖2，在本實(shí)施例中，提出了一種監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，包括多個(gè)芯片單元100和至少一個(gè)電感200，其中，所述芯片單元100之間形成橫向及豎向切割道，所述電感200同時(shí)形成于所述橫向及豎向切割道上，使所述電感200包圍所述芯片單元100，并與所述芯片單元100電學(xué)隔離。
[0021 ] 在本實(shí)施例中，所述電感200可以為多個(gè)，每一個(gè)所述電感200均包圍一個(gè)所述芯片單元100，如圖2所示。
[0022]在本實(shí)施例中，由于所述電感200包圍所述芯片單元100，突破了常規(guī)設(shè)計(jì)，利用切割道的四周增加了電感200所包圍的面積，并且不增加切割道的面積，也不會(huì)占用額外的器件面積。由于電感200包圍面積的增加，會(huì)增加電感200的感值和電感線圈阻值的比例L/R，由于電感200的Q值與所述電感200的感值L/R成正比，因此，電感200包圍面積的增加會(huì)增加L/R，進(jìn)而增加電感200的Q值，從而便于對(duì)所述電感200的Q值進(jìn)行監(jiān)測(cè)，提高檢測(cè)精度，有利于監(jiān)測(cè)襯底的阻值。
[0023]在本實(shí)施例中，所述電感200為平面螺旋線圈，可以為正方形或者長(zhǎng)方形的螺旋線圈。
[0024]實(shí)施例二[0025]請(qǐng)參考圖3，在本實(shí)施例中，提出的監(jiān)測(cè)Iro襯底阻值的結(jié)構(gòu)中的電感200是包圍多個(gè)芯片單元100，并與所述芯片單元相隔離，如圖3所示，采用此種方法同樣能夠提高電感的Q值。
[0026]本實(shí)施例提出的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)其余均與實(shí)施例一中相同，具體的請(qǐng)參考實(shí)施例一，在此不再贅述。
[0027]綜上，在本發(fā)明實(shí)施例提供的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)中，利用橫向和豎向切割道形成電感，使電感包圍芯片單元，能夠在不增加切割道面積及影響客戶(hù)產(chǎn)品的情況下，增加電感所包圍的面積，從而提聞形成電感的Q值，進(jìn)而提聞IPD襯底阻值的監(jiān)控精度。
[0028]上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種監(jiān)測(cè)Iro襯底阻值的結(jié)構(gòu)，包括多個(gè)芯片單元和至少一個(gè)電感，其中，所述芯片單元之間形成橫向及豎向切割道，電感同時(shí)形成于所述橫向及豎向切割道上，所述電感包圍所述芯片單元，并與所述芯片單元電學(xué)隔離。
2.如權(quán)利要求1所述的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，其特征在于，所述電感包圍一個(gè)所述芯片單元。
3.如權(quán)利要求1所述的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，其特征在于，所述電感包圍多個(gè)所述芯片單元。
4.如權(quán)利要求1所述的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，其特征在于，所述電感為平面螺旋線圈。
5.如權(quán)利要求4所述的監(jiān)測(cè)iro襯底阻值的結(jié)構(gòu)，其特征在于，所述電感為正方形或者長(zhǎng)方形。
【文檔編號(hào)】H01L21/66GK103871923SQ201410098500
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2014年3月17日 優(yōu)先權(quán)日:2014年3月17日
【發(fā)明者】黎坡 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司