具有電源反接保護功能的cmos調整集成電路結構的制作方法
【專利摘要】本發(fā)明涉及一種具有電源反接保護功能的CMOS調整集成電路結構，其中包括第一PMOS管；第三PMOS管；第一寄生二極管，第一寄生二極管的陽極與接地端相連接，第一寄生二極管的陰極與第一PMOS管的背柵極相連接；第三寄生二極管，第三寄生二極管的陽極與接地端相連接，第三寄生二極管的陰極與第三PMOS管的背柵極相連接；第一電阻，第一電阻的第一端與接電源端相連接，第一電阻的第二端分別與第一寄生二極管的陰極和第三寄生二極管的陰極相連接。采用該種結構的具有電源反接保護功能的CMOS調整集成電路結構，無需增加外圍保護二極管即可實現(xiàn)電源反接保護，不影響集成電路的最低工作電壓，具有更廣泛應用范圍。
【專利說明】具有電源反接保護功能的CMOS調整集成電路結構
【技術領域】
[0001]本發(fā)明涉及保護電路領域，尤其涉及反接保護電路領域，具體是指一種具有電源反接保護功能的CMOS調整集成電路結構。
【背景技術】
[0002]CMOS (Complementary Metal-Oxide-Semiconductor Transistor,互補金屬氧化物半導體)工藝里的PMOS (P溝道金屬氧化物半導體)管結構如圖1所示，在P型襯底上做一個N型摻雜的Nwell(N阱層。PMOS管做在Nwell里面，Nwell和P型襯底之間構成一個寄生二極管(如圖2所示)。CMOS工藝時的NMOS管結構如圖2所示，NMOS管的漏端D與P型襯底存在一個寄生二極管。集成電路設計時，如果有PMOS管的B端(Nwell)或者有NMOS(N溝道金屬氧化物半導體)管的D端接到外部電源VDD(電源電壓)，則當集成電路在安裝應用時，如果使用人員不小心將地線和電源線混淆，將芯片的VDD端接到外部電源的GND (接地)，芯片的GND端接到外部電源的VDD。則集成電路襯底與PMOS管的B端或者襯底與NMOS的漏端存在的寄生二極管就會正向導通，并且產生很大的電流和功耗。芯片會因為在大功耗下溫度過高而燒毀。
[0003]現(xiàn)有技術在解決上述問題一般有兩種方法:
[0004]方法一:如圖3所示，芯片應用時，在芯片電源腳外接一個保護二極管，保護二極管的陰極接芯片的電源腳，陽極接外部電源。當外部電源連接正常時，保護二極管正向導通，芯片寄生二極管截止，芯片正常工作。當外部電源反接時，外部電源通過寄生二極管將保護二極管的陰極電壓充電到電源電壓，而保護二極管的陽極為地電位。此時由于保護二極管反向截止，沒有電流流過芯片，因而有效的保護了芯片不被大電流燒壞。
[0005]方法二:如圖4所示，將保護二極管內置到集成電路里面。保護二極管的陽極接電源腳VDD端，二極管的陰極接內部電路。當外部電源反接時，內置保護二極管反向截止，從而保護電路不被燒壞。
[0006]方法一在電路外圍增加了一個保護二極管因而增加了芯片的使用成本。同時，因為保護二極管的導通需要一個導通電壓Von，外部電源在給芯片供電時會有一個Von的電壓損失，從而增加電路的最低使用電壓。方法二同樣因為保護二極管上的Von電壓損失，會使芯片可以使用的最低工作電壓變高。

【發(fā)明內容】

[0007]本發(fā)明的目的是克服了上述現(xiàn)有技術的缺點，提供了一種能夠無需增加外圍保護二極管即可實現(xiàn)電源反接保護、不影響集成電路的最低工作電壓、具有更廣泛應用范圍的具有電源反接保護功能的CMOS調整集成電路結構。
[0008]為了實現(xiàn)上述目的，本發(fā)明的具有電源反接保護功能的CMOS調整集成電路結構具有如下構成:
[0009]該具有電源反接保護功能的CMOS調整集成電路結構，其主要特點是，所述的電路結構包括:
[0010]第一 PMOS管，所述的第一 PMOS管的源極與所述的電路結構的接電源端相連接；[0011 ] 第三PMOS管，所述的第三PMOS管的源極與所述的電路結構的接電源端相連接，所述的第三PMOS管的漏極與所述的電路結構的電源輸出端相連接；
[0012]第一寄生二極管，所述的第一寄生二極管的陽極與接地端相連接，所述的第一寄生二極管的陰極與所述的第一 PMOS管的背柵極相連接；
[0013]第三寄生二極管，所述的第三寄生二極管的陽極與接地端相連接，所述的第三寄生二極管的陰極與所述的第三PMOS管的背柵極相連接；
[0014]第一電阻，所述的第一電阻的第一端與接電源端相連接，所述的第一電阻的第二端分別與所述的第一寄生二極管的陰極和第三寄生二極管的陰極相連接。
[0015]較佳地，所述的電路結構還包括:
[0016]第二 PMOS管，所述的第二 PMOS管的源極與所述的電路結構的接電源端相連接；
[0017]第二寄生二極管，所述的第二寄生二極管的陽極與接地端相連接，所述的第二寄生二極管的陰極分別與所述的第二 PMOS管的背柵極和第一電阻的第二端相連接。
[0018]更佳地，所述的電路結構還包括:
[0019]第一 NMOS管，所述的第一 NMOS管的漏極與所述的第一 PMOS管的漏極相連接。
[0020]更進一步地，所述的電路結構還包括:
[0021]第三NMOS管，所述的第三NMOS管的漏極與所述的第一 NMOS管的源極相連接，所述的第三NMOS管的源極與接地端相連接，所述的第三NMOS管的柵極與偏置電壓相連接。
[0022]再進一步地，所述的電路結構還包括:
[0023]第二 NMOS管，所述的第二 NMOS管的漏極與所述的第二 PMOS管的漏極相連接，所述的第二 NMOS管的源極與所述的第三NMOS管的漏極相連接。
[0024]再進一步地，所述的電路結構還包括:
[0025]第二電阻，所述的第二電阻的第一端與所述的第三PMOS管的漏極相連接，所述的第二電阻的第二端與所述的第一 NMOS管的柵極相連接；
[0026]第三電阻，所述的第三電阻的第一端與所述的第二電阻的第二端相連接，所述的第三電阻的第二端與接地端相連接。
[0027]采用了該發(fā)明中的具有電源反接保護功能的CMOS調整集成電路結構，具有如下有益效果:
[0028]本發(fā)明提供了一種具有反接保護功能的CMOS集成電路實現(xiàn)方法，它不需要增加夕卜圍保護二極管，可以簡化集成電路的應用外圍，降低集成電路使用成本，同時它也不影響集成電路的最低工作電壓，滿足集成電路最低工作電壓盡可能低的要求，具有更廣泛的應用范圍。
【專利附圖】

【附圖說明】
[0029]圖1為現(xiàn)有技術中的CMOS工藝中的PMOS管結構示意圖。
[0030]圖2為具有寄生二極管的PMOS管結構示意圖、
[0031]圖3為現(xiàn)有技術中第一種電源反接保護的結構示意圖。
[0032]圖4為現(xiàn)有技術中第二種電源反接保護的結構示意圖[0033]圖5為本發(fā)明的具有電源反接保護功能的CMOS調整集成電路結構的結構示意圖。
[0034]圖6為本發(fā)明的具有電源反接保護功能的CMOS調整集成電路結構在電源反接時的示意圖。
[0035]圖7為本發(fā)明的具有電源反接保護功能的CMOS調整集成電路結構應用于具體實施例中的結構示意圖。
【具體實施方式】
[0036]為了能夠更清楚地描述本發(fā)明的技術內容，下面結合具體實施例來進行進一步的描述。
[0037]本發(fā)明的目的在于提供一種具有反接保護功能的CMOS集成電路實現(xiàn)方法。它不需要增加外圍保護二極管，可以簡化集成電路的應用外圍，降低集成電路使用成本。同時它也不影響集成電路的最低工作電壓，滿足集成電路最低工作電壓盡可能低的要求。
[0038]為解決上述技術問題,本發(fā)明設計了一種具有反接保護功能CMOS Regulator集成電路。如圖5所示，101是集成電路的Regulator模塊,方框112是集成電路中除Regulator之外的其它所有電路模塊，電壓源102為集成電路的供電電源。Regulator模塊101將電壓源102的輸出電壓轉換成比電壓源102輸出電壓更低的穩(wěn)定電壓，通過PMOS管105 (第三PMOS管)的D端VREG為其它電路模塊112供電。由于PMOS管105的S端與電壓源102直接相連，所以電壓源102在供電時，沒有由于增加反接保護功能而產生電壓損失。PMOS管103 (第一 PMOS管)代表Regulator模塊101里的其它與電壓源102相連的PMOS管。二極管113 (第一寄生二極管)是襯底SUB與PMOS管103B端的寄生二極管，二極管115 (第三寄生二極管)是襯底SUB與PMOS管105的寄生二極管。二極管113的陰級(PM0S管103的B端)和二極管115的陰極(PM0S管105的B端)接電阻109 (第一電阻)的一端，電阻109的另一端連接電壓源102的輸出。正常工作時，通過電阻109放電，保證PMOS管103的B端電位與S端電位相等，保證PMOS管105的B端電位與S端電位相等。Regulator模塊101里所有NMOS管的S端和D端都沒有直接連到電壓源102的輸出。當電壓源102反接時，即電壓源102的正向端接到集成電路的SUB端，電壓源102的負向端接到集成電路的VDD端(如圖6所示)，除了寄生二極管113和寄生二極管115之外，整個電路不存其它的正向導通二極管通路。如果電壓源102的輸出電壓為VSupply，電阻109的阻值為R，寄生二極管的
正向導通壓降為Von，則流過寄生二極管113和寄生二極管115的電流總和
【權利要求】
1.一種具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構包括: 第一 PMOS管，所述的第一 PMOS管的源極與所述的電路結構的接電源端相連接； 第三PMOS管，所述的第三PMOS管的源極與所述的電路結構的接電源端相連接，所述的第三PMOS管的漏極與所述的電路結構的電源輸出端相連接； 第一寄生二極管，所述的第一寄生二極管的陽極與接地端相連接，所述的第一寄生二極管的陰極與所述的第一 PMOS管的背柵極相連接； 第三寄生二極管，所述的第三寄生二極管的陽極與接地端相連接，所述的第三寄生二極管的陰極與所述的第三PMOS管的背柵極相連接； 第一電阻，所述的第一電阻的第一端與接電源端相連接，所述的第一電阻的第二端分別與所述的第一寄生二極管的陰極和第三寄生二極管的陰極相連接。
2.根據(jù)權利要求1所述的具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構還包括: 第二 PMOS管，所述的第二 PMOS管的源極與所述的電路結構的接電源端相連接； 第二寄生二極管，所述的第二寄生二極管的陽極與接地端相連接，所述的第二寄生二極管的陰極分別與所述的第二 PMOS管的背柵極和第一電阻的第二端相連接。
3.根據(jù)權利要求2所述的具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構還包括: 第一 NMOS管，所述的第一 NMOS管的漏極與所述的第一 PMOS管的漏極相連接。
4.根據(jù)權利要求3所述的具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構還包括: 第三NMOS管，所述的第三NMOS管的漏極與所述的第一 NMOS管的源極相連接，所述的第三NMOS管的源極與接地端相連接，所述的第三NMOS管的柵極與偏置電壓相連接。
5.根據(jù)權利要求4所述的具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構還包括: 第二 NMOS管，所述的第二 NMOS管的漏極與所述的第二 PMOS管的漏極相連接，所述的第二 NMOS管的源極與所述的第三NMOS管的漏極相連接。
6.根據(jù)權利要求5所述的具有電源反接保護功能的CMOS調整集成電路結構，其特征在于，所述的電路結構還包括: 第二電阻，所述的第二電阻的第一端與所述的第三PMOS管的漏極相連接，所述的第二電阻的第二端與所述的第一 NMOS管的柵極相連接； 第三電阻，所述的第三電阻的第一端與所述的第二電阻的第二端相連接，所述的第三電阻的第二端與接地端相連接。
【文檔編號】H01L27/02GK103824855SQ201410104489
【公開日】2014年5月28日 申請日期:2014年3月20日 優(yōu)先權日:2014年3月20日
【發(fā)明者】田劍彪, 王堅奎, 俞明華 申請人:紹興光大芯業(yè)微電子有限公司