一種測(cè)試樣品的制備方法
【專利摘要】綜上所述，本發(fā)明提供一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，將一芯片固定在基座上，并通過銀膠將芯片上的若干個(gè)Pad和基座上的導(dǎo)電膠帶相連，特別對(duì)于四個(gè)以上Pad需要連接后進(jìn)行電性測(cè)試分析的樣品，具有易操作、耗時(shí)極短、成本低等特點(diǎn)，從而可以大大降低電性失效分析的周期，為提高產(chǎn)品質(zhì)量和可靠性提供幫助。
【專利說明】一種測(cè)試樣品的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種測(cè)試樣品的制備方法。
【背景技術(shù)】
[0002]在半導(dǎo)體芯片進(jìn)行失效分析的時(shí)候，常常需要對(duì)芯片上的幾個(gè)Pad之間，或幾組Pad之間進(jìn)行電性測(cè)試，然后在添加外加電壓的狀況下，使用光發(fā)射顯微鏡等設(shè)備進(jìn)行失效點(diǎn)的定位。
[0003]但是現(xiàn)有技術(shù)中FA的電測(cè)試設(shè)備和失效點(diǎn)定位設(shè)備多數(shù)是使用四根探針的探針臺(tái)，因此對(duì)于需要連接四個(gè)Pad以內(nèi)的情況，可以使用探針臺(tái)直接進(jìn)行。
[0004]但對(duì)于需要連接四個(gè)以上Pad的情況，目前有兩種方法。種是在分析設(shè)備上使用探針卡，但是這種方法成本很高，探針卡的準(zhǔn)備周期很長，并不適用于失效分析，并且對(duì)于封裝中取出的芯片也不好操作。另一種方法是對(duì)樣品進(jìn)行焊線或再次焊線(re-bonding)(如圖1和圖2)，但這種方法必須使用焊線設(shè)備，成本高且制樣時(shí)間長，并且容易損傷樣品。
[0005]中國專利(CN103441096A)提出一種半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的測(cè)試結(jié)構(gòu)，由測(cè)試平臺(tái)通過從MOSFET引出的焊墊對(duì)MOSFET進(jìn)行測(cè)試，該結(jié)構(gòu)包括:M0SFET和金屬引線，還包括:兩個(gè)源極pad:分別通過金屬引線連接至MOSFET的兩個(gè)源極；一個(gè)漏極pad，通過金屬引線連接至MOSFET的漏極；一個(gè)柵極pad，通過金屬引線連接至MOSFET的柵極；一個(gè)電壓感應(yīng)pad，通過金屬引線連接至MOSFET的漏極。本發(fā)明還提供了一種MOSFET的測(cè)試方法，所述測(cè)試結(jié)構(gòu)及測(cè)試方法提高了 MOSFET測(cè)試準(zhǔn)確性。
[0006]該專利主要解決了針對(duì)擁有4個(gè)以內(nèi)Pad的M0SFET，但并未涉及多于4個(gè)Pad的情況。
[0007]中國專利(CN102468134A)公開了一種封裝基板以及芯片封裝結(jié)構(gòu)。該專利的封裝基板可用以承載一芯片，該封裝基板包含一柔性介電層、多根引腳、多根引腳以及多個(gè)標(biāo)記。該柔性介電層定義有一芯片接合區(qū)，用以設(shè)置該芯片。該多根引腳以及該多根引腳設(shè)置于該柔性介電層上，并分別由該芯片接合區(qū)內(nèi)向外延伸。該多個(gè)標(biāo)記位于芯片接合區(qū)內(nèi)，并對(duì)應(yīng)該多根引腳設(shè)置于該柔性介電層上。其中，該多根引腳中的每M根引腳成為一引腳組，并且若干該等引腳位于各該引腳組之間，M是正整數(shù)。
[0008]該專利主要是通過探針卡接觸來進(jìn)行電性失效分析，但這種方法成本很高，探針卡的準(zhǔn)備周期很長，并不適用于失效分析。

【發(fā)明內(nèi)容】

[0009]本發(fā)明提供一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，將一芯片固定在基座上，并通過銀膠將芯片上的若干個(gè)Pad和基座上的導(dǎo)電膠帶相連，特別對(duì)于四個(gè)以上Pad需要連接后進(jìn)行電性測(cè)試分析的樣品，具有易操作、耗時(shí)極短、成本低等特點(diǎn)，從而可以大大降低電性失效分析的周期，為提高產(chǎn)品質(zhì)量和可靠性提供幫助。
[0010]本發(fā)明記載了一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，其中，所述方法包括:
[0011]S1:提供一設(shè)置有若干Pad的芯片；
[0012]S2:將所述芯片固定在一基板的上表面；
[0013]S3:在所述芯片周圍的基板上表面設(shè)置至少2條導(dǎo)電膠帶；
[0014]S4:在所述芯片上表面全覆蓋一有機(jī)層；
[0015]S5:選出若干待測(cè)Pad，并分別將若干所述待測(cè)Pad上方的有機(jī)層去除，形成若干涂覆區(qū)；
[0016]S6:將一導(dǎo)電銀膠涂覆在若干所述涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使所述若干待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶均導(dǎo)電連通；
[0017]S7:在所述芯片上方再次覆蓋一有機(jī)層；
[0018]S8:從剩余的若干Pad中，再次選出若干待測(cè)Pad，并分別將該若干待測(cè)Pad上方的所有有機(jī)層去除，再次形成若干涂覆區(qū)；
[0019]S9:將一導(dǎo)電銀膠涂覆在S8中形成的涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使在S8中選出的待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶導(dǎo)電連通；
[0020]SlO:當(dāng)導(dǎo)電膠帶的數(shù)量等于2時(shí)，測(cè)試樣品制備完成；
[0021]當(dāng)導(dǎo)電膠帶的數(shù)量大于2時(shí)，重復(fù)S7、S8、S9直至每條所述導(dǎo)電膠帶都與相對(duì)應(yīng)待測(cè)Pad導(dǎo)電連通，完成測(cè)試樣品的制備。
[0022]上述制備方法，其中，步驟S2中，采用熱熔膠或雙面膠將所述芯片固定在所述基板的上表面。
[0023]上述制備方法，其中，所述基板的材質(zhì)為玻璃或塑料。
[0024]上述制備方法，其中，所述導(dǎo)電膠帶為銅膠帶或鋁膠帶。
[0025]上述制備方法，其中，通過激光轟擊去除S5和S8中若干待測(cè)Pad上方的有機(jī)層，從而形成所述涂覆區(qū)。
[0026]上述制備方法，其中，選取距離所述涂覆區(qū)最近的導(dǎo)電膠帶作為其相對(duì)應(yīng)的導(dǎo)電膠帶。
[0027]上述制備方法，其中，根據(jù)電性失效測(cè)試的工藝要求設(shè)定導(dǎo)電膠帶的數(shù)量。
[0028]本發(fā)明具有如下技術(shù)優(yōu)勢(shì):
[0029]1、本發(fā)明可用于四個(gè)以上Pad需要連接后進(jìn)行電性測(cè)試分析的樣品，具有易操作、耗時(shí)極短、成本低等特點(diǎn)。
[0030]2、本發(fā)明通過銀膠對(duì)芯片上的Pad進(jìn)行連接，大大降低了電性失效分析的周期及成本。
【專利附圖】

【附圖說明】
[0031]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。
[0032]圖1為本發(fā)明測(cè)試樣品制備流程圖；
[0033]圖2為本發(fā)明實(shí)施例一設(shè)置有若干Pad的芯片不意圖；
[0034]圖3為本發(fā)明實(shí)施例一芯片和導(dǎo)電膠帶固定在基板上表面的示意圖；
[0035]圖4為本發(fā)明實(shí)施例一中第一次設(shè)置有機(jī)層及其覆涂區(qū)的示意圖；[0036]圖5為本發(fā)明實(shí)施例一中第一次覆涂導(dǎo)電銀膠在覆涂區(qū)的示意圖；
[0037]圖6為本發(fā)明實(shí)施例一中第二次設(shè)置有機(jī)層及其覆涂區(qū)的示意圖；
[0038]圖7為本發(fā)明實(shí)施例一中第二次覆涂導(dǎo)電銀膠在覆涂區(qū)的示意圖。
【具體實(shí)施方式】
[0039]本發(fā)明公開了一種測(cè)試樣品的制備方法，圖1為本發(fā)明測(cè)試樣品制備流程圖，如圖1所示，S1:提供一設(shè)置有若干Pad的芯片，該芯片可從晶圓或封裝材料中取出，具體地，圖2為本發(fā)明實(shí)施例一中設(shè)置有若干Pad的芯片示意圖，如圖2所示，若干Pad2 —一并排在芯片I的上表面，優(yōu)選地，本實(shí)施例有兩列Pad2 并排在芯片1，每列有4個(gè)Pad2并列。
[0040]S2:將所述芯片固定在一基板的上表面，該基板的材料采用玻璃或塑料；S3:在芯片周圍的基板上表面設(shè)置至少2條導(dǎo)電膠帶，優(yōu)選地，本實(shí)施例為2條導(dǎo)電膠帶；采用熱熔膠或雙面膠將芯片固定在所述基板的上表面，優(yōu)選地，圖3為本發(fā)明實(shí)施例一中芯片和導(dǎo)電膠帶固定在基板上表面的示意圖，如圖3所示，芯片I固定在基板3上表面的中心位置，距離芯片I兩邊一定距離設(shè)置有2條導(dǎo)電膠帶4。
[0041]S4:在芯片上表面全覆蓋一有機(jī)層；S5:選出若干待測(cè)Pad，并分別將若干待測(cè)Pad上方的有機(jī)層去除，形成若干涂覆區(qū)，具體地，通過激光轟擊去除若干待測(cè)Pad上方的有機(jī)層，優(yōu)選地，圖4為本發(fā)明第一次設(shè)置有機(jī)層及其覆涂區(qū)的示意圖，如圖4所示，在芯片上表面使用油性筆等工具涂覆有機(jī)層5，并選出若干待測(cè)Pad (圖中未標(biāo)注)，該若干個(gè)待測(cè)Pad為相鄰Pad或不相鄰Pad，去除若干待測(cè)Pad上方的有機(jī)材料，形成若干涂覆區(qū)6，(本實(shí)施例為一個(gè)涂覆區(qū)6)。
[0042]圖5為本發(fā)明第一次覆涂導(dǎo)電銀膠在覆涂區(qū)的示意圖，如圖5所示，S6:選取距離涂覆區(qū)6最近的導(dǎo)電膠帶作為其相對(duì)應(yīng)的導(dǎo)電膠帶，將一導(dǎo)電銀膠7涂覆在若干涂覆區(qū)6和相對(duì)應(yīng)的導(dǎo)電膠帶4的上表面，使若干待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶均導(dǎo)電連通，具體地，導(dǎo)電銀膠7是一種固化或干燥后具有導(dǎo)電性能的膠黏劑，通過涂覆具有流動(dòng)性的導(dǎo)電銀膠液體可以靈活的選擇涂覆區(qū)域的大小，可以應(yīng)用于多個(gè)Pad所組成的涂覆區(qū)。
[0043]S7:在芯片上方在此覆蓋一有機(jī)層；S8:從剩余的若干Pad中，再次選出若干待測(cè)Pad(圖中未標(biāo)注)，并分別將該若干待測(cè)Pad上方的所有有機(jī)層去除，再次形成若干涂覆區(qū)，具體地，通過激光轟擊去除待測(cè)Pad上方的所有有機(jī)層，圖6為本發(fā)明第二次設(shè)置有機(jī)層及其覆涂區(qū)的示意圖，如圖6所示，在芯片上方再次使用油性筆等工具涂覆一有機(jī)層8，并選出若干待測(cè)Pad (圖中未標(biāo)注)，該若干個(gè)待測(cè)Pad為相鄰Pad或不相鄰Pad，去除若干待測(cè)Pad上方的有機(jī)材料，形成若干涂覆區(qū)9，(本實(shí)施例為一個(gè)涂覆區(qū)9)。
[0044]圖7為本實(shí)施例中第二次覆涂導(dǎo)電銀膠在覆涂區(qū)的示意圖，如圖7所示，S9:選取距離涂覆區(qū)9最近的導(dǎo)電膠帶作為其相對(duì)應(yīng)的導(dǎo)電膠帶，將一導(dǎo)電銀膠7涂覆在若干涂覆區(qū)9和相對(duì)應(yīng)的導(dǎo)電膠帶4的上表面，使若干待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶4均導(dǎo)電連通，具體地，導(dǎo)電銀膠7是一種固化或干燥后具有導(dǎo)電性能的膠黏劑，通過涂覆具有流動(dòng)性的導(dǎo)電銀膠液體可以靈活的選擇涂覆區(qū)域的大小，可以應(yīng)用于多個(gè)Pad所組成的涂覆區(qū)。
[0045]根據(jù)電性失效分析的工藝要求設(shè)定導(dǎo)電膠帶的數(shù)量，當(dāng)SlO:當(dāng)導(dǎo)電膠帶的數(shù)量等于2時(shí)，測(cè)試樣品制備完成；當(dāng)導(dǎo)電膠帶的數(shù)量大于2時(shí)，重復(fù)S7、S8、S9直至每條所述導(dǎo)電膠帶都與相對(duì)應(yīng)待測(cè)Pad導(dǎo)電連通，優(yōu)選地，本實(shí)施例為2條導(dǎo)電膠帶，完成電性失效樣品的制備，并通過這2條導(dǎo)電膠帶和電性失效測(cè)試的設(shè)備的正負(fù)極連接，進(jìn)行電性失效測(cè)試。
[0046]綜上所述，本發(fā)明提供一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，將一芯片固定在基座上，并通過銀膠將芯片上的若干個(gè)Pad和基座上的導(dǎo)電膠帶相連，特別對(duì)于四個(gè)以上Pad需要連接后進(jìn)行電性測(cè)試分析的樣品，具有易操作、耗時(shí)極短、成本低等特點(diǎn)，從而可以大大降低電性失效分析的周期，為提高產(chǎn)品質(zhì)量和可靠性提供幫助。
[0047]對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，其特征在于，所述方法包括: 51:提供一設(shè)置有若干Pad的芯片； 52:將所述芯片固定在一基板的上表面； 53:在所述芯片周圍的基板上表面設(shè)置至少2條導(dǎo)電膠帶； 54:在所述芯片上表面全覆蓋一有機(jī)層；55:選出若干待測(cè)Pad，并分別將若干所述待測(cè)Pad上方的有機(jī)層去除，形成若干涂覆區(qū)； 56:將一導(dǎo)電銀膠涂覆在若干所述涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使所述若干待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶均導(dǎo)電連通； 57:在所述芯片上方再次覆蓋一有機(jī)層； 58:從剩余的若干Pad中，再次選出若干待測(cè)Pad，并分別將該若干待測(cè)Pad上方的所有有機(jī)層去除，再次形成若干涂覆區(qū)； 59:將一導(dǎo)電銀膠涂覆在S8中形成的涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使在S8中選出的待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶導(dǎo)電連通； SlO:當(dāng)導(dǎo)電膠帶的數(shù)量等于2時(shí)，測(cè)試樣品制備完成； 當(dāng)導(dǎo)電膠帶的數(shù)量大于2時(shí)，重復(fù)S7、S8、S9直至每條所述導(dǎo)電膠帶都與相對(duì)應(yīng)待測(cè)Pad導(dǎo)電連通，完成測(cè)試樣品的制備。
2.如權(quán)利要求1所述的一種電性失效樣品的制備方法，其特征在于，步驟S2中，采用熱熔膠或雙面膠將所述芯片固定在所述基板的上表面。
3.如權(quán)利要求1所述的一種電性失效樣品的制備方法，其特征在于，所述基板的材質(zhì)為玻璃或塑料。
4.如權(quán)利要求3所述的一種電性失效樣品的制備方法，其特征在于，所述導(dǎo)電膠帶為銅膠帶或鋁膠帶。
5.如權(quán)利要求1所述的一種電性失效樣品的制備方法，其特征在于，通過激光轟擊去除S5和S8中若干待測(cè)Pad上方的有機(jī)層，從而形成所述涂覆區(qū)。
6.如權(quán)利要求1所述的一種電性失效樣品的制備方法，其特征在于，選取距離所述涂覆區(qū)最近的導(dǎo)電膠帶作為其相對(duì)應(yīng)的導(dǎo)電膠帶。
7.如權(quán)利要求1所述的一種電性失效樣品的制備方法，其特征在于，根據(jù)電性失效測(cè)試的工藝要求設(shè)定導(dǎo)電膠帶的數(shù)量。
【文檔編號(hào)】H01L21/02GK103887150SQ201410106589
【公開日】2014年6月25日 申請(qǐng)日期:2014年3月20日 優(yōu)先權(quán)日:2014年3月20日
【發(fā)明者】陳強(qiáng) 申請(qǐng)人:上海華力微電子有限公司