低反向漏電流的單向瞬態(tài)電壓抑制芯片的制作方法
【專利摘要】本發(fā)明公開一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，包括具有重摻雜P型區(qū)和重摻雜N型區(qū)的P型單晶硅片，此絕緣鈍化保護層內側延伸至重摻雜N型區(qū)上表面的邊緣區(qū)域，重摻雜N型區(qū)的中央區(qū)域覆蓋作為負極的第一金屬層，重摻雜P型區(qū)下表面覆蓋作為陽極的第二金屬層；所述重摻雜P型區(qū)與重摻雜N型區(qū)接觸的上部區(qū)域且靠位于重摻雜P型區(qū)邊緣的四周區(qū)域具有輕摻雜N型區(qū)，此輕摻雜N型區(qū)的上表面與重摻雜N型區(qū)的下表面接觸，此輕摻雜N型區(qū)的外側面與溝槽接觸。本發(fā)明單向瞬態(tài)電壓抑制芯片在隧道擊穿模式下，降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，從而進一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。
【專利說明】低反向漏電流的單向瞬態(tài)電壓抑制芯片
【技術領域】
[0001 ] 本發(fā)明涉及一種單向瞬態(tài)電壓抑制芯片，具體涉及一種低反向漏電流的單向瞬態(tài)電壓抑制芯片。
【背景技術】
[0002]瞬態(tài)電壓抑制二極管TVS可確保電路及電子元器件免受靜電、浪涌脈沖損傷，甚至失效。一般TVS并聯于被保護電路兩端，處于待機狀態(tài)。當電路兩端受到瞬態(tài)脈沖或浪涌電流沖擊，并且脈沖幅度超過TVS的擊穿電壓時，TVS能以極快的速度把兩端的阻抗由高阻抗變?yōu)榈妥杩箤崿F導通，并吸收瞬態(tài)脈沖。在此狀態(tài)下，其兩端的電壓基本不隨電流值變化，從而把它兩端的電壓箝位在一個預定的數值，該值約為擊穿電壓的1.3?1.6倍，以而保護后面的電路元件不受瞬態(tài)脈沖的影響。
[0003]現有的TVS的擊穿電壓在6V到600V之間。一般采用單晶硅中擴散受主、施主雜質，通過調整單晶硅電阻率控制產品的擊穿電壓，并以臺面玻璃鈍化工藝達到需要電特性。
[0004]正常情況下TVS在電路中處于待機狀態(tài)，只有在較低的反向漏電流條件下，才能減少器件功耗。通常在TVS兩端施加反向電壓VR可測試反向漏電流。反向漏電流基本上取決于二極管的擊穿模式，當擊穿電壓>10V時，擊穿模式為雪崩擊穿，該模式下反向漏電流較小，約在IuA以下。當擊穿電壓〈10V時，隨著電壓的減小，所用單晶的摻雜濃度提高，擊穿模式由雪崩擊穿逐步轉變?yōu)樗淼罁舸?。對普通的臺面玻璃鈍化工藝來說，低壓TVS反向漏電流會增加幾個數量級，一般接近1mA。相應的，其功耗也會增加幾個數量級，該功耗會增加器件的局部溫升，導致電路不穩(wěn)定，嚴重影響器件工作的穩(wěn)定性和壽命。

【發(fā)明內容】

[0005]本發(fā)明提供一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，該單向瞬態(tài)電壓抑制芯片低壓TVS在隧道擊穿模式下，降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，從而進一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。
[0006]為達到上述目的，本發(fā)明采用的技術方案是:一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，包括表面具有重摻雜N型區(qū)的重摻雜P型單晶硅片，此重摻雜N型區(qū)與重摻雜P型單晶硅片接觸，重摻雜N型區(qū)四周具有溝槽，此溝槽位于重摻雜P型單晶硅片和重摻雜N型區(qū)四周并延伸至重摻雜P型單晶硅片的中部；所述溝槽的表面覆蓋有絕緣鈍化保護層，此絕緣鈍化保護層由溝槽底部延伸至重摻雜N型區(qū)表面的邊緣區(qū)域，重摻雜N型區(qū)的表面覆蓋作為電極的第一金屬層，重摻雜P型區(qū)表面覆蓋作為另一個電極的第二金屬層；其特征在于:所述重摻雜P型單晶硅片與重摻雜N型區(qū)接觸的上部區(qū)域且位于邊緣的四周區(qū)域具有輕摻雜N型區(qū)，此輕摻雜N型區(qū)的上表面與重摻雜N型區(qū)的接觸，此輕摻雜N型區(qū)的外側面與溝槽接觸。
[0007]上述技術方案中進一步改進的方案如下:
1.上述方案中，所述輕摻雜N型區(qū)與重摻雜P型單晶硅片的接觸面為弧形面。[0008]2.上述方案中，所述輕摻雜N型區(qū)的濃度擴散結深大于重摻雜N型區(qū)的濃度擴散結深，比值為1.5?2:1。
[0009]由于上述技術方案運用，本發(fā)明與現有技術相比具有下列優(yōu)點和效果:
本發(fā)明低反向漏電流的單向瞬態(tài)電壓抑制芯片，其包括具有重摻雜P型區(qū)和重摻雜N型區(qū)的P型單晶硅片，重摻雜P型區(qū)與重摻雜N型區(qū)接觸的上部區(qū)域且靠位于重摻雜P型區(qū)邊緣的四周區(qū)域具有輕摻雜N型區(qū)，此輕摻雜N型區(qū)的上表面與重摻雜N型區(qū)的下表面接觸，此輕摻雜N型區(qū)的外側面與溝槽接觸，在低壓(IOV以下)TVS在隧道擊穿模式下，降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，從而進一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。
【專利附圖】

【附圖說明】
[0010]附圖1為現有瞬態(tài)電壓抑制芯片結構示意圖；
附圖2為本發(fā)明低反向漏電流的單向瞬態(tài)電壓抑制芯片結構示意圖。
[0011]以上附圖中:1、重摻雜P型單晶硅片；2、重摻雜N型區(qū)；3、輕摻雜N型區(qū)；4、溝槽；
5、絕緣鈍化保護層；6、第一金屬層；7、第二金屬層。
【具體實施方式】
[0012]下面結合附圖及實施例對本發(fā)明作進一步描述:
實施例:一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，包括表面具有重摻雜N型區(qū)2的重摻雜P型單晶硅片1，此重摻雜N型區(qū)2與重摻雜P型單晶硅片I接觸，重摻雜N型區(qū)2四周具有溝槽4，此溝槽4位于重摻雜P型單晶硅片I和重摻雜N型區(qū)2四周并延伸至重摻雜P型單晶硅片I的中部；所述溝槽4的表面覆蓋有絕緣鈍化保護層5，此絕緣鈍化保護層5由溝槽4底部延伸至重摻雜N型區(qū)2表面的邊緣區(qū)域，重摻雜N型區(qū)2的表面覆蓋作為電極的第一金屬層6，重摻雜P型區(qū)I表面覆蓋作為另一個電極的第二金屬層7 ;其特征在于:所述重摻雜P型單晶硅片I與重摻雜N型區(qū)2接觸的上部區(qū)域且位于邊緣的四周區(qū)域具有輕摻雜N型區(qū)3，此輕摻雜N型區(qū)3的上表面與重摻雜N型區(qū)2的接觸，此輕摻雜N型區(qū)3的外側面與溝槽4接觸。
[0013]上述輕摻雜N型區(qū)3與重摻雜P型單晶硅片I的接觸面為弧形面。
[0014]上述輕摻雜N型區(qū)8的濃度擴散結深大于重摻雜N型區(qū)2的濃度擴散結深，比值為 1.5?2:1。
[0015]選用高摻雜P型單晶，以獲得更低的擊穿電壓。采用較低濃度的磷源在晶片不同區(qū)域選擇性擴散，形成低濃度擴散區(qū)，磷源摻雜濃度在IO19?102°數量級，擴散溫度在1000?1200°C，該區(qū)域與芯片尺寸相關。再在晶片同側擴散高濃度磷源，形成高濃度擴散區(qū)，磷源摻雜濃度在IO21數量級，擴散溫度在1240?1260°C。兩步擴散通過時間控制，使得低濃度擴散結深大于高濃度擴散結深，比值約為1.5?2。第二步進行臺面造型，沿低濃度擴散區(qū)進行腐蝕，并通過設計保證側向腐蝕寬度小于低濃度擴散區(qū)寬度。腐蝕深度大于低濃度擴散結深。第三步通過清洗去除晶片表面顆粒、金屬離子、有機物等。第四步進行表面鈍化，采用低壓氣相沉積、濕氧方法在晶片表面形成之謎的鈍化層。最后在晶片表面進行常規(guī)的金屬化。最終沿腐蝕槽中心切割。[0016]通過控制同一芯片的不同區(qū)域結深，且結深不同區(qū)域的摻雜濃度不同，使得這些區(qū)域在工作中具有不同的擊穿場強，在表面區(qū)域是低濃度擴散PN結，該區(qū)域擊穿場強最小，因此漏電流大幅度可減小，在芯片體內是高濃度擴散結，該結基本為一個平面，可確保芯片要求的擊穿電壓；2、通過采用多晶硅鈍化+氧化工藝，該工藝制作的低壓TVS 二極管的漏電流比用正常工藝制作的低壓二極管的漏電流地一個數量級。在此工藝條件下，反向漏電流可以控制在0.2mA以下，下降幅度可達60%。
[0017]上述實施例只為說明本發(fā)明的技術構思及特點，其目的在于讓熟悉此項技術的人士能夠了解本發(fā)明的內容并據以實施，并不能以此限制本發(fā)明的保護范圍。凡根據本發(fā)明精神實質所作的等效變化或修飾，都應涵蓋在本發(fā)明的保護范圍之內。
【權利要求】
1.一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，包括表面具有重摻雜N型區(qū)(2)的重摻雜P型單晶硅片(1 )，此重摻雜N型區(qū)(2)與重摻雜P型單晶硅片(1)接觸，重摻雜N型區(qū)(2)四周具有溝槽(4)，此溝槽(4)位于重摻雜P型單晶硅片(1)和重摻雜N型區(qū)(2)四周并延伸至重摻雜P型單晶硅片(1)的中部；所述溝槽(4)的表面覆蓋有絕緣鈍化保護層(5)，此絕緣鈍化保護層(5)由溝槽(4)底部延伸至重摻雜N型區(qū)(2)表面的邊緣區(qū)域，重摻雜N型區(qū)(2)的表面覆蓋作為電極的第一金屬層(6)，重摻雜P型區(qū)(1)表面覆蓋作為另一個電極的第二金屬層(7);其特征在于:所述重摻雜P型單晶硅片(1)與重摻雜N型區(qū)(2)接觸的上部區(qū)域且位于邊緣的四周區(qū)域具有輕摻雜N型區(qū)(3)，此輕摻雜N型區(qū)(3)的上表面與重摻雜N型區(qū)(2)的接觸，此輕摻雜N型區(qū)(3)的外側面與溝槽(4)接觸。
2.根據權利要求1所述的單向瞬態(tài)電壓抑制芯片，其特征在于:所述輕摻雜N型區(qū)(3)與重摻雜P型單晶硅片(1)的接觸面為弧形面。
3.根據權利要求1或2所述的單向瞬態(tài)電壓抑制芯片，其特征在于:所述輕摻雜N型區(qū)(3)的濃度擴散結深大于重摻雜N型區(qū)(2)的濃度擴散結深，比值為1.5^2:1。
【文檔編號】H01L29/861GK103972273SQ201410158278
【公開日】2014年8月6日 申請日期:2014年4月18日 優(yōu)先權日:2014年4月18日
【發(fā)明者】管國棟, 孫玉華 申請人:蘇州固锝電子股份有限公司