制造雙極晶體管的方法、雙極晶體管和集成電路的制作方法
【專利摘要】公開了一種制造雙極晶體管的方法，所述方法包括：提供包括集電極區(qū)(11)的半導(dǎo)體襯底(10)；在半導(dǎo)體襯底上形成基極層(30)；在基極層的限定了發(fā)射極區(qū)的部分上形成刻蝕保護層(32，34)；在刻蝕保護層和基極層上形成基極接觸層(35)；在基極層上形成電絕緣層(60)；在電絕緣層形成之后形成的結(jié)構(gòu)中刻蝕開口(70)，所述開口包括使刻蝕保護層的至少一部分外露的發(fā)射極窗口部分(72)以及與發(fā)射極窗口部分相鄰的延伸通過基極層、基極接觸層并且進入集電極區(qū)的場板溝槽部分(74)；利用電絕緣材料(52，54)對所述開口加襯里；使所述發(fā)射極區(qū)外露；以及用導(dǎo)電材料填充所述加襯里的開口。還公開了一種根據(jù)這種方法制造的雙極晶體管以及一種包括這種雙極晶體管的IC。
【專利說明】制造雙極晶體管的方法、雙極晶體管和集成電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種制造雙極晶體管的方法，所述雙極晶體管具有場板，用于在耗盡區(qū)中產(chǎn)生RESURF效應(yīng)。
[0002]本發(fā)明還涉及一種具有這種場板的雙極晶體管。
[0003]本發(fā)明還涉及一種包括這種雙極晶體管的集成電路(IC)。

【背景技術(shù)】
[0004]目前，許多電子設(shè)備合并了在射頻操作的功能，例如移動通信設(shè)備。以節(jié)約成本方式實現(xiàn)這種功能性很重要。眾所周知的是雙極晶體管特別適用于在射頻(RF)域中處理信號。
[0005]然而，基于硅雙極晶體管技術(shù)制造集成電路(IC)比例如互補金屬氧化物半導(dǎo)體(CMOS) IC更加昂貴，并且在CMOS技術(shù)中更加易于實現(xiàn)器件特征尺寸的縮小。CMOS技術(shù)節(jié)約成本的特點已經(jīng)導(dǎo)致了 CMOS技術(shù)作為制造多種半導(dǎo)體部件(包括IC)的主流技術(shù)選擇。
[0006]已經(jīng)努力在CMOS工藝流程中生產(chǎn)雙極晶體管，從而提供混合技術(shù)1C，在混合技術(shù)IC中雙極晶體管可以用于處理RF信號。這種工藝流程有時稱作BiCMOS技術(shù)。在EP2466628A1中提供了在BiCMOS制造工藝中制造異質(zhì)結(jié)雙極晶體管(HBT)的方法示例，其中異質(zhì)結(jié)雙極晶體管具有SiGe基極(SiGe HBT)。
[0007]晶體管經(jīng)受眾所周知的約翰遜限制。對于雙極晶體管，這種限制等同于峰值電流增益截止頻率fT和集電極-發(fā)射極擊穿電壓BV.的乘積，所述峰值電流增益截止頻率fT是晶體管的高頻品質(zhì)因子。換句話說，提供一種可以處理高操作頻率和高電壓的雙極晶體管很重要。典型地通過控制集電極中的摻雜量來獲得這些特征。一方面，高集電極摻雜級別增加了 fT，因為高集電極摻雜級別推遲(postpone) 了克爾(Kirk)效應(yīng)；但是另一方面降低了 BV.，因為高集電極摻雜級別增加了局部電場并因此而增加了雪崩倍增。
[0008]雙極晶體管的高頻品質(zhì)因子fT、集電極-發(fā)射極擊穿電壓BVero和集電極-基極結(jié)擊穿電壓BVratj都依賴于集電極摻雜N。。fT曲線的最大值由克爾效應(yīng)的起點確定，在集電極電流密度Jk下發(fā)生所述克爾效應(yīng)。這在圖1中示出，其描述了摻雜濃度N。越高，Jk和&的峰值越高。
[0009]BVcro是由雪崩產(chǎn)生的空穴電流達到足以保持發(fā)射極-基極結(jié)正向偏置時的電壓，使得在不存在外部基極電流的情況下仍然保持晶體管電流。因此，當(dāng)雪崩降低時，BV.增力口。雪崩效應(yīng)是由于耗盡區(qū)中的高電場引起的電子的加速而導(dǎo)致的。
[0010]眾所周知的是最大電場點周圍的小區(qū)域?qū)τ谘┍离娏魈峁┳畲蟮呢暙I。其上可以分布電荷的耗盡區(qū)的深度與集電極中的摻雜級別反相關(guān)。如圖2所示，在集電極11中具有相對較低摻雜級別的雙極晶體管中，掩埋的集電極20引起在集電極11和基極30之間的界面處形成相對較大的耗盡區(qū)15，而在集電極11’中具有相對較高摻雜級別的雙極晶體管引起在集電極11’和基極30之間的界面處形成相對受限的耗盡區(qū)15’。因此，在高摻雜級別下，耗盡區(qū)15’縮小(condense)，增加了最大電池，并且因此增加了雪崩電流，從而降低了BVero。類似地，BVceo隨著1/N。縮放，因此在低集電極摻雜下較高。
[0011 ] 增加乘積fT*BV_ (從而克服約翰遜限制)的一種方式是沿集電極應(yīng)用場板以降低電場，因此將雪崩現(xiàn)象的發(fā)作推遲到較高的電壓。這已知為是減小表面場(RESURF)效應(yīng)，并且在圖3中示意性地描述。通過向場板或柵極50施加合適的電勢，RESURF效應(yīng)將基極30和集電極11之間界面處的耗盡區(qū)15擴展到高摻雜集電極20。
[0012]Raymond J.Ε.Hueting 等人在 IEEE Transact1ns on Electron Devices, 51 (7)卷，2004,1108-1113 頁的 “A New Trench bipolar transistor for RF Applicat1ns” 中公開了垂直溝槽SiGe HBT的理論模型，所述HBT具有與發(fā)射極相連的溝槽場板、以及在集電極漂移區(qū)域中線性分級的摻雜分布，所述摻雜分布說明了在高電壓下改進的雪崩特性。場板與SiGe基極和集電極通過135nm厚的氧化物層電學(xué)隔離。這篇文章在圖6中還示出了場板與發(fā)射極而不是與基極的電連接得到了 HBT的峰值截止頻率fT的進一步改進。
[0013]然而，以節(jié)約成本的方式制造這種裝置很重要，尤其是在BiCMOS工藝中。


【發(fā)明內(nèi)容】

[0014]本發(fā)明試圖提供一種制造具有場板的雙極晶體管的方法。
[0015]本發(fā)明還試圖提供一種具有這種場板的雙極晶體管。
[0016]根據(jù)本發(fā)明的一個方面，提出了一種雙極晶體管，包括通過基極區(qū)與襯底中的集電極區(qū)垂直分離的發(fā)射極區(qū)，所述雙極晶體管還包括與發(fā)射極區(qū)電連接的場板，所述場板從發(fā)射極區(qū)沿基極區(qū)延伸到集電極區(qū)中，所述場板通過隔離物與基極區(qū)和集電極區(qū)橫向地電絕緣，所述隔離物包括電隔離材料，所述電隔離材料包括氮化硅層，并且所述場板通過包括另外的電隔離材料的層在內(nèi)的部分與襯底垂直地電隔離。
[0017]這種雙極晶體管可以按照節(jié)約成本的方式制造，并且受益于基極區(qū)中摻雜分布的改進保護，因為隔離物中的氮化硅防止摻雜分布從基極區(qū)的過度向外擴散，如下文中更加詳細(xì)地解釋的。這在基極區(qū)包括具有硼摻雜的硅鍺層的情況下特別相關(guān)，因為硼雜質(zhì)具有相對較高的遷移率。在該實施例中，隔離物中的氮化硅層優(yōu)選地具有至少1nm的厚度，因為這在如前所述的制造期間有效地保護基極免受過度的硼擴散。
[0018]在實施例中，電隔離材料是氮化硅，另外的電隔離材料是氧化硅。
[0019]在實施例中，隔離物包括基極區(qū)和集電極區(qū)上面的氧化硅層以及氧化硅層上面的氮化娃層。
[0020]氧化硅部分可以具有至少20nm的厚度，以確保氧化硅部分可以承受發(fā)射極和集電極之間10V的電勢差。
[0021]在實施例中，襯底還包括掩埋集電極，使得集電極區(qū)位于基極區(qū)和掩埋集電極之間，其中掩埋集電極比集電極區(qū)具有更高的摻雜級別。
[0022]在實施例中，場板是延伸到掩埋集電極中的垂直場板。在替代實施例中，場板是橫向或水平場板，其中場板的橫向尺寸超過場板的垂直尺寸。
[0023]本發(fā)明的雙極晶體管可以有利地集成到集成電路(IC)中，例如按照CMOS技術(shù)制造的1C。這種IC具有用于高頻(例如RF)應(yīng)用領(lǐng)域和高電壓應(yīng)用領(lǐng)域(例如功率放大器或RF功率放大器)的改進適應(yīng)性。
[0024]根據(jù)本發(fā)明的另一個方面，提出了一種制造雙極晶體管的方法，所述方法包括:提供包括集電極區(qū)的半導(dǎo)體襯底；在半導(dǎo)體襯底上形成基極層；在基極層的限定了發(fā)射極區(qū)的部分上形成刻蝕保護層；在刻蝕保護層和第一基極層上形成基極接觸層；在基極層上形成電絕緣層；在電絕緣層形成之后形成的結(jié)構(gòu)中刻蝕開口，所述開口包括使刻蝕保護層的至少一部分外露的發(fā)射極窗口部分以及與發(fā)射極窗口部分相鄰的延伸通過基極層、基極接觸層并且進入到集電極區(qū)中的場板溝槽部分；利用電絕緣材料對所述開口加襯里；以及用導(dǎo)電材料填充所述加襯里的開口。
[0025]本發(fā)明的方法使能了形成與發(fā)射極電連接并且與發(fā)射極相鄰的場板，而不需要附加的掩模，因為在單獨的刻蝕步驟中將發(fā)射極窗口和場板溝槽開口。沒有附加掩模使得可以非?？拷鶚O一集電極結(jié)(即，非?？拷罡唠妶龅膮^(qū)域，在這種情況下場板是最有效率的)對的場板進行構(gòu)圖。優(yōu)選地，襯底是硅襯底。
[0026]在實施例中，襯底還可以包括掩埋集電極，使得集電極區(qū)位于基極區(qū)和掩埋集電極之間，其中掩埋集電極比集電極區(qū)具有更高的摻雜級別；并且其中場板具有垂直形狀，其中場板溝槽部分延伸進入到掩埋集電極中。替代地，場板可以具有水平形狀，其中場板的橫向尺寸超過場板的垂直尺寸。垂直形狀優(yōu)選用于避免電流在角(corner)周圍流動，其可能產(chǎn)生高電場。水平形狀優(yōu)選用于使得可以在相同芯片上包括具有不同柵極長度的器件，其中4和/或BVcro可以是不同的。
[0027]在實施例中，在基極層的限定了發(fā)射極區(qū)的部分上形成刻蝕保護層的步驟包括:在基極層的限定了發(fā)射極區(qū)的部分上形成氧化硅密封層；以及在氧化硅密封層上形成氮化硅刻蝕保護層。氮化硅刻蝕保護層下面的氧化硅密封層的存在密封了可能在氮化硅刻蝕保護層中存在的缺陷，從而保護了下面的基極層。在于氮化硅刻蝕保護層的頂部還可以存在氧化硅層，以改進刻蝕配方(recipe)的選擇性，所述刻蝕配方用于相對于刻蝕保護層形成所述開口。
[0028]在實施例中，基極層是硼摻雜的含硅鍺層，其中所述加襯里步驟包括至少在開口的外露垂直表面上形成包括氮化硅層和氧化硅層的隔離物；以及在場板溝槽部分的底部處形成氧化硅襯里。已經(jīng)發(fā)現(xiàn)側(cè)壁隔離物中的氮化硅刻蝕保護層和氮化硅層的組合有效地保護了硼摻雜硅鍺基極層在氧化硅襯里的形成期間免受硼雜質(zhì)的過度擴散。此外，如果場板溝槽部分延伸到掩埋集電極中，掩埋集電極中的雜質(zhì)可以促進氧化硅生長，特別是在集電極摻雜有砷(As)的情況下，從而進一步減小了氧化硅層襯里形成步驟的持續(xù)時間，從而進一步限制了硼擴散。
[0029]可以通過濕熱氧化步驟形成氧化硅襯里。可以在形成所述氧化硅襯里之前去除氧化硅密封層，以保護氧化硅襯里以免外露于刻蝕化學(xué)劑中，所述刻蝕化學(xué)劑可能損壞氧化娃襯里。
[0030]在實施例中，所述加襯里步驟還可以包括在開口的垂直外露表面上形成氧化硅-氮化硅-氧化硅(0N0是氧化硅-氮化硅-氧化硅的簡稱)隔離物?；鶚O和集電極表面上的氧化硅層防止了氮化硅與硅直接接觸，所述直接接觸可能在高溫步驟期間產(chǎn)生缺陷。包括氮化硅層以保護基極免受氧化增強的擴散。氮化硅層上的氧化硅層在另外的刻蝕步驟期間保護氧化硅免受刻蝕。ONO疊層形成了集電極與場板的垂直部分之間的電絕緣障礙物(barrier)，并且提供了發(fā)射極和基極接觸層之間以及場板和基極層之間的電隔離。
[0031]氧化硅襯里可以與任意合適的厚度。在實施例中，在完成的雙極晶體管中，氧化硅襯里具有至少20nm的厚度，并且氮化硅隔離物具有至少1nm的厚度。氮化物隔離物厚度確保了保護基極免受增強的擴散，而氧化硅襯里厚度確保了氧化硅襯里可以承受發(fā)射極和集電極之間1V的電勢差。

【專利附圖】

【附圖說明】
[0032]參考附圖更加詳細(xì)地并且作為非限制示例描述本發(fā)明的實施例，其中:
[0033]圖1示意性地描述了集電極摻雜級別對雙極晶體管的電流增益截止頻率fT的影響；
[0034]圖2示意性地描述了集電極摻雜級別對于在雙極晶體管中形成的耗盡區(qū)深度的影響；
[0035]圖3示意性地描述了場板對于在雙極晶體管中形成的耗盡區(qū)形狀的影響；
[0036]圖4示意性地描述了根據(jù)本發(fā)明實施例的雙極晶體管的頂視圖；
[0037]圖5利用沿X-方向的視圖示意性地描述了根據(jù)本發(fā)明實施例的制造雙極晶體管的方法的各種步驟；
[0038]圖6利用沿y_方向的視圖示意性地描述了根據(jù)本發(fā)明實施例的制造雙極晶體管的方法的各種步驟；以及
[0039]圖7利用沿y_方向的視圖示意性地描述了根據(jù)本發(fā)明替代實施例的制造雙極晶體管的方法的方面。

【具體實施方式】
[0040]應(yīng)該理解的是附圖只是示意性的并且沒有按比例繪制。還應(yīng)該理解的是貫穿附圖，相同的參考數(shù)字用于表示相同或類似的部分。
[0041]圖4示意性地描述了根據(jù)本發(fā)明實施例的雙極晶體管的頂視圖?？梢姷氖前l(fā)射極區(qū)40、場板50、刻蝕保護氧化物層34和諸如STI (淺溝槽隔離)12的隔離區(qū)域。在圖5(a)-(i)和圖6(a)_(i)的幫助下解釋制造這種雙極晶體管的方法。
[0042]在以下實施例中，對雙極晶體管的集電極區(qū)、掩埋集電極(如果存在)和發(fā)射極摻雜第一導(dǎo)電類型的雜質(zhì)，而對基極摻雜第二導(dǎo)電類型的雜質(zhì)，所述第二導(dǎo)電類型不同于第一導(dǎo)電類型。例如，第一導(dǎo)電類型可以是η型，而第二導(dǎo)電類型可以是P型。替代地，第一導(dǎo)電類型可以是P型，而第二導(dǎo)電類型可以是η型。集電極區(qū)和掩埋集電極可以形成在與集電極相同導(dǎo)電類型的襯底中，例如η型集電極可以形成于η型襯底中，例如η型硅襯底。掩埋集電極典型地比集電極區(qū)具有更高的摻雜級別。
[0043]盡管本發(fā)明可以應(yīng)用于任意雙極晶體管設(shè)計，針對在CMOS工藝中生產(chǎn)的異質(zhì)結(jié)雙極晶體管作為非限制示例來解釋本發(fā)明，所述CMOS工藝具有用于形成雙極晶體管的附加工藝步驟，即BiCMOS工藝，并且異質(zhì)結(jié)雙極晶體管具有η型集電極和發(fā)射極以及P型基極。應(yīng)該理解的是不同類型的雙極晶體管也是可行的，例如具有P型集電極和發(fā)射極以及η型基極的雙極晶體管。
[0044]在圖5(a)和圖6(a)中示出了本發(fā)明方法的可能起始點。提供了包括諸如淺溝槽隔離之類的隔離區(qū)域12在內(nèi)的襯底10。隔離區(qū)域12典型地限定了襯底10中的雙極晶體管的有源區(qū)。在實施例中，襯底10是η型硅襯底10，所述η型硅襯底例如可以摻雜η型雜質(zhì)，例如砷(As)。
[0045]襯底10典型地包括集電極區(qū)11，例如通過襯底10中的外延生長或注入(implantat1n)形成的相對低摻雜的集電極。
[0046]襯底10典型地包括高摻雜集電極區(qū)20，例如由襯底10中外延生長的掩埋層或注入的集電極形成的掩埋集電極。相較于集電極11，高摻雜集電極區(qū)20典型地包括類型相同但是濃度更高的雜質(zhì)。如隨后將解釋的，高摻雜集電極區(qū)20與基極區(qū)30之間的襯底10的一部分限定了集電極11，基極區(qū)30上形成發(fā)射極。
[0047]襯底10還包括集電極接觸區(qū)域22，優(yōu)選地，相較于高摻雜集電極區(qū)20和襯底10，所述集電極接觸區(qū)域22具有類型相同但濃度更高的的雜質(zhì)，以提供集電極接觸區(qū)域22的頂部表面和高摻雜集電極20之間減小的串聯(lián)電阻。可以預(yù)期高摻雜集電極20和/或集電極接觸區(qū)域22的任意合適實現(xiàn)方式。因為這些實現(xiàn)方式對于本領(lǐng)域普通技術(shù)人員是眾所周知的，只是為了簡要的愿意而不再進一步詳細(xì)解釋。
[0048]可以將構(gòu)圖的氮化物層(未示出)可選地形成于隔離區(qū)域12上面，而隔離區(qū)域12之間的有源區(qū)仍然外露。在這種結(jié)構(gòu)上，基極層30可以是外延生長的，導(dǎo)致了在單晶襯底10的外露區(qū)域上生長的單晶基極層部分和在無定形或多晶表面上的多晶基極層部分，所述無定形或多晶表面例如是隔離區(qū)域12或氮化物層(如果存在)。基極層30典型地包括摻雜有諸如硼(B)之類的P型雜質(zhì)的SiGe。
[0049]在優(yōu)選實施例中，基極層30包括Si/SiGe:C疊層，作為示例可以如下形成所述疊層。在生長外延基極層之前，可以通過氫烘烤(bake)對外露的硅表面進行鈍化。通過以下操作來形成基極層:首先生長非摻雜硅緩沖層，然后生長非摻雜SiGe:C集電極-基極隔離物、硼摻雜SiGe:C基極、非摻雜SiGe:C基極-發(fā)射極隔離物和摻雜Si發(fā)射極蓋層。在這些層中，可以在0.1-0.3原子百分比的范圍內(nèi)選擇SiGe層中的碳含量，并且可以在15-30原子百分比的范圍內(nèi)選擇鍺含量。如本質(zhì)上已知的，SiGe:C層中的碳防止硼雜質(zhì)從硼摻雜基極向外擴散。然而應(yīng)該理解的是本發(fā)明的雙極晶體管中的基極的實際組成和結(jié)構(gòu)是不重要的；可以選用任意合適的基極構(gòu)造。
[0050]在形成基極層之后，可以在基極層30的限定了將要形成發(fā)射極區(qū)的那部分上形成刻蝕保護層32，如下面將詳細(xì)解釋的?？涛g保護層32保護了基極層30的發(fā)射極窗口區(qū)域免受能夠損壞硅的刻蝕配方?？梢酝ㄟ^以下操作形成這種刻蝕保護層:在基極層上沉積刻蝕保護層層，隨后將刻蝕保護層構(gòu)圖為所需尺寸，例如通過在刻蝕保護層上形成構(gòu)圖掩模、去除刻蝕保護層的外露部分、并且隨后去除掩模。這種構(gòu)圖對于本領(lǐng)域普通技術(shù)人員是眾所周知的，并且為此原因不需要進一步詳細(xì)解釋。優(yōu)選地，刻蝕保護層包括氮化硅部分32，因為已知氮化硅對于基極層30中的雜質(zhì)(例如硼雜質(zhì))的氧化增強擴散具有較高的抵抗力。
[0051]在本發(fā)明的實施例中，在氮化物部分32上形成氧化物部分34，以改進刻蝕保護層對于后續(xù)硅刻蝕步驟的選擇性，如下面詳細(xì)解釋的?？梢园凑杖我夂线m的方式形成和構(gòu)圖氧化物部分34，如前針對氮化硅部分32所解釋的。氧化物部分34可以是任意合適類型的氧化物，例如S12或TE0S。氮化物層32優(yōu)選地具有至少1nm的厚度，因為在這一厚度，有效地防止了基極層雜質(zhì)的向外擴散。
[0052]薄氧化物層可以存在于氮化物部分32和基極層30之間，以在后續(xù)升溫步驟期間保護基極層30免受氮化物部分32的缺陷形成。在實施例中，刻蝕保護層可以是ONO(氧化物-氮化物-氧化物)疊層?？梢苑謩e優(yōu)化氧化物部分34和薄氧化物層(如果存在)的相應(yīng)厚度。應(yīng)該理解的是刻蝕保護部分不局限于可選地與氧化物部分34組合的氮化物部分32?？梢允褂萌我夂线m的材料保護基極層30上的發(fā)射極區(qū)。
[0053]按照任意合適的方式在得到的結(jié)構(gòu)上生長多晶硅基極接觸層35，例如通過在合適的氣相沉積工藝(例如CVD)之后形成電絕緣層60，所述電絕緣層可以是任意合適的電介質(zhì)材料，例如諸如氧化硅或TEOS之類的氧化物。
[0054]方法隨后前進到步驟(b)?？梢栽陔娊^緣層60上形成諸如氮化物層(未示出)之類的另外抗刻蝕層，以在另外的處理步驟期間保護所述層免受刻蝕損壞?？梢栽诘飳由闲纬蓸?biāo)準(zhǔn)的光致抗蝕劑材料(未示出)并且進行構(gòu)圖，以限定雙極晶體管的發(fā)射極窗口和場板溝槽。
[0055]隨后在襯底上的疊層中刻蝕開口 70，所述開口 70包括終止于氧化物層部分34上的發(fā)射極窗口 72和延伸到集電極區(qū)11中的場板溝槽74。在實施例中，場板溝槽74終止于襯底10中靠近高摻雜集電極區(qū)20或者在高摻雜集電極區(qū)20中的地方。
[0056]在實施例中，通過以下方式來執(zhí)行這種刻蝕步驟:使用多個選擇性刻蝕步驟來選擇性地去除電絕緣層60上的氮化物層(如果存在)，使用選擇性刻蝕來去除電介質(zhì)或電絕緣層60 (例如通過使用選擇性氧化物刻蝕)，然后使用一個或多個選擇性刻蝕步驟來去除多晶硅基極接觸層35、基極層30和襯底10 (例如通過使用包括CF4、Cl2, HBr和O2的多晶硅或硅刻蝕配方)?；贖Br/Cl2的刻蝕配方是特別合適的。
[0057]需要強調(diào)的是，刻蝕步驟序列因此促進了發(fā)射極窗口 72和場板溝槽74的同時形成，而不需要附加的掩模來促進這種場板的包括。沒有附加掩模使得可以非常靠近基極-集電極結(jié)對場板進行構(gòu)圖，即，非常靠近最高電場區(qū)域，在最高電場區(qū)域場板最高效。
[0058]接下來，在開口 70的外露垂直表面上生長隔尚物52和54,如步驟(C)所不。這本質(zhì)上是已知的，并且只是為了簡明起見不再進一步詳細(xì)解釋?？梢允褂萌我夂线m的隔離物材料。在實施例中，隔離物52和54是ONO隔離物。第一氧化物層防止了氮化物與硅直接接觸，所述直接接觸可能在后續(xù)高溫步驟(例如退火步驟)中產(chǎn)生缺陷。包括氮化硅以保護基極免受氧化物增強擴散。最終的氧化物層在另外的刻蝕步驟期間保護氮化物免受刻蝕。ONO隔離物52形成了集電極和場板的垂直部分之間以及場板和基極層之間的電絕緣。
[0059]ONO隔離物54形成了發(fā)射極和基極接觸層之間的電隔離。隔離物可以具有任意合適的形狀，但是優(yōu)選地具有矩形形狀，因為這將電絕緣最大化。優(yōu)選地，隔離物的氮化物層具有至少1nm的厚度，以防止在后續(xù)升溫步驟期間硼從基極層30的向外擴散。
[0060]步驟(d)是可選步驟，當(dāng)在氮化物刻蝕保護部分32上存在氧化物部分34時執(zhí)行所述步驟。在這一步驟，通過合適的刻蝕配方選擇性地去除氧化物部分34，這對于本領(lǐng)域普通技術(shù)人員本質(zhì)上是已知的。如果在本發(fā)明的方法中存在這一步驟，這還會侵蝕(attack)ONO隔離物52和54的外露氧化物層。在這種情況下，應(yīng)該將隔離物52和54的外露氧化物層形成為這樣的厚度，使得在這一刻蝕步驟期間只部分地去除外露的氧化物層，即隔離物52和54的氧化物層的剩余部分仍然在將要形成的基極接觸35與發(fā)射極之間以及場板與集電極區(qū)11和基極區(qū)30之間提供足夠電絕緣。
[0061]接下來，如步驟(e)所示，用電絕緣氧化物部分56向場板溝槽74的底部加襯里，可以通過在700-750°C的溫度范圍內(nèi)執(zhí)行的熱氧化步驟形成電絕緣氧化物部分56，其中在所述溫度范圍內(nèi)將外露的娃氧化以形成氧化娃。優(yōu)選地，氧化娃部分56具有至少20nm的厚度，使得氧化硅部分可以承受發(fā)射極與集電極11或者高摻雜集電極20之間1V的電勢差。然而應(yīng)該理解的是可以將氧化硅部分56的厚度調(diào)諧至其中晶體管可操作的應(yīng)用領(lǐng)域。例如，如果氧化硅部分56必須承受更高的電勢差，可以相應(yīng)的增加氧化硅部分的厚度，而如果氧化硅部分56必須承受更高的電勢差，可以相應(yīng)的降低氧化硅部分的厚度。
[0062]在優(yōu)選實施例中，硅襯底10、集電極區(qū)11和高摻雜掩埋集電極20包括As摻雜。這依賴于As摻雜的級別，例如l*e2°cnT3或更高(是高摻雜掩埋集電極20的典型摻雜級別)，將在場板溝槽74的底部處外露的相關(guān)材料的氧化速度增加了 10-100倍。這限制了氧化步驟的持續(xù)時間，進一步限制了硼從基極層30的向外擴散，已經(jīng)通過保護基極層30免于外露到熱濕氧化配方的氮化物刻蝕保護部分32和氮化物側(cè)壁隔離物52的存在而限制了向外擴散。特別是在氮化物刻蝕保護部分32和氮化物側(cè)壁隔離物52每一個均具有至少1nm的厚度的情況下。
[0063]在步驟(f)，去除氮化物刻蝕保護部分32以使基極層30上的發(fā)射極區(qū)外露。這可以使用任意合適的氮化物刻蝕配方來進行。如果在氮化物刻蝕保護部分32下面存在薄氧化物層，也去除了這一薄氧化物層，例如使用分離的刻蝕配方。應(yīng)該注意的是，如前所述，在氮化物層上面存在氧化物層可以保護隔離物52和54的氮化物層免受侵蝕。在不存在這種保護性氧化物層的情況下，隔離物52和54的氮化物層必須足夠厚，使得在完成這種刻蝕步驟時，隔離物52和54的氮化物層厚度減小，而沒有將它們完全去除。
[0064]在步驟(g)，按照任意方式將發(fā)射極材料沉積到所得到的結(jié)構(gòu)上，例如As摻雜多晶硅發(fā)射極材料。這種材料形成發(fā)射極區(qū)40，并且同時至少部分地填充場板溝槽74，使得發(fā)射極區(qū)40與在場板溝槽74中形成的場板50電連接。因為這種沉積技術(shù)完全是常規(guī)程序，只是為了簡明起見不再進一步詳細(xì)地進行解釋。
[0065]現(xiàn)在按照任意合適的方式完成雙極器件。例如如步驟(h)所示，例如可以使用諸如刻蝕步驟之類的一系列構(gòu)圖步驟對所得到的結(jié)構(gòu)進行構(gòu)圖，以使基極接觸層35和集電極接觸22外露，隨后如步驟(i)所示形成集電極接觸120、基極接觸130和發(fā)射極接觸140。
[0066]圖5和圖6中所不的工藝流程產(chǎn)生了具有垂直場板50的異質(zhì)結(jié)雙極晶體管,垂直場板50即橫向尺寸或?qū)挾刃∮诖怪背叽缁蛏疃鹊膱霭濉?yīng)該理解的是這只是非限制性示例。同樣切實可行的是調(diào)節(jié)如圖5(b)、圖6(b)中所示和圖7(b)中所示的場板溝槽(沒有更改沿X方向的視圖)，其中形成橫向尺寸或?qū)挾却笥谄浯怪背叽缁蛏疃鹊膱霭鍦喜?4，從而如果按照圖5和圖6(c)-(i)所示的另外處理步驟如上所述完成器件，則產(chǎn)生了水平場板50。
[0067]應(yīng)該注意的是上述實施例說明而不是限制本發(fā)明，并且本領(lǐng)域普通技術(shù)人員在不脫離所附權(quán)利要求范圍的情況下能夠設(shè)計許多替代實施例。在權(quán)利要求中，放置在括號之間的任意參考符號不應(yīng)該解釋為限制權(quán)利要求。詞語“包括”不排除除了權(quán)利要求中列舉的之外的元件或步驟的存在。元件之前的“一”或“一個”不排除多個這些元件的存在?？梢酝ㄟ^包括幾個分立元件的硬件實現(xiàn)本發(fā)明。在枚舉了多個裝置的設(shè)備權(quán)利要求中，可以通過同一個硬件實現(xiàn)這些裝置的一些。在相互不同的從屬權(quán)利要求中列舉的特定措施不表示不能有利地對這些措施進行組合。
【權(quán)利要求】
1.一種雙極晶體管，包括通過基極區(qū)(30)與襯底中的集電極區(qū)(11)垂直分離的發(fā)射極區(qū)(40)，所述雙極晶體管還包括與發(fā)射極區(qū)電連接的場板(50)，所述場板(50)從發(fā)射極區(qū)沿基極區(qū)延伸到集電極區(qū)中，所述場板(50)通過隔離物(52，54)與基極區(qū)和集電極區(qū)橫向地電絕緣，所述隔離物(52，54)包括電隔離材料，所述電隔離材料包括氮化硅層，并且所述場板(50)通過另外的電隔離材料(56)與襯底垂直地電隔離。
2.根據(jù)權(quán)利要求1所述的雙極晶體管，其中所述另外的電隔離材料包括氧化硅。
3.根據(jù)權(quán)利要求1或2所述的雙極晶體管，其中基極區(qū)(30)包括具有硼摻雜的硅鍺層，并且其中所述隔離物包括具有至少1nm厚度的氮化硅層。
4.根據(jù)權(quán)利要求1至3中任一項所述的雙極晶體管，其中所述隔離物包括基極區(qū)和集電極區(qū)上的氧化硅層以及氧化硅層上的氮化硅層。
5.根據(jù)權(quán)利要求1至4中任一項所述的雙極晶體管，其中所述襯底還包括掩埋集電極(20)，使得集電極區(qū)(11)位于基極區(qū)(30)和所述掩埋集電極之間，其中所述掩埋集電極比集電極區(qū)具有更高的摻雜級別。
6.根據(jù)權(quán)利要求5所述的雙極晶體管，其中所述場板(50)延伸到掩埋集電極區(qū)(20)中。
7.根據(jù)權(quán)利要求1至6中任一項所述的雙極晶體管，其中所述場板(50)具有橫向尺寸和垂直尺寸，所述橫向尺寸超過所述垂直尺寸。
8.一種集成電路，包括至少一個根據(jù)權(quán)利要求1至7中任一項所述的雙極晶體管。
9.一種制造雙極晶體管的方法，所述方法包括: 提供包括集電極(11)的半導(dǎo)體襯底(10)； 在半導(dǎo)體襯底上形成基極層(30)； 在基極層的限定了發(fā)射極區(qū)的部分上形成刻蝕保護層(32，34)； 在刻蝕保護層和基極層上形成基極接觸層(35)； 在基極層上形成電絕緣層(60)； 在電絕緣層形成之后形成的結(jié)構(gòu)中刻蝕開口(70)，所述開口包括使刻蝕保護層的至少一部分外露的發(fā)射極窗口部分(72)以及與發(fā)射極窗口部分相鄰的延伸通過基極層、基極接觸層和襯底一部分的場板溝槽部分(74)； 利用電絕緣材料(52，54)對所述開口加襯里； 使所述發(fā)射極區(qū)外露；以及 用導(dǎo)電材料填充所述加襯里的開口。
10.根據(jù)權(quán)利要求9所述的方法，其中所述襯底(10)還包括掩埋集電極(20)，使得集電極區(qū)(11)位于基極區(qū)(30)和所述掩埋集電極之間，其中所述掩埋集電極比集電極區(qū)具有更聞的慘雜級別；并且 其中場板溝槽部分(74)延伸進入到掩埋集電極(20)中。
11.根據(jù)權(quán)利要求9所述的方法，其中場板溝槽部分(74)具有橫向尺寸和垂直尺寸，所述橫向尺寸超過所述垂直尺寸。
12.根據(jù)權(quán)利要求9至11中任一項所述的方法，其中在基極層(30)的限定了發(fā)射極區(qū)的部分上形成刻蝕保護層(32，34)的步驟包括: 在基極層(30)的限定了發(fā)射極區(qū)的部分上形成氮化硅刻蝕保護層(32);以及 在氮化硅刻蝕保護層上形成氧化硅密封層(34)。
13.根據(jù)權(quán)利要求12所述的方法，其中所述基極層(30)是硼摻雜的含硅鍺層，其中所述加襯里步驟包括: 至少在開口(70)的外露垂直表面上形成氧化硅隔離物(52)和氮化硅隔離物(52-54)的疊層；以及 在場板溝槽部分的底部處形成氧化硅襯里(56)。
14.根據(jù)權(quán)利要求13所述的方法，其中通過濕熱氧化步驟形成氧化硅襯里(56)。
15.根據(jù)權(quán)利要求13或14所述的方法，還包括在形成所述氧化硅襯里(56)之前去除氧化硅密封層(34)。
【文檔編號】H01L21/331GK104134688SQ201410178089
【公開日】2014年11月5日 申請日期:2014年4月29日 優(yōu)先權(quán)日:2013年5月1日
【發(fā)明者】埃弗利娜·格里德萊特, 約翰尼斯·唐克斯, 皮特魯斯·馬尼, 菲特·丁, 托尼·范胡克 申請人:Nxp股份有限公司