電子設備的制作方法
【專利摘要】一種半導體存儲器可以包括：第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，被插入在第一位線和第二位線之間。
【專利說明】電子設備
[0001]相關申請的交叉引用
[0002]本申請要求于2013年9月25日提交的申請?zhí)枮?0_2013_0113869、發(fā)明名稱為“電子設備”的韓國專利申請的優(yōu)先權，其全部內容通過引用合并于此。

【技術領域】
[0003]本專利文件涉及存儲器電路或設備及其在電子設備或系統(tǒng)中的應用。

【背景技術】
[0004]近來，隨著電子裝置趨向于小型化、低功耗、高性能、多功能性等，本領域中已需要能夠在諸如計算機、便攜式通信設備等的各種電子裝置中儲存信息的半導體器件，并且已對半導體器件進行了研究。這種半導體器件包括可以利用根據(jù)施加的電壓或電流而在不同電阻狀態(tài)之間切換的特性來儲存數(shù)據(jù)的半導體器件，例如，RRAM(阻變隨機存取存儲器)、PRAM (相變隨機存取存儲器)、FRAM (鐵電隨機存取存儲器)、MRAM (磁性隨機存取存儲器)、電熔絲等。


【發(fā)明內容】

[0005]實施例涉及一種能夠簡化制造工藝的電子設備，從而降低生產(chǎn)成本并提高集成度。
[0006]在一個方面中，提供了一種包括半導體存儲器的電子設備。半導體存儲器可以包括:第一層疊結構，包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，被插入在第一位線和第二位線之間。
[0007]以上設備的實施方式可以包括以下的一種或更多種。
[0008]第一可變電阻層和第一選擇元件層形成第一存儲器單元，第二可變電阻層和第一選擇元件層形成第二存儲器單元。第一存儲器單元由第一字線和第二位線控制，第二存儲器單元由第二字線和第一位線控制。當?shù)谝淮鎯ζ鲉卧豢刂茣r，第一位線被浮置，以及當?shù)诙鎯ζ鲉卧豢刂茣r，第二位線被浮置。第一選擇元件層由NbO2形成。第一可變電阻層和第二可變電阻層中的每個包括層疊有貧氧金屬氧化物層和富氧金屬氧化物層的結構，以及第一可變電阻層和第二可變電阻層彼此對稱，第一選擇元件層插入在它們之間。第一可變電阻層在第一字線和第一位線之間的交叉處具有島形。第一可變電阻層具有與第一字線或第一位線相同的線形。第二可變電阻層在第二字線和第二位線之間的交叉處具有島形。第二可變電阻層具有與第二字線或第二位線相同的線形。第一選擇元件層具有島形，同時與第一位線和第一字線之間的交叉處重疊，以及與第二位線和第二字線之間的交叉處重疊。第一選擇元件層具有與第一位線和第二位線中的至少一個相同的線形。第一可變電阻層、第二可變電阻層和第一選擇元件中的一個或更多個具有板形。第一位線的端部相比于第二位線的端部在第二方向上突出得更多，以及半導體存儲器還包括:設置在第一位線的突出端部之上以與第一位線耦接的第一觸點；和設置在第二位線的端部之上以與第二位線耦接的第二觸點。半導體存儲器還包括:第三層疊結構，被設置在第二層疊結構之上，并且包括第二字線、設置在第二字線之上并沿著第二方向延伸的第三位線、以及插入在第二字線和第三位線之間的第三可變電阻層；第四層疊結構，被設置在第三層疊結構之上，并且包括沿著第二方向延伸的第四位線、設置在第四位線之上并沿著第一方向延伸的第三字線、以及插入在第三字線和第四位線之間的第四可變電阻層；以及第二選擇元件層，被插入在第三層疊結構和第四層疊結構之間。
[0009]在另一個方面中，提供了一種包括半導體存儲器的電子設備。半導體存儲器可以包括:第一字線和第二字線，沿著第一方向延伸；第一位線和第二位線，沿著與第一方向交叉的第二方向延伸；第一可變電阻元件，具有與第一字線和第一位線耦接的兩個端部;第二可變電阻元件，具有與第二字線和第二位線耦接的兩個端部；以及選擇元件，與第一可變電阻元件和第二可變電阻元件串聯(lián)耦接，同時選擇元件的兩個端部耦接在第一位線和第二位線之間。
[0010]以上設備的實施方式可以包括以下的一種或更多種。
[0011]第一可變電阻元件和選擇元件形成第一存儲器單元，第二可變電阻元件和選擇元件形成第二存儲器單元。第一存儲器單元由第一字線和第二位線控制，第二存儲器單元由第二字線和第一位線控制。當?shù)谝淮鎯ζ鲉卧豢刂茣r，第一位線被浮置，以及當?shù)诙鎯ζ鲉卧豢刂茣r，第二位線被浮置。
[0012]電子設備中的一種還可以包括微處理器，微處理器包括:控制單元，被配置成接收包括來自微處理器外部的命令的信號，并且執(zhí)行命令的提取、譯碼或微處理器的信號的輸入或輸出的控制；運算單元，被配置成基于控制單元將命令譯碼的結果來執(zhí)行操作；以及存儲單元，被配置成儲存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結果相對應的數(shù)據(jù)、或執(zhí)行操作的數(shù)據(jù)的地址，其中，半導體存儲器是微處理器中的存儲單元的一部分。
[0013]電子設備中的一種還可以包括處理器，處理器包括:核心單元，被配置成利用數(shù)據(jù)、基于從處理器的外部輸入的命令來執(zhí)行與命令相對應的操作；高速緩沖存儲單元，被配置成儲存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結果相對應的數(shù)據(jù)、或執(zhí)行操作的數(shù)據(jù)的地址；以及總線接口，連接在核心單元和高速緩沖存儲單元之間，并且被配置成在核心單元和高速緩沖存儲單元之間傳送數(shù)據(jù)，其中，半導體存儲器是處理器中的高速緩沖存儲單元的一部分。
[0014]電子設備中的一種還可以包括處理系統(tǒng)，處理系統(tǒng)包括:處理器，被配置成將通過處理器接收的命令譯碼，以及基于將命令譯碼的結果來控制對信息的操作；輔助存儲器件，被配置成儲存用于譯碼命令和信息的程序；主存儲器件，被配置成調用和儲存來自輔助存儲器件的程序和信息，使得處理器在執(zhí)行程序時可以使用程序和信息來執(zhí)行操作；以及接口設備，被配置成執(zhí)行處理器、輔助存儲器件和主存儲器件中的至少一個與外部之間的通信，其中，半導體存儲器是處理系統(tǒng)中的輔助存儲器件或主存儲器件的一部分。
[0015]電子設備中的一種還可以包括數(shù)據(jù)儲存系統(tǒng)，數(shù)據(jù)儲存系統(tǒng)包括:儲存設備，被配置成無論電源如何都儲存數(shù)據(jù)和保留儲存的數(shù)據(jù)；控制器，被配置成根據(jù)從外部輸入的命令來控制輸入數(shù)據(jù)至儲存設備和從儲存設備輸出數(shù)據(jù)；臨時儲存設備，被配置成臨時儲存在儲存設備和外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行儲存設備、控制器、臨時儲存設備中的至少一個與外部之間的通信，其中，半導體存儲器是數(shù)據(jù)儲存系統(tǒng)中的儲存設備或臨時儲存設備的一部分。
[0016]電子設備中的一種還可以包括存儲系統(tǒng)，存儲系統(tǒng)包括:存儲器，被配置成無論電源如何都儲存數(shù)據(jù)和保留儲存的數(shù)據(jù)；存儲器控制器，被配置成根據(jù)從外部輸入的命令來控制輸入數(shù)據(jù)至存儲器和從存儲器輸出數(shù)據(jù)；緩沖存儲器，被配置成緩沖在存儲器和外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲器、存儲器控制器、緩沖存儲器中的至少一個與外部之間的通信，其中，半導體存儲器是存儲系統(tǒng)中的存儲器或緩沖存儲器的一部分。
[0017]將參照附圖在以下描述中更詳細地描述這些和其它方面、實施方式和相關的優(yōu)點。

【專利附圖】

【附圖說明】
[0018]圖1是根據(jù)一個特定的實施方式的存儲器件的立體圖。
[0019]圖2是與圖1相對應的電路圖。
[0020]圖3和圖4是解釋圖1的存儲器件的操作方法的圖。
[0021]圖5是用于解釋圖1的可變電阻元件的截面圖。
[0022]圖6是根據(jù)特定實施方式的存儲器件的實施例的立體圖。
[0023]圖7是根據(jù)特定實施方式的存儲器件的實施例的立體圖。
[0024]圖8是根據(jù)特定實施方式的存儲器件的實施例的立體圖。
[0025]圖9是根據(jù)特定實施方式的存儲器件的實施例的立體圖。
[0026]圖10是根據(jù)特定實施方式的存儲器件的實施例的截面圖。
[0027]圖11是根據(jù)特定實施方式的存儲器件的實施例的立體圖。
[0028]圖12是使用根據(jù)一個實施例的存儲器電路的微處理器的配置圖的實例。
[0029]圖13是使用根據(jù)一個實施例的存儲器電路的處理器的配置圖的實例。
[0030]圖14是使用根據(jù)一個實施例的存儲器電路的系統(tǒng)的配置圖的實例。
[0031]圖15是使用根據(jù)一個實施例的存儲器電路的數(shù)據(jù)儲存系統(tǒng)的配置圖的實例。
[0032]圖16是使用根據(jù)一個實施例的存儲器電路的存儲系統(tǒng)的配置圖的實例。

【具體實施方式】
[0033]下文參照附圖詳細地描述各種實例和實施方式。
[0034]附圖并不一定按比例繪制，并且在一些情況下，附圖中至少一些結構的比例可能被夸大，以清楚地示出所描述的實例或實施方式的某些特征。在附圖或說明書中呈現(xiàn)具有為多層結構的兩層或更多層的具體實例中，這種層的相對位置關系或如圖所示來布置這些層的順序反映了所描述或所說明的特定實施例的特定實施方式。然而，布置這些層的不同相對位置關系或順序是可能的。另外，所描述或所說明的多層結構的實例可以不反映特定多層結構中存在的所有層。即，一個或更多個附加的層也可以存在于兩個所說明的層之間。作為具體的實例，當所描述或所說明的多層結構的第一層被稱為在第二層“上”或“之上”或在襯底“上”或“之上”時，第一層可以直接形成在第二層或襯底上，或者一個或更多個其它的中間層可以存在于第一層和第二層之間或第一層和襯底之間。
[0035]圖1是根據(jù)一種實施方式的存儲器件的立體圖。
[0036]參見圖1，存儲器件可以包括:第一層疊結構ST1、第二層疊結構ST2和第一選擇元件140。第一層疊結構STl包括:第一字線110，其被設置在襯底(未示出)之上并沿著第一方向延伸；第一位線130，其被設置在第一字線110之上并沿著與第一字線110交叉的第二方向延伸；以及第一可變電阻元件120，其在第一字線110和第一位線130之間的交叉處插入在第一字線110和第一位線130之間。第二層疊結構ST2包括:第二位線150，其被設置在第一層疊結構STl之上并沿著第二方向延伸；第二字線170，其被設置在第二位線150之上并沿著第一方向延伸；以及第二可變電阻元件160，其在第二位線150和第二字線170之間的交叉處插入在第二位線150和第二字線170之間。第一選擇元件140插入在第一位線130和第二位線150之間，并且被形成為從頂部觀察時與第一可變電阻元件120和第二可變電阻元件160重疊。第一位線130和第二位線150可以彼此重疊，并且第一字線110和第二字線170可以彼此重疊。
[0037]第一字線110和第二位線150可以用于將電流或電壓供應至第一可變電阻元件120，第一位線130和第二字線170可以用于將電流或電壓供應至第二可變電阻元件160。第一字線110、第一位線130、第二位線150和第二字線170可以由包括例如金屬或金屬氮化物的各種導電材料的單層或多層形成，金屬諸如Pt、Ir、Ru、Al、Cu、W、Ti和Ta，金屬氮化物諸如TiN、TaN, WN和WoN。為了便于描述，沿著第一方向延伸的線被稱作為字線，而沿著第二方向延伸的線被稱作為位線。
[0038]第一可變電阻元件120和第二可變電阻元件160具有根據(jù)通過其兩端而供應的電流或電壓來在不同的電阻狀態(tài)之間切換的特性。根據(jù)第一可變電阻元件120和第二可變電阻元件160的電阻狀態(tài)，可以儲存數(shù)據(jù)‘0’或‘I’。第一可變電阻元件120和第二可變電阻元件160中的每個可以包括單層或多層，所述單層或多層包括用于RRAM、PRAM、MRAM、FRAM等的材料。即，第一可變電阻元件120和第二可變電阻元件160中的每個可以包括諸如基于鈣鈦礦的氧化物或過渡金屬氧化物的金屬氧化物、諸如硫族化合物的相變材料、鐵電材料、或鐵磁材料。
[0039]例如，如圖5中所示，第一可變電阻元件120可以包括貧氧金屬氧化物層122和富氧金屬氧化物層124的雙層，第二可變電阻元件160可以包括貧氧金屬氧化物層162和富氧金屬氧化物層164的雙層。貧氧金屬氧化物層122和162可以包括氧含量小于化學計量比的層，諸如T1x (x〈2)或Ta0y(y〈2.5),而富氧金屬氧化物層124和164可以包括滿足化學計量比的層，諸如T12或Ta205。根據(jù)貧氧金屬氧化物層122和162的氧空位是否分別被供應至富氧金屬氧化物層124和164，以及細絲電流路徑是否通過氧空位而形成在富氧金屬氧化物層124和164中，第一可變電阻元件120和第二可變電阻元件160的電阻可以在高電阻狀態(tài)和低電阻狀態(tài)之間切換。然而，如上所述，實施例不限于此，第一可變電阻元件120和第二可變電阻元件160可以包括以下結構:即具有根據(jù)跨結構而施加的電壓或電流來在不同電阻狀態(tài)之間切換的特性。此外，第一可變電阻元件120和第二可變電阻元件160可以被設置成彼此對稱，在它們之間插入有第一選擇元件140。S卩，如圖5所示，當貧氧金屬氧化物層122被設置在第一可變電阻元件120的下部，并且富氧金屬氧化物層124被設置在第一可變電阻元件120的上部時，貧氧金屬氧化物層162可以被設置在第二可變電阻元件160的上部，而富氧金屬氧化物層164可以被設置在第二可變電阻元件160的下部。在另一個實施方式中，貧氧金屬氧化物層122可以被設置在第一可變電阻元件120的上部，而富氧金屬氧化物層124可以被設置在第一可變電阻元件120的下部。在這種情況下，貧氧金屬氧化物層162可以被設置在第二可變電阻元件160的下部，而富氧金屬氧化物層164可以被設置在第二可變電阻元件160的上部。
[0040]第一可變電阻元件120和第二可變電阻元件160可以具有島形，并且可以分別被設置在第一字線110和第一位線130之間的交叉處以及第二位線150和第二字線170之間的交叉處。然而，第一可變電阻元件120和第二可變電阻元件160可以具有各種形狀，如以下參照圖8和圖9所述。
[0041]第一選擇元件140可以根據(jù)施加至第一位線130或第二位線150的電壓來控制對第二可變電阻元件160或第一可變電阻元件120的電流供應。對于此操作，第一選擇元件140可以在預定的閾值電壓或更小的閾值電壓通過少的電流，以及在預定的閾值電壓以上通過用于切換第一電阻元件120和第二電阻元件160所需的預定電平的電流。第一選擇元件140可以包括二極管、晶體管、隧道阻擋層、金屬-絕緣體過渡(MIT)元件等。在一個實施例中，第一選擇元件140可以由NbO2形成。此外，第一選擇元件140可以具有島形，并且可以與第一可變電阻元件120和第二可變電阻元件160重疊。然而，可以采用各種方式改變第一選擇元件140的形狀，如以下參照圖6和7所述。
[0042]現(xiàn)在討論第一選擇元件140。在可變電阻元件被設置在彼此交叉的字線和位線之間的交叉點結構中，如同第一層疊結構STl或第二層疊結構ST2，未選中的存儲器單元可能不可避免地與耦接至選中的存儲器單元的字線和位線耦接。即，未選中的存儲器單元與選中的存儲器單元共用字線或位線。因此，當未提供第一選擇元件140時，泄漏電流可以通過共用的字線或位線而從選中的存儲器單元流至未選中的存儲器單元。當?shù)谝贿x擇元件140被設置成與第一可變電阻元件120和第二可變電阻元件160中的每個串聯(lián)耦接時，可以抑制泄漏電流。
[0043]根據(jù)某些實施例，當?shù)谝贿x擇元件140被插入在第一位線130和第二位線150之間時，第一選擇元件140可以與第一可變電阻元件120串聯(lián)耦接，在它們之間插入有第一位線130，以及同時與第二可變電阻元件160串聯(lián)耦接，在它們之間插入有第二位線150。換句話說，一個第一選擇元件140可以由分別設置在第一選擇元件140的頂部和底部的第一可變電阻元件120和第二可變電阻元件160共用。
[0044]第一可變電阻元件120和與第一可變電阻元件120串聯(lián)耦接的第一選擇元件140可以共同地被稱作為第一存儲器單元MC1，而第二可變電阻元件160和與第二可變電阻元件160串聯(lián)耦接的第一選擇元件140可以共同地被稱作為第二存儲器單元MC2。如以下所述，第一存儲器單元MCl可以由第一字線110和第二位線150控制，第二存儲器單元MC2可以由第一位線130和第二字線170控制。當?shù)谝淮鎯ζ鲉卧狹Cl被控制時，插入在第一選擇元件140和第一可變電阻元件120之間的第一位線130可以浮置。當?shù)诙鎯ζ鲉卧狹C2被控制時，插入在第一選擇元件140和第二可變電阻元件160之間的第二位線150可以浮置。
[0045]圖1的存儲器件可以通過分別反復地沉積和圖案化形成第一字線110、第一可變電阻元件120、第一位線130、第一選擇元件140、第二位線150、第二可變電阻元件160和第二字線的材料層來制造。從圖1可以容易地理解此方法，因而本文中省略了其詳細描述。
[0046]圖2是與圖1相對應的電路圖。
[0047]參見圖2，可以布置沿著第一方向延伸的第一字線WLl和第二字線WL2以及沿著第二方向延伸的第一位線BLl和第二位線BL2。
[0048]第一可變電阻元件Rl可以耦接在第一字線WLl和第一位線BLl之間，第二可變電阻元件R2可以耦接在第二字線WL2和第二位線BL2之間。此外，選擇元件SE可以耦接在第一位線BLl和第二位線BL2之間。選擇元件SE可以串聯(lián)耦接在第一可變電阻元件Rl的一個端部和第二可變電阻元件R2的一個端部之間。
[0049]第一可變電阻元件Rl和選擇元件SE可以形成第一存儲器單元MCl，第二可變電阻元件R2和選擇元件SE可以形成第二存儲器單元MC2。因而，第一存儲器單元MCl和第二存儲器單元MC2可以共用選擇元件SE。
[0050]第一存儲器單元MCl的一個端部可以與第一字線WLl耦接，第一存儲器單元MCl的另一個端部可以與第二位線BL2耦接。因而，第一存儲器單元MCl可以由第一字線WLl和第二位線BL2控制。第二存儲器單元MC2的一個端部可以與第二字線WL2耦接，第二存儲器單元MC2的另一個端部可以與第一位線BLl耦接。因而，第二存儲器單元MC2可以由第二字線WL2和第一位線BLl控制。
[0051]在下文中，將參照圖3和圖4描述上述存儲器單元的操作方法。
[0052]圖3是解釋將數(shù)據(jù)儲存到第一存儲器單元MCl之中的選中的第一存儲器單元sell中、或讀取儲存在所述選中的第一存儲器單元sell中的數(shù)據(jù)的操作的圖。
[0053]參見圖3，所需的字線電壓Vi和所需的位線電壓V&可以分別施加至與選中的第一存儲器單元sell耦接的第一字線110和第二位線150，以對選中的第一存儲器單元sell執(zhí)行寫入操作或讀取操作。此時，可以將OV施加至未耦接至選中的第一存儲器單元sell的第一字線110和第二位線150。
[0054]可以將插入在第一可變電阻元件120和第一選擇元件140之間的第一位線130浮置，以防止第一位線130中斷用于選中的第一存儲器單元sell的操作。
[0055]在圖3中，虛線箭頭表示此過程期間的電流流動。在一個實施例中，圖3中箭頭表示的電流流動方向可以不同。例如，電流可以沿著與圖3中所示方向相反的方向流動。
[0056]圖4是用于解釋將數(shù)據(jù)儲存在第二存儲器單元MC2之中的選中的第二存儲器單元sel2中、或讀取儲存在所述選中的第二存儲器單元sel2中的數(shù)據(jù)的操作的圖。
[0057]參見圖4，所需的字線電壓Vi和所需的位線電壓V&可以分別施加至與選中的第二存儲器單元sel2耦接的第二字線170和第一位線130，以對選中的第二存儲器單元sel2執(zhí)行寫入操作或讀取操作。此外，可以將OV施加至未耦接至選中的第二存儲器單元sel2的第二字線170和第一位線130。
[0058]插入在第二可變電阻元件160和第一選擇元件140之間的第二位線150可以被浮置，以防止第二位線150中斷用于選中的第二存儲器單元sel2的操作。
[0059]在圖4中，虛線箭頭表示此過程期間的電流流動。在一個實施例中，圖4中箭頭示出的電流流動方向可以不同。例如，電流可以沿著與圖4中所示方向相反的方向流動。
[0060]當實現(xiàn)上述存儲器件時，與層疊有兩個或更多個交叉點結構的現(xiàn)有半導體器件相t匕，制造的難度可以降低，制造工藝可以簡化，并且器件的集成度可以提高。
[0061]具體地，在現(xiàn)有的半導體器件中，彼此串聯(lián)耦接的可變電阻元件和選擇元件被插入在相互交叉的字線和位線之間。特別地，中間電極也插入在可變電阻元件和選擇元件之間，以防止可變電阻元件和選擇元件之間不必要的反應。因而，現(xiàn)有方案在共同圖案化可變電阻元件和選擇元件(或者當包括中間電極時為可變電阻元件、中間電極和選擇元件)方面存在困難，因為可變電阻元件和選擇元件具有大的厚度。然而，根據(jù)實施例，可以容易地執(zhí)行圖案化，因為可變電阻元件和選擇元件被單獨地形成。此外，在現(xiàn)有的半導體器件中，選擇元件形成在每個交叉點結構中。然而，根據(jù)實施例，由于兩個交叉點結構共用一個選擇元件，因此可以省略一個選擇元件形成工藝以簡化制造工藝。此外，由于器件的整體厚度減小，因此集成度可以進一步提高。另外，由于位線被插入在可變電阻元件和選擇元件之間，因此不需要形成單獨的中間電極。因而，制造工藝可以進一步簡化。結果，在制造存儲器件時，可以降低成本，并且可以提高存儲器件的集成度。
[0062]此外，由于適當?shù)碾妷罕皇┘又羶蓷l位線，即使插入在這兩條位線之間的選擇元件被兩個存儲器單元(一個在頂部，另一個在底部)共用，仍可以正確地保持存儲器件的操作特性。
[0063]在上述存儲器件中，第一可變電阻元件120、第一選擇元件140和第二可變電阻元件160的形狀不限于圖1中所示的島形，而是可以具有各種形狀(諸如線形或板形)。第一可變電阻元件120、第一選擇元件140和第二可變電阻元件160可以在第一字線110、第一位線130、第二位線150和第二字線170之間的交叉處執(zhí)行它們的作用，無論第一可變電阻元件120、第一選擇元件140和第二可變電阻元件160的形狀如何。在下文中，將參照圖6至9來描述另一個實施例。
[0064]圖6是根據(jù)一個實施方式的存儲器件的立體圖。
[0065]參見圖6，根據(jù)此實施方式的存儲器件的實施例可以包括插入在第一位線130和第二位線150之間并且具有如第一位線130和/或第二位線150的線形的第一選擇元件層240(與圖1的存儲器件實施例不同)。第一選擇元件層240可以由與上述第一選擇元件140相同的材料形成。
[0066]盡管第一選擇元件層240具有線形，但是第一選擇元件層240可以用作第一字線110、第一位線130、第二位線150和第二字線170之間的交叉處的選擇元件。因而，存儲器件可以具有與圖1的存儲器件大體相同的操作特性。
[0067]當?shù)谝贿x擇元件層240具有與第一位線130相同的線形時，第一選擇元件層240和第一位線130可以一起被圖案化。因而，制造工藝可以進一步簡化。當?shù)谝贿x擇元件層240具有與第二位線150相同的線形時，第一選擇元件層240和第二位線150可以一起被圖案化，并且制造過程可以進一步簡化。當?shù)谝贿x擇元件層240具有與第一位線130和第二位線150相同的線形時，第一選擇元件層240、第一位線130和第二位線150可以一起被圖案化。因而，制造過程可以進一步簡化。
[0068]圖7是根據(jù)另一個實施方式的存儲器件的實施例的立體圖。
[0069]參見圖7，根據(jù)此實施方式的存儲器件可以包括插入在第一位線130和第二位線150之間并且具有板形的第一選擇元件層340 (不同于圖1的存儲器件)。第一選擇元件層340可以由與第一選擇元件140相同的材料形成。
[0070]盡管第一選擇元件層340具有板形，但是第一選擇元件層340可以用作在第一字線110、第一位線130、第二位線150和第二字線170之間的交叉處的選擇元件。因而，根據(jù)本實施方式的存儲器件可具有與圖1的存儲器件大體相同的操作特性。
[0071]當?shù)谝贿x擇元件層340具有板形時，對于第一選擇元件層340的圖案化工藝可以是不必要的，或者可以使用較大的掩模來執(zhí)行圖案化工藝。因而，可以簡化制造工藝和/或可以降低工藝的難度或復雜度。
[0072]圖8是根據(jù)另一個實施方式的存儲器件的實施例的立體圖。
[0073]參見圖8，與圖1的存儲器件不同，根據(jù)此實施方式的存儲器件可以包括插入在第一字線110和第一位線130之間的板形的第一可變電阻層220以及插入在第二位線150和第二字線170之間的板形的第二可變電阻層260。圖8示出第一可變電阻層220和第二可變電阻層260 二者都具有板形。然而，在另一個實施方式中，第一可變電阻層220和第二可變電阻層260中的一個可以具有板形，而另一個可以具有不同的形狀(例如，圖1的島形、或圖9的線形)。第一可變電阻層220和第二可變電阻層260可以分別由與第一可變電阻元件120和第二可變電阻元件160相同的材料形成。
[0074]盡管第一可變電阻層220和第二可變電阻層260具有板形，但是第一可變電阻層220和第二可變電阻層260可以在第一字線110、第一位線130、第二位線150和第二字線170之間的交叉處執(zhí)行與可變電阻元件相同的功能。因而，根據(jù)本實施方式的存儲器件可以具有與圖1的存儲器件大體相同的操作特性。
[0075]當?shù)谝豢勺冸娮鑼?20和第二可變電阻層260具有板形時，對于第一可變電阻層220和第二可變電阻層260的圖案化工藝可以不是必要的，或者可以使用較大的掩模來執(zhí)行圖案化工藝。因而，可以簡化制造過程和/或可以更容易地執(zhí)行圖案化過程。
[0076]圖9是根據(jù)另一個實施方式的存儲器件的實施例的立體圖。
[0077]參見圖9，根據(jù)此實施方式的存儲器件可以包括插入在第一字線110和第一位線130之間并具有與第一字線110和第一位線130中的任意一個相同的線形的第一可變電阻層320。同樣，與圖1的存儲器件不同，插入在第二位線150和第二字線170之間的第二可變電阻層360具有與第二位線150和第二字線170中的任意一個相同的線形。圖9示出第一可變電阻層320具有與第一字線110相同的線形。然而，在另一個實施方式中，第一可變電阻層320可以具有與第一位線130相同的形狀。此外，圖9示出第二可變電阻層360具有與第二位線150相同的形狀。然而，在另一個實施方式中，第二可變電阻層360可以具有與第二字線170相同的形狀。
[0078]盡管第一可變電阻層320和第二可變電阻層360具有這樣的線形，但是第一可變電阻層320和第二可變電阻層360可以在第一字線110、第一位線130、第二位線150和第二字線170之間的交叉處執(zhí)行與可變電阻元件相同的功能。因而，根據(jù)本實施方式的存儲器件可以具有與圖1的存儲器件相同的操作特性。
[0079]當?shù)谝豢勺冸娮鑼?20具有與第一字線110和第一位線130中的任意一個相同的形狀時，第一可變電阻層320可以與所述線一起被圖案化。因而，制造工藝可以進一步簡化。此外，當?shù)诙勺冸娮鑼?60具有與第二字線170和第二位線150中的任意一個相同的形狀時，第二可變電阻層360可以與所述線一起被圖案化。因而，制造工藝可以進一步簡化。
[0080]參見圖1、圖6和圖9，可變電阻層的形狀和第一選擇元件層的形狀以各種方式組合。實施例不限于此，可以使用在相應附圖中未示出的特定組合。例如，第一可變電阻層可具有島形、與字線相同的形狀、與位線相同的形狀、或板形(四種情況)。第二可變電阻層可以具有島形、與字線相同的形狀、與位線相同的形狀、或板形(四種情況)。第一選擇元件層可以具有島形、與位線相同的形狀、或板形(三種情況)。結果，可以提供至少48種(48 =4*4*3)存儲器件的組合。
[0081]在上述實施方式中，第一位線130和第二位線150可以彼此電隔離并被單獨地控制。然而，由于在布置有存儲器單元的陣列區(qū)內第一位線130和第二位線150彼此重疊，所以第一位線130和第二位線150的端部可具有階梯形結構，以便保證觸點的形成區(qū)。觸點在陣列區(qū)外部的區(qū)域(下文中的外部區(qū))分別與第一位線130和第二位線150耦接?，F(xiàn)參照圖10來描述這種結構的實例。
[0082]圖10是沿第二方向截取的根據(jù)另一個實施方式的存儲器件的實施例的截面圖。
[0083]參見圖10，可以在陣列區(qū)A中形成與參照圖1所述的結構相同的結構。陣列區(qū)A的第一可變電阻元件120和第二可變電阻元件160的形狀以及選擇元件140的形狀并不限于圖10中所示的形狀?？梢圆捎萌缟纤龅母鞣N方式來修改這些形狀。
[0084]陣列區(qū)A中的第一位線130和第二位線150可以沿著第二方向延伸以到達外部區(qū)B。在外部區(qū)B，第一位線130和第二位線150的端部可以具有階梯形結構。換句話說，設置在下側的第一位線130相比于設置在上側的第二位線150可以沿著第二方向更進一步延伸。
[0085]第一觸點135可以穿過設置在第一位線130之上的層間電介質層ILD2和ILD3而與相比于第二位線150更進一步延伸的第一位線130的端部耦接。因而，第一觸點135可以與第一位線130和第一布線(未示出)耦接。第二觸點155可以通過穿過設置在第二位線150之上的層間電介質層ILD3而與第二位線150的端部耦接。因而，第二觸點155可以將第二位線150和第二布線(未示出)耦接。
[0086]在上述實施方式中，可以在襯底之上反復地層疊兩個或更多個結構(每個結構包括第一層疊結構ST1、第二層疊結構ST2和插入它們之間的第一選擇元件140)。設置在底部和頂部方向的結構可以共用字線。換句話說，在頂部-底部結構對中，底部結構的上部字線可以用作頂部結構的下部字線。這將在以下參照圖11進行描述。
[0087]圖11是根據(jù)另一個實施方式的存儲器件的實施例的立體圖。圖11示出層疊了兩個結構(每個結構分別包括第一層疊結構STl和第二層疊結構ST2，并且共用插入它們之間的第一選擇元件140)。
[0088]參見圖11，存儲器件還可以包括設置在圖1的第一層疊結構ST1、第一選擇元件140和第二層疊結構ST2之上的第三層疊結構ST3、第二選擇單元440以及第四層疊結構ST4。第三層疊結構ST3可以與第二層疊結構ST2共用第二字線170，同時具有與第一層疊結構STl類似的結構。即，第三層疊結構ST3可以包括第二字線170、第三位線430和插入它們之間的第三可變電阻元件420。第四層疊結構ST4可以具有與第二層疊結構ST2類似的結構。即，第四層疊結構ST4可以包括第四位線450、第三字線470和插入它們之間的第四可變電阻元件460。第二選擇元件440可以插入在第三位線430和第四位線450之間。
[0089]盡管未示出，但在第一位線至第四位線130、150、430和450的端部可以采用參照圖10所述的類似方式而具有階梯形狀。
[0090]此外，可以層疊每個都包括第一層疊結構ST1、第二層疊結構ST2和插入它們之間的第一選擇元件140的三個或更多個結構，以進一步提高存儲器件的集成度。
[0091]根據(jù)各種實施例，制造工藝的難度可以降低，并且制造工藝可以被簡化。因而，可以降低成本，并且可以提高集成度。
[0092]以上和其它的基于所公開技術的存儲器電路或半導體器件可以用于各種設備或系統(tǒng)中。圖12至圖16提供了可以實施本文公開的存儲器電路的設備或系統(tǒng)的一些實例。
[0093]圖12是實施存儲器電路的微處理器的配置圖的一個實例。
[0094]參見圖12，微處理器1000可以執(zhí)行用于控制和調整從各種外部設備接收數(shù)據(jù)、處理數(shù)據(jù)以及將處理結果輸出至外部設備的一系列過程的任務。微處理器1000可以包括存儲單元1010、運算單元1020、控制單元1030等。微處理器1000可以是各種數(shù)據(jù)處理單元，例如中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號處理器(DSP)和應用處理器(AP)。
[0095]存儲單元1010在微處理器1000、處理器寄存器等中儲存數(shù)據(jù)。存儲單元1010可以包括數(shù)據(jù)寄存器、地址寄存器、浮點寄存器等。此外，存儲單元1010可以包括各種其它的寄存器。存儲單元1010可以臨時儲存:運算單元1020的操作所必需的數(shù)據(jù)；執(zhí)行所述操作的結果數(shù)據(jù)；以及指定儲存所述操作所必需的數(shù)據(jù)的位置的地址。
[0096]存儲單元1010可以包括根據(jù)實施方式的半導體器件的上述實施例中的一種或更多種。例如，存儲單元1010可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低存儲單元1010的制造成本，并且可以提高存儲單元1010的集成度。因此，可以降低微處理器1000的制造成本，并且可以減小微處理器1000的尺寸。
[0097]運算單元1020可以根據(jù)由控制單元1030譯碼的命令來執(zhí)行四則算術運算或邏輯運算。運算單元1020可以包括至少一個算術邏輯單元(ALU)等。
[0098]控制單元1030可以接收來自存儲單元1010、運算單元1020和微處理器1000的外部設備的信號，執(zhí)行命令的提取、譯碼和微處理器1000的輸入和輸出信號的控制，以及執(zhí)行由程序所表示的處理。
[0099]微處理器1000可以額外地包括高速緩沖存儲單元1040，其可以臨時儲存從存儲單元1010之外的外部設備接收的數(shù)據(jù)或發(fā)送至外部設備的數(shù)據(jù)。在這種情況下，高速緩沖存儲單元1040可以通過總線接口 1050與存儲單元1010、運算單元1020和控制單元1030交換數(shù)據(jù)。
[0100]圖13是實施根據(jù)一個實施方式的存儲器電路的處理器的配置圖的實例。
[0101]參見圖13，處理器1100可以通過包括除了微處理器執(zhí)行的功能之外的各種功能來提高性能以及實現(xiàn)多功能性，所述微處理器執(zhí)行用于控制和調節(jié)從各種外部設備接收數(shù)據(jù)、處理數(shù)據(jù)以及將處理結果輸出至外部設備的一系列過程的任務。處理器1100可以包括用作微處理器的核心單元1110、用于臨時儲存數(shù)據(jù)的高速緩沖存儲單元1120、和用于在內部和外部設備之間傳送數(shù)據(jù)的總線接口 1130。處理器1100可以包括各種片上系統(tǒng)(SoC)，如多核處理器、圖形處理單元(GPU)和應用處理器(AP)。
[0102]核心單元1110使用從外部設備輸入的數(shù)據(jù)來執(zhí)行算術邏輯運算，并且可以包括存儲單元1111、運算單元1112和控制單元1113。
[0103]存儲單元1111在處理器1100、處理器寄存器、寄存器等中儲存數(shù)據(jù)。存儲單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點寄存器等。此外，存儲單元1111可以包括其它的各種寄存器。存儲單元1111可以執(zhí)行臨時儲存以下內容的功能:運算單元1112的操作所必需的數(shù)據(jù)、執(zhí)行操作的結果數(shù)據(jù)、和儲存用于執(zhí)行操作的數(shù)據(jù)的地址。運算單元1112在處理器1100中執(zhí)行操作。運算單元1112可以根據(jù)由控制單元1113譯碼的命令等來執(zhí)行四則算術運算、邏輯運算。運算單元1112可以包括至少一個算術邏輯單元(ALU)等?？刂茊卧?113可以接收來自存儲單元1111、運算單元1112和處理器1100的外部設備的信號，執(zhí)行命令的提取、譯碼、控制處理器1100的輸入和輸出信號，以及執(zhí)行由程序所表示的處理。
[0104]高速緩沖存儲單元1120臨時儲存數(shù)據(jù)，以補償高速操作的核心單元1110和低速操作的外部設備之間的數(shù)據(jù)處理速度的差異。高速緩沖存儲單元1120可以包括主儲存部1121、二級儲存部1122和三級儲存部1123。通常，高速緩沖存儲單元1120包括主儲存部1121和二級儲存部1122，以及在需要高存儲容量的情況下可以包括三級儲存部1123。必要時，高速緩沖存儲單元1120可以包括數(shù)目增加的儲存部。也就是說，可以根據(jù)設計來改變高速緩沖存儲單元1120中包括的儲存部的數(shù)目。主儲存部1121、二級儲存部1122和三級儲存部1123儲存和辨別數(shù)據(jù)的速度可以相同或不同。在各個儲存部1121、1122和1123的速度不同的情況下，主儲存部1121的速度可以最大。高速緩沖存儲單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123中的至少一個儲存部可以包括根據(jù)實施方式的半導體器件的上述實施例中的一個或更多個。例如，高速緩沖存儲單元1120可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低高速緩沖存儲單元1120的制造成本，并且可以提高高速緩沖存儲單元1120的集成度。因此，可以降低處理器1100的制造成本，并且可以減小處理器1100的尺寸。
[0105]盡管在圖13中示出主儲存部1121、二級儲存部1122和三級儲存部1123全部都被配置在高速緩沖存儲單元1120內部，但是應該注意，高速緩沖存儲單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123可以全部都被提供在核心單元1110的外部，并且可以補償核心單元1110和外部設備之間的數(shù)據(jù)處理速度的差異。此外，應當注意的是，高速緩沖存儲單元1120中的主儲存部1121可以被設置在核心單元1110的內部，而二級儲存部1122和三級儲存部1123可以被配置在核心單元1110的外部，以增強補償數(shù)據(jù)處理速度上的差異的功能。在一個實施方式中，主儲存部1121和二級儲存部1122可以被設置在核心單元1110的內部，而三級儲存部1123可以被設置在核心單元1110的外部。
[0106]總線接口 1130連接核心單元1110、高速緩沖存儲單元1120和外部設備，并且允許數(shù)據(jù)被有效地傳送。
[0107]根據(jù)實施例的處理器1100可以包括多個核心單元1110，并且多個核心單元1110可以共用高速緩沖存儲單元1120。多個核心單元1110和高速緩沖存儲單元1120可以直接連接或通過總線接口 1130連接。可以采用與核心單元1110的上述配置相同的方式來配置多個核心單元1110。在處理器1100包括多個核心單元1110的情況下，高速緩沖存儲單元1120的主儲存部1121可以對應于多個核心單元1110的數(shù)目而被配置在每個核心單元1110中，而二級儲存部1122和三級儲存部1123可以采用通過總線接口 1130被共用的方式而被配置在多個核心單元1110的外部。主儲存部1121的處理速度可以大于二級儲存部1122和三級儲存部1123的處理速度。在一個實施方式中，主儲存部1121和二級儲存部1122可以對應于多個核心單元1110的數(shù)目而被配置在每個核心單元1110中，而三級儲存部分1123可以采用通過總線接口 1130被共用的方式被配置在多個核心單元1110的外部。
[0108]處理器1100還可以包括:嵌入式存儲單元1140，其儲存數(shù)據(jù)；通信模塊單元1150，其可以采用有線或無線的方式將數(shù)據(jù)傳送至外部設備和從外部設備接收數(shù)據(jù)；存儲器控制單元1160，其驅動外部存儲器件；以及媒體處理單元1170，其處理在處理器1100中處理的數(shù)據(jù)或從外部輸入設備輸入的數(shù)據(jù)，并將處理后的數(shù)據(jù)輸出至外部接口設備等。此夕卜，處理器1100可以包括多個其它的各種模塊和器件。添加的多個模塊可以通過總線接口1130與核心單元1110和高速緩沖存儲單元1120相互交換數(shù)據(jù)。
[0109]嵌入式存儲單元1140不僅可以包括易失性存儲器，也可以包括非易失性存儲器。易失性存儲器可以包括=DRAM(動態(tài)隨機存取存儲器)、移動DRAM、SRAM(靜態(tài)隨機存取存儲器)以及具有與上述存儲器類似功能的存儲器等。非易失性存儲器可以包括:ROM(只讀存儲器)、或非型(NOR)快閃存儲器、與非型(NAND)快閃存儲器、相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)和具有類似功能的存儲器。
[0110]通信模塊單元1150可以包括能夠與有線網(wǎng)絡連接的模塊、能夠與無線網(wǎng)絡連接的模塊、以及能夠與以上有線網(wǎng)絡和無線網(wǎng)絡都連接的模塊。此模塊可以包括局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)，諸如通過傳輸線來發(fā)送和接收數(shù)據(jù)的各種設備等。網(wǎng)絡模塊可以包括紅外線數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、無線個域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA (WCDMA)、超寬帶(UWB)，諸如不使用傳輸線來發(fā)送和接收數(shù)據(jù)的各種設備等。
[0111]存儲器控制單元1160管理和處理在處理器1100與根據(jù)不同通信標準來操作的外部儲存設備之間傳輸?shù)臄?shù)據(jù)。存儲器控制單元1160可以包括各種存儲器控制器，例如，可以控制IDE (集成設備電子)、SATA(串行高級技術附件)、SCSI (小型計算機系統(tǒng)接口)、RAID (獨立盤冗余陣列)、SSD(固態(tài)盤)、eSATA (外部SATA)、PCMCIA (個人計算機存儲卡國際協(xié)會)、USB (通用串行總線)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micro SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊閃存(CF)卡等的器件。
[0112]媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或以圖像、聲音和其它形式從外部輸入設備輸入的數(shù)據(jù)，并且將數(shù)據(jù)輸出至外部接口設備。媒體處理單元1170可以包括:圖形處理單元(GPU)、數(shù)字信號處理器(DSP)、高清晰度音頻設備(HD音頻)、高清晰度多媒體接口(HDMI)控制器等。
[0113]圖14是實施存儲器電路的系統(tǒng)的配置圖的實例。
[0114]參見圖14，作為用于處理數(shù)據(jù)的裝置的系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、儲存等功能以對數(shù)據(jù)進行一系列操作。系統(tǒng)1200可以包括:處理器1210、主存儲器件1220、輔助存儲器件1230、接口設備1240等。系統(tǒng)1200可以是使用處理器來操作的各種電子系統(tǒng)，諸如計算機、服務器、PDA(個人數(shù)字助理)、便攜式計算機、網(wǎng)絡平板電腦、無線電話、移動電話、智能電話、數(shù)字音樂播放器、PMP(便攜式多媒體播放器)、照相機、全球定位系統(tǒng)(GPS)、攝像機、語音記錄器、遠程信息處理裝置、音頻視頻(AV)系統(tǒng)、智能電視等。
[0115]處理器1210可以將輸入的命令譯碼，并針對儲存在系統(tǒng)1200中的數(shù)據(jù)進行操作、比較等，以及控制這些操作。處理器1210可以包括:微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應用處理器(AP)、數(shù)字信號處理器(DSP)
坐寸ο
[0116]主存儲器件1220是這樣的儲存器，其可以在程序被執(zhí)行時臨時儲存、調用和執(zhí)行來自輔助存儲器件1230的程序代碼或數(shù)據(jù)，以及即使在電源被切斷時也可以保留儲存的內容。主存儲器件1220可以包括上述根據(jù)實施方式的半導體器件中的一種或更多種。例如，主存儲器件1220可以包括第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低主存儲器件1220的制造成本，并且可以提高主存儲器件1220的集成度。因此，可以降低系統(tǒng)1200的制造成本，并且可以減小系統(tǒng)1200的尺寸。
[0117]此外，主存儲器件1220還可以包括易失性存儲器，例如靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)等。在易失性存儲器中，當電源被切斷時所有內容都被擦除。與此不同，主存儲器件1220可以不包括根據(jù)實施方式的半導體器件，但是可以包括易失性存儲器，例如靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)等。在易失性存儲器中，當電源被切斷時所有內容都被擦除。
[0118]輔助存儲器件1230是用于儲存程序代碼或數(shù)據(jù)的存儲器件。盡管輔助存儲器件1230的速度比主存儲器件1220慢，但是輔助存儲器件1230可以儲存更大量的數(shù)據(jù)。輔助存儲器件1230可以包括根據(jù)實施方式的半導體器件的上述實施例中的一種或更多種。例如，輔助存儲器件1230可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低主存儲器件1230的制造成本，并且可以提高輔助存儲器件1230的集成度。因此，可以降低系統(tǒng)1200的制造成本，并且可以減小系統(tǒng)1200的尺寸。
[0119]此外，輔助存儲器件1230還可以包括數(shù)據(jù)儲存系統(tǒng)(見圖10的參考標記1300)，諸如利用磁性的磁帶、磁盤、利用光學的激光盤、利用磁性和光學的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micro SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)，緊湊閃存(CF)卡等。與此不同，輔助存儲器件1230可以不包括根據(jù)實施方式的半導體器件，而是可以包括如下的數(shù)據(jù)儲存系統(tǒng)(見圖10的參考標記1300)，諸如利用磁性的磁帶、磁盤、利用光學的激光盤、利用磁性和光學的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micro SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)，緊湊閃存(CF)卡等。
[0120]接口設備1240可以執(zhí)行本實施方式的系統(tǒng)1200和外部設備之間的命令和數(shù)據(jù)的交換。接口設備1240可以是小型鍵盤(keypad)、鍵盤、鼠標、揚聲器、麥克風、顯示器、各種人機接口設備(HID)、通信設備等。通信設備可以包括能夠與有線網(wǎng)絡連接的模塊、能夠與無線網(wǎng)絡連接的模塊、以及與有線網(wǎng)絡和無線網(wǎng)絡都連接的模塊。有線網(wǎng)絡模塊可以包括本地局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)，諸如通過傳輸線來發(fā)送和接收數(shù)據(jù)的各種設備等。無線網(wǎng)絡模塊可以包括紅外線數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、無線個域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA (WCDMA)、超寬帶(UWB)，諸如不使用傳輸線來發(fā)送和接收數(shù)據(jù)的各種設備等。
[0121]圖15是實施存儲器電路的數(shù)據(jù)儲存系統(tǒng)的配置圖的實例。
[0122]參見圖15，數(shù)據(jù)儲存系統(tǒng)1300可以包括具有非易失特性并且可以是用于儲存數(shù)據(jù)的部件的儲存設備1310、控制儲存設備1310的控制器1320、用于與外部設備連接的接口1330、以及用于臨時儲存數(shù)據(jù)的臨時儲存設備1340。數(shù)據(jù)儲存系統(tǒng)1300可以是盤類型，諸如硬盤驅動器(HDD)、壓縮盤只讀存儲器(⑶ROM)、數(shù)字多功能盤(DVD)、固態(tài)盤(SSD)等，以及可以是卡類型，諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micix) SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊閃存(CF)卡等。
[0123]儲存設備1310可以包括半永久性地儲存數(shù)據(jù)的非易失性存儲器。非易失性存儲器可以包括:ROM(只讀存儲器)、或非型(NOR)快閃存儲器、與非型(NAND)快閃存儲器、相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、磁性隨機存取存儲器(MRAM)等。
[0124]控制器1320可以控制儲存設備1310和接口 1330之間的數(shù)據(jù)交換。為此，控制器1320可以包括處理器1321，所述處理器1321用于執(zhí)行如下操作:即處理通過接口 1330從數(shù)據(jù)儲存系統(tǒng)1300的外部輸入的命令等。
[0125]接口 1330執(zhí)行數(shù)據(jù)儲存系統(tǒng)1300和外部設備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)儲存系統(tǒng)1300是卡類型的情況下，接口 1330可以與用于諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micix) SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、緊湊閃存(CF)卡等設備的接口兼容，或者與用于類似于上述設備的設備的接口兼容。在數(shù)據(jù)儲存系統(tǒng)1300是盤類型的情況下，接口 1330可以與諸如IDE (集成設備電子)、SATA(串行高級技術附件)、SCSI (小型計算機系統(tǒng)接口)、eSATA (外部SATA)、PCMCIA (個人計算機存儲卡國際協(xié)會)、USB (通用串行總線)等的接口兼容，或者與類似于上述接口的接口兼容。接口 1330可以與彼此具有不同類型的一個或更多個接口兼容。
[0126]臨時儲存設備1340可以臨時儲存數(shù)據(jù)，以用于根據(jù)與外部設備、控制器和系統(tǒng)的接口的多樣化和高性能而在接口 1330和儲存設備1310之間高效傳輸數(shù)據(jù)。用于臨時儲存數(shù)據(jù)的臨時儲存設備1340可以包括根據(jù)實施方式的上述半導體器件中的一種或更多種。臨時儲存設備1340可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低臨時儲存設備1340的制造成本，并且可以提高臨時儲存設備1340的集成度。因此，可以降低數(shù)據(jù)儲存系統(tǒng)1300的制造成本，并且可以減小數(shù)據(jù)儲存系統(tǒng)1300的尺寸。
[0127]圖16是實施存儲器電路的存儲系統(tǒng)的配置圖的實例。
[0128]參見圖16，存儲系統(tǒng)1400可以包括:具有非易失特性并且可以是用于儲存數(shù)據(jù)的部件的存儲器1410、控制存儲器1410的存儲器控制器1420、用于與外部設備連接的接口1430等。存儲系統(tǒng)1400可以是卡類型，諸如固態(tài)磁盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micix) SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC (eMMC)、緊湊閃存(CF)卡等。
[0129]用于儲存數(shù)據(jù)的存儲器1410可以包括根據(jù)實施方式的上述半導體器件中的一種或更多種。例如，存儲器1410可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低存儲器1410的制造成本，并且可以提高存儲器1410的集成度。因此，可以降低存儲系統(tǒng)1400的制造成本，并且可以減小存儲系統(tǒng)1400的尺寸。
[0130]此外，根據(jù)本實施方式的存儲器1410還可以包括:具有非易失特性的R0M(只讀存儲器)、或非型(NOR)快閃存儲器、與非型(NAND)快閃存儲器、相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、磁性隨機存取存儲器(MRAM)等。
[0131]存儲器控制器1420可以控制存儲器1410和接口 1430之間的數(shù)據(jù)交換。為此，存儲器控制器1420可以包括處理器1421，所述處理器1421用于執(zhí)行如下操作:即處理通過接口 1430從存儲系統(tǒng)1400的外部輸入的命令。
[0132]接口 1430執(zhí)行存儲系統(tǒng)1400和外部設備之間的命令和數(shù)據(jù)的交換。接口 1430可以與用于諸如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micix) SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊閃存(CF)卡等設備的接口兼容，或者與用于類似于上述設備的設備的接口兼容。接口 1430可以與一個接口或彼此具有不同類型的更多個接口兼容。
[0133]根據(jù)本實施方式的存儲系統(tǒng)1400還可以包括緩沖存儲器1440，以用于根據(jù)與外部設備、存儲器控制器和存儲系統(tǒng)的接口的多樣化和高性能而在接口 1430和存儲器1410之間高效地傳輸數(shù)據(jù)。例如，用于臨時儲存數(shù)據(jù)的緩沖存儲器1440可以包括根據(jù)實施方式的上述半導體器件中的一種或更多種。緩沖存儲器1440可以包括:第一層疊結構，其包括設置在襯底之上并沿著第一方向延伸的第一字線、設置在第一字線之上并沿著與第一方向交叉的第二方向延伸的第一位線、以及插入在第一字線和第一位線之間的第一可變電阻層；以及第二層疊結構，其包括設置在第一層疊結構之上并沿著第二方向延伸的第二位線、設置在第二位線之上并沿著第一方向延伸的第二字線、以及插入在第二字線和第二位線之間的第二可變電阻層；以及第一選擇元件層，其被插入在第一位線和第二位線之間。通過這種設置，可以降低緩沖存儲器1440的制造成本，并且可以提高緩沖存儲器1440的集成度。因此，可以降低存儲系統(tǒng)1400的制造成本，并且可以減小存儲系統(tǒng)1400的尺寸。
[0134]此外，根據(jù)本實施方式的緩沖存儲器1440還可以包括:具有易失特性的SRAM(靜態(tài)隨機存取存儲器)、DRAM (動態(tài)隨機存取存儲器)等，以及具有非易失特性的相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)等。與此不同，緩沖存儲器1440可以不包括根據(jù)實施方式的半導體器件，而是可以包括諸如SRAM (靜態(tài)隨機存取存儲器)、DRAM (動態(tài)隨機存取存儲器)等的易失性存儲器，或者諸如相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)等的非易失性存儲器。
[0135]如以上描述顯然的是，在根據(jù)實施方式的半導體器件及其制造方法中，便利了可變電阻元件的圖案化，并且可以確保可變電阻元件的特性。
[0136]圖12至圖16中的基于存儲器件的電子設備或系統(tǒng)的以上實例中的特征可以在各種設備、系統(tǒng)或應用中實施。一些實例包括移動電話或其它的便攜式通信設備、平板電腦、筆記本或膝上型計算機、游戲機、智能電視機、電視機頂盒、多媒體服務器、具有或不具有無線通信功能的數(shù)碼照相機、手表或其它具有無線通信能力的可佩戴設備。
[0137]在單獨的實施例或實施方式的背景下描述的某些特征也可以在單個實施例中組合實施。在單個實施例或實施方式的背景下描述的各種特征也可以在多個實施例中單獨地或者以合適的子組合實施。此外，在某些情況下，可以從組合中衍生一個或更多個特征，并且這種組合可以呈現(xiàn)出子組合或子組合的變體。
[0138]類似地，盡管附圖中以特定順序描述了操作，但這不應當被理解為要求這種操作以所示的特定順序或以連續(xù)的順序執(zhí)行，或者必須執(zhí)行所有示出的操作以實現(xiàn)期望的結果。此外，實施例中的各種系統(tǒng)部件的分離不應被理解為在所有的實施例中要求這種分離。
[0139]以上僅明確地描述了某些實施例、實施方式和實例。其它實施例、實施方式、改進和變化是可能的。
[0140]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g方案。
[0141]技術方案1.一種電子設備，其包括半導體存儲器，
[0142]其中，所述半導體存儲器包括:
[0143]第一層疊結構，包括:設置在襯底之上并沿著第一方向延伸的第一字線、設置在所述第一字線之上并沿著與所述第一方向交叉的第二方向延伸的第一位線、以及插入在所述第一字線和所述第一位線之間的第一可變電阻層；以及
[0144]第二層疊結構，包括:設置在所述第一層疊結構之上并沿著所述第二方向延伸的第二位線、設置在所述第二位線之上并沿著所述第一方向延伸的第二字線、以及插入在所述第二字線和所述第二位線之間的第二可變電阻層；以及
[0145]第一選擇元件層，被插入在所述第一位線和所述第二位線之間。
[0146]技術方案2.根據(jù)技術方案I所述的電子設備，其中，所述第一可變電阻層和所述第一選擇元件層形成第一存儲器單元，以及
[0147]其中，所述第二可變電阻層和所述第一選擇元件層形成第二存儲器單元。
[0148]技術方案3.根據(jù)技術方案2所述的電子設備，其中，所述第一存儲器單元由所述第一字線和所述第二位線控制，以及
[0149]其中，所述第二存儲器單元由所述第二字線和所述第一位線控制。
[0150]技術方案4.根據(jù)技術方案3所述的電子設備，其中，當所述第一存儲器單元被控制時，所述第一位線被浮置，以及
[0151]其中，當所述第二存儲器單元被控制時，所述第二位線被浮置。
[0152]技術方案5.根據(jù)技術方案I所述的電子設備，其中，所述第一選擇元件層由Nb02形成。
[0153]技術方案6.根據(jù)技術方案I所述的電子設備，其中，所述第一可變電阻層和所述第二可變電阻層中的每個包括層疊有貧氧金屬氧化物層和富氧金屬氧化物層的結構，以及
[0154]其中，所述第一可變電阻層和所述第二可變電阻層相對于插入其之間的所述第一選擇元件層彼此對稱布置。
[0155]技術方案7.根據(jù)技術方案I所述的電子設備，其中，所述第一可變電阻層在所述第一字線和所述第一位線之間的交叉處具有島形。
[0156]技術方案8.根據(jù)技術方案I所述的電子設備，其中，所述第一可變電阻層具有線形，并且沿著與所述第一字線或與所述第一位線相同的方向延伸。
[0157]技術方案9.根據(jù)技術方案I所述的電子設備，其中，所述第二可變電阻層在所述第二字線和所述第二位線之間的交叉處具有島形。
[0158]技術方案10.根據(jù)技術方案I所述的電子設備，其中，所述第二可變電阻層具有線形，并且沿著與所述第二字線或與所述第二位線相同的方向延伸。
[0159]技術方案11.根據(jù)技術方案I所述的電子設備，其中，所述第一選擇元件層具有島形，同時與所述第一位線和所述第一字線之間的交叉處重疊，以及與所述第二位線和所述第二字線之間的交叉處重疊。
[0160]技術方案12.根據(jù)技術方案I所述的電子設備，其中，所述第一選擇元件層具有線形，并且沿著與所述第一位線和所述第二位線中的至少一個相同的方向延伸。
[0161]技術方案13.根據(jù)技術方案I所述的電子設備，其中，所述第一可變電阻層、所述第二可變電阻層和所述第一選擇元件中的一個或更多個具有板形。
[0162]技術方案14.根據(jù)技術方案I所述的電子設備，其中，所述第一位線的端部相比于所述第二位線的端部在所述第二方向上更進一步延伸，以及
[0163]所述半導體存儲器還包括:
[0164]第一觸點，被設置在所述第一位線的突出端部之上以與所述第一位線耦接；以及
[0165]第二觸點，被設置在所述第二位線的端部之上以與所述第二位線耦接。
[0166]技術方案15.根據(jù)技術方案I所述的電子設備，其中，所述半導體存儲器還包括:
[0167]第三層疊結構，被設置在所述第二層疊結構之上，并且包括:所述第二字線、設置在所述第二字線之上并沿著所述第二方向延伸的第三位線、以及插入在所述第二字線和所述第三位線之間的第三可變電阻層；
[0168]第四層疊結構，被設置在所述第三層疊結構之上，并且包括:沿著所述第二方向延伸的第四位線、設置在所述第四位線之上并沿著所述第一方向延伸的第三字線、以及插入在所述第三字線和所述第四位線之間的第四可變電阻層；以及
[0169]第二選擇元件層，被插入在所述第三層疊結構和所述第四層疊結構之間。
[0170]技術方案16.根據(jù)技術方案I所述的電子設備，還包括微處理器，所述微處理器包括:
[0171]控制單元，被配置成:接收包括來自所述微處理器外部的命令的信號，并且執(zhí)行所述命令的提取、譯碼或所述微處理器的輸入或輸出信號的控制；
[0172]運算單元，被配置成:響應于來自將所述命令譯碼的所述控制單元的結果而執(zhí)行操作；以及
[0173]存儲單元，被配置成儲存:用于執(zhí)行所述操作的數(shù)據(jù)、作為所述操作的結果而產(chǎn)生的數(shù)據(jù)、或指定用于執(zhí)行所述操作的數(shù)據(jù)和與所述操作的結果相對應的數(shù)據(jù)中的任何數(shù)據(jù)被儲存的位置的數(shù)據(jù)的地址，以及
[0174]其中，所述半導體存儲器是所述微處理器中的所述存儲單元的一部分。
[0175]技術方案17.根據(jù)技術方案I所述的電子設備，還包括處理器，所述處理器包括:
[0176]核心單元，被配置成:響應于從所述處理器的外部輸入的命令而執(zhí)行與所述命令相對應的操作；
[0177]高速緩沖存儲單元，被配置成儲存:用于執(zhí)行所述操作的數(shù)據(jù)、作為所述操作的結果而產(chǎn)生的數(shù)據(jù)、或指定用于執(zhí)行所述操作的數(shù)據(jù)和作為所述操作的結果而產(chǎn)生的數(shù)據(jù)中的任何數(shù)據(jù)被儲存的位置的地址；以及
[0178]總線接口，連接在所述核心單元和所述高速緩沖存儲單元之間，并且被配置成在所述核心單元和所述高速緩沖存儲單元之間傳送數(shù)據(jù)，
[0179]其中，所述半導體存儲器是所述處理器中的所述高速緩沖存儲單元的一部分。
[0180]技術方案18.根據(jù)技術方案I所述的電子設備，還包括處理系統(tǒng)，所述處理系統(tǒng)包括:
[0181]處理器，被配置成:將通過所述處理器接收的命令譯碼，以及響應于譯碼的命令來控制對信息的操作；
[0182]輔助存儲器件，被配置成:儲存用于將所述命令和所述信息譯碼的程序；
[0183]主存儲器件，被配置成:調用和儲存來自所述輔助存儲器件的程序和信息，使得所述處理器能夠在所述程序被執(zhí)行時使用所述程序和所述信息來執(zhí)行所述操作；以及
[0184]接口設備，被配置成:執(zhí)行所述處理器、所述輔助存儲器件和所述主存儲器件中的至少一個與外部之間的通信，
[0185]其中，所述半導體存儲器是所述處理系統(tǒng)中的所述輔助存儲器件或所述主存儲器件的一部分。
[0186]技術方案19.根據(jù)技術方案I所述的電子設備，還包括數(shù)據(jù)儲存系統(tǒng)，所述數(shù)據(jù)儲存系統(tǒng)包括:
[0187]儲存設備，被配置成:無論電源如何都儲存數(shù)據(jù)和保持儲存的數(shù)據(jù)；
[0188]控制器，被配置成:根據(jù)從外部輸入的命令來控制輸入數(shù)據(jù)至所述儲存設備以及從所述儲存設備輸出數(shù)據(jù)；
[0189]臨時儲存設備，被配置成臨時儲存在所述儲存設備和所述外部之間交換的數(shù)據(jù)；以及
[0190]接口，被配置成執(zhí)行所述儲存設備、所述控制器、所述臨時儲存設備和所述外部之間的通信，
[0191]其中，所述半導體存儲器是所述數(shù)據(jù)儲存系統(tǒng)中的所述儲存設備或所述臨時儲存設備的一部分。
[0192]技術方案20.根據(jù)技術方案I所述的電子設備，還包括存儲系統(tǒng)，所述存儲系統(tǒng)包括:
[0193]存儲器，被配置成:無論電源如何都儲存數(shù)據(jù)和保持儲存的數(shù)據(jù)；
[0194]存儲器控制器，被配置成:根據(jù)從外部輸入的命令來控制輸入數(shù)據(jù)至所述存儲器以及從所述存儲器輸出數(shù)據(jù)；
[0195]緩沖存儲器，被配置成:緩沖在所述存儲器和所述外部之間交換的數(shù)據(jù)；以及
[0196]接口，被配置成:執(zhí)行所述存儲器、所述存儲器控制器、所述緩沖存儲器和所述外部之間的通信，
[0197]其中，所述半導體存儲器是所述存儲系統(tǒng)中的所述存儲器或所述緩沖存儲器的一部分。
[0198]技術方案21.—種電子設備,其包括半導體存儲器，
[0199]其中，所述半導體存儲器包括:
[0200]第一字線和第二字線，沿著第一方向延伸；
[0201]第一位線和第二位線，沿著與所述第一方向交叉的第二方向延伸；
[0202]第一可變電阻元件，與所述第一字線和所述第一位線耦接；
[0203]第二可變電阻元件，與所述第二字線和所述第二位線耦接；以及
[0204]選擇元件，耦接在所述第一位線和所述第二位線之間，使得所述選擇元件與所述第一可變電阻元件和所述第二可變電阻元件串聯(lián)耦接。
[0205]技術方案22.根據(jù)技術方案21所述的電子設備，其中，所述第一可變電阻元件和所述選擇元件形成第一存儲器單元，以及
[0206]其中，所述第二可變電阻元件和所述選擇元件形成第二存儲器單元。
[0207]技術方案23.根據(jù)技術方案22所述的電子設備，其中，所述第一存儲器單元由所述第一字線和所述第二位線控制，以及
[0208]其中，所述第二存儲器單元由所述第二字線和所述第一位線控制。
[0209]技術方案24.根據(jù)技術方案23所述的電子設備，其中，當所述第一存儲器單元被控制時，所述第一位線被浮置，以及
[0210]其中，當所述第二存儲器單元被控制時，第二位線被浮置。
【權利要求】
1.一種電子設備，其包括半導體存儲器， 其中，所述半導體存儲器包括: 第一層疊結構，包括:設置在襯底之上并沿著第一方向延伸的第一字線、設置在所述第一字線之上并沿著與所述第一方向交叉的第二方向延伸的第一位線、以及插入在所述第一字線和所述第一位線之間的第一可變電阻層；以及 第二層疊結構，包括:設置在所述第一層疊結構之上并沿著所述第二方向延伸的第二位線、設置在所述第二位線之上并沿著所述第一方向延伸的第二字線、以及插入在所述第二字線和所述第二位線之間的第二可變電阻層；以及 第一選擇元件層，被插入在所述第一位線和所述第二位線之間。
2.根據(jù)權利要求1所述的電子設備，其中，所述第一可變電阻層和所述第一選擇元件層形成第一存儲器單元，以及 其中，所述第二可變電阻層和所述第一選擇元件層形成第二存儲器單元。
3.根據(jù)權利要求2所述的電子設備，其中，所述第一存儲器單元由所述第一字線和所述第二位線控制，以及 其中，所述第二存儲器單元由所述第二字線和所述第一位線控制。
4.根據(jù)權利要求3所述的電子設備，其中，當所述第一存儲器單元被控制時，所述第一位線被浮置，以及 其中，當所述第二存儲器單元被控制時，所述第二位線被浮置。
5.根據(jù)權利要求1所述的電子設備，其中，所述第一選擇元件層由Nb02形成。
6.根據(jù)權利要求1所述的電子設備，其中，所述第一可變電阻層和所述第二可變電阻層中的每個包括層疊有貧氧金屬氧化物層和富氧金屬氧化物層的結構，以及 其中，所述第一可變電阻層和所述第二可變電阻層相對于插入其之間的所述第一選擇元件層彼此對稱布置。
7.根據(jù)權利要求1所述的電子設備，其中，所述第一可變電阻層在所述第一字線和所述第一位線之間的交叉處具有島形。
8.根據(jù)權利要求1所述的電子設備，其中，所述第一可變電阻層具有線形，并且沿著與所述第一字線或與所述第一位線相同的方向延伸。
9.根據(jù)權利要求1所述的電子設備，其中，所述第二可變電阻層在所述第二字線和所述第二位線之間的交叉處具有島形。
10.一種電子設備，其包括半導體存儲器， 其中，所述半導體存儲器包括: 第一字線和第二字線，沿著第一方向延伸； 第一位線和第二位線，沿著與所述第一方向交叉的第二方向延伸； 第一可變電阻元件，與所述第一字線和所述第一位線耦接； 第二可變電阻元件，與所述第二字線和所述第二位線耦接；以及選擇元件，耦接在所述第一位線和所述第二位線之間，使得所述選擇元件與所述第一可變電阻元件和所述第二可變電阻元件串聯(lián)耦接。
【文檔編號】H01L27/24GK104465694SQ201410184414
【公開日】2015年3月25日 申請日期:2014年5月4日 優(yōu)先權日:2013年9月25日
【發(fā)明者】金孝俊, 具滋春, 閔盛奎, 白承范, 趙炳直, 周元基, 金顯圭, 李鍾哲 申請人:愛思開海力士有限公司