穿過襯底形成導(dǎo)電通孔的方法及由其產(chǎn)生的結(jié)構(gòu)和組合件的制作方法
【專利摘要】本發(fā)明涉及穿過襯底形成導(dǎo)電通孔的方法及由其產(chǎn)生的結(jié)構(gòu)和組合件。本發(fā)明提供在襯底上及襯底中形成導(dǎo)電元件的方法，所述方法包含：在所述襯底的表面上方形成導(dǎo)電材料層，此后穿過所述襯底形成從所述襯底的相對的表面到所述導(dǎo)電材料層的多個通孔，在一些實施例中，在形成所述通孔之前，可在所述導(dǎo)電材料層的與所述襯底相對的側(cè)上將臨時載體固定到所述導(dǎo)電材料層。還揭示包含使用此類方法形成的工件的結(jié)構(gòu)。
【專利說明】穿過襯底形成導(dǎo)電通孔的方法及由其產(chǎn)生的結(jié)構(gòu)和組合件
[0001] 本申請是國際申請日為2008年5月2日，國際申請?zhí)枮镻CT/US2008/062487，發(fā)明名稱為“穿過襯底形成導(dǎo)電通孔的方法及由其產(chǎn)生的結(jié)構(gòu)和組合件”的PCT申請進入中國國家階段申請?zhí)枮?00880018523.1的專利申請的分案申請。
_2] 相關(guān)申請案交叉參考
[0003]此申請案主張2007年5月4日申請的美國專利申請案第11/744，592號“METHODSOF FORMING CONDUCTIVE VIAS THROUGH SUB STRATES, AND STRUCTURES AND ASSEMBLIESRESULTING THEREFROM(穿過襯底形成導(dǎo)電通孔的方法及從其產(chǎn)生的結(jié)構(gòu)和組合件)”的 申請日期:的權(quán)益。
【技術(shù)領(lǐng)域】
[0004]本發(fā)明的實施例涉及用于穿過襯底(例如半導(dǎo)體晶片或半導(dǎo)體裸片)形成導(dǎo)電通孔的方法。本發(fā)明的實施例還涉及結(jié)構(gòu)和包含這些襯底及導(dǎo)電通孔的組合件。
【背景技術(shù)】
[0005]在電子工業(yè)中出于各種目的而使用許多不同類型的襯底。例如，集成電路按常規(guī)制作于半導(dǎo)體型襯底上以形成半導(dǎo)體裝置，諸如例如，存儲器裝置、成像裝置及電子信號處理器裝置(亦即，常常稱為微處理器)。這些半導(dǎo)體型襯底包含(例如)例如硅、鍺、砷化鎵、磷化銦等半導(dǎo)體材料及其它II1-V或I1-VI型半導(dǎo)體材料的完整或部分晶片。晶片不僅包含(例如)完全由半導(dǎo)體材料形成的常規(guī)晶片而且包含其它襯底，例如絕緣體上硅(SOI)型襯底、藍寶石上硅(SOS)型襯底及由基底材料層支撐的硅壘晶層。使用其它類型的襯底來形成電子工業(yè)中所使用的各種其它組件及裝置，包含(例如):電路板、接觸卡、測試載體、封裝襯底及插入層襯底。這些其它類型的襯底可包括聚合物材料、陶瓷材料、金屬材料及復(fù)合材料以及半導(dǎo)體材料(通常為硅)。
[0006]電子工業(yè)中所使用的襯底常常承載用于傳送電信號及/或用于向電子裝置的有源元件提供電功率的導(dǎo)電結(jié)構(gòu)。這些導(dǎo)電結(jié)構(gòu)包含(例如):導(dǎo)電跡線(其按常規(guī)相對于襯底的主平面沿大致水平方向延伸)；導(dǎo)電通孔(其按常規(guī)沿大致垂直方向延伸穿過襯底的至少一部分)；及導(dǎo)電接觸端子(例如，導(dǎo)電墊)，其用于將其它導(dǎo)電結(jié)構(gòu)或裝置電互連到由襯底所承載的導(dǎo)電特征。
[0007]常常想要使用前述導(dǎo)電通孔穿過襯底提供電通信以將襯底的一個側(cè)上的導(dǎo)電跡線及/或墊電連接到所述襯底的相對的側(cè)上的導(dǎo)電跡線及/或墊。作為一實例，兩個或兩個以上半導(dǎo)體裝置(例如，半導(dǎo)體裸片或封裝)可彼此堆疊以形成所謂的“多芯片模塊”，此可用于減小電路板上所需用于其半導(dǎo)體裝置中的每一者的安裝面積。在這些多芯片模塊中，需要在所述堆疊內(nèi)的所述半導(dǎo)體裝置中的每一者與所述電路板之間建立電通信。因此，可完全穿過所述半導(dǎo)體裝置中的一者或一者以上形成導(dǎo)電通孔以允許堆疊于其上方的至少一個其它半導(dǎo)體裝置通過所述導(dǎo)電通孔與所述電路板電通信。作為另一實例，半導(dǎo)體裝置上的導(dǎo)電端子可在物理上按圖案布置，所述圖案不對應(yīng)于想要將所述半導(dǎo)體裝置連接到其的較高級襯底上的導(dǎo)電接觸端子的圖案。因此，可能需要有效地重新分布所述半導(dǎo)體裝置或所述較高級襯底的導(dǎo)電接觸端子以便能夠在其之間建立電接觸。常常使用所謂的“重新分布層”來有效地重新分布半導(dǎo)體裝置上的導(dǎo)電接觸端子。重新分布層包含導(dǎo)電跡線，每一導(dǎo)電跡線于襯底的表面上方從第一位置延伸到可在其處提供另一接觸端子的第二位置。所述第二位置可對應(yīng)于另一元件或裝置上接觸端子的位置且與另一元件或裝置上接觸端子的位置互補。另外，導(dǎo)電通孔可向半導(dǎo)體裝置的背側(cè)上的導(dǎo)電區(qū)域提供電通信以促進背側(cè)探測。背側(cè)探測可在半導(dǎo)體裝置經(jīng)進一步處理、與其它裝置封裝或裝配在一起之前用于識別所述半導(dǎo)體裝置中的任何缺陷。
[0008]如本文中所使用，術(shù)語“襯底”是指包括導(dǎo)電通孔或想要穿過其形成導(dǎo)電通孔的任一電子結(jié)構(gòu)或裝置。以實例而非限制方式，襯底可包含半導(dǎo)體裸片、完整或部分半導(dǎo)體晶片、半導(dǎo)體裝置(例如，存儲器裝置、成像裝置及電子信號處理器)、電路板及半導(dǎo)體、聚合物、陶瓷或金屬材料層或其組合。
[0009]為形成導(dǎo)電通孔，可使用各種方法中的任一者穿過襯底形成通孔，所述方法包含機械鉆孔、激光剝蝕及濕式(化學(xué))或干式(反應(yīng)離子)刻蝕。如本文中所使用，術(shù)語“通孔”是指延伸穿過襯底的孔或孔口，而短語“導(dǎo)電通孔”是指至少部分地用導(dǎo)電材料填充以形成延伸穿過所述通孔的電路徑的通孔。此外，“貫通晶片互連”或” TWI ”是大致完全延伸穿過完整或部分半導(dǎo)體晶片或穿過由此完整或部分半導(dǎo)體晶片形成的半導(dǎo)體裝置的特定類型的導(dǎo)電通孔。
[0010]任選地，可用介電材料涂布通孔內(nèi)的襯底的壁。所述介電材料可包括(例如)氧化物、氮化物、聚合物或玻璃。在此技術(shù)中已知沉積及形成這些介電材料層的其它方法且這些方法可依據(jù)用于襯底及用于所述介電層的材料的類型而變化。接著用導(dǎo)電材料至少部分地填充通孔以形成導(dǎo)電通孔。作為一實例，所述導(dǎo)電材料可使用如下方法沉積于通孔內(nèi)的襯底上的一個或一個以上表面上，例如電解鍍覆、無電鍍覆、真空蒸發(fā)(化學(xué)氣相沉積及變型)以及濺鍍(也稱為物理氣相沉積)。另外，可用所述導(dǎo)電材料大致完全填充所述通孔。例如，導(dǎo)電環(huán)氧樹脂或經(jīng)導(dǎo)體填充的環(huán)氧樹脂可以可流動形成沉積到通孔中且隨后固化，或焊料漿液可沉積到通孔中并經(jīng)受回流工藝。
[0011]在已穿過襯底形成導(dǎo)電通孔之后，可任選地使所述襯底變薄，重新分布層可任選地形成于所述襯底的一個或一個以上主表面上，及/或?qū)щ娡箟K(亦即，焊料球或呈圓柱、柱、立柱等等形式的其它導(dǎo)電元件)可任選地形成或放置于所述襯底上的導(dǎo)電端子上。
[0012]在(例如)頒予Tuttle (塔特爾)的美國專利申請公開案第2007/0048994號、頒予Akram(阿克拉姆)等人的美國專利第7,109，068號及頒予Sulfridge (塞爾弗里奇)的美國專利申請公開案第2006/0289968號中找到用于穿過襯底形成導(dǎo)電通孔的已知方法的實例。前述文檔中的每一者的發(fā)明以全文引用方式并入本文中。
[0013]在此技術(shù)中仍需要穿過襯底形成導(dǎo)電通孔及用于在這些襯底上形成導(dǎo)電結(jié)構(gòu)(例如重新分布層)的經(jīng)改進的方法。

【發(fā)明內(nèi)容】

[0014]本發(fā)明的一目的在于提供一種用于在襯底上及襯底中形成導(dǎo)電元件的方法，所述方法包括:從襯底的第一主表面移除材料以使所述襯底變薄；用第一導(dǎo)電材料覆蓋所述襯底的所述第一主表面；在所述襯底的第二主表面上方形成另一導(dǎo)電材料層并圖案化所述另一導(dǎo)電材料層以形成多個導(dǎo)電墊；隨后，穿過所述多個導(dǎo)電墊中的導(dǎo)電墊且穿過所述襯底形成從所述第二主表面到覆蓋所述第一主表面的所述第一導(dǎo)電材料的多個通孔中的至少一個通孔；形成所述多個通孔中的每一通孔以包括底表面，所述底表面包括所述第一導(dǎo)電材料的一部分；及在所述多個通孔中的每一通孔內(nèi)提供導(dǎo)電材料且在每一通孔內(nèi)的所述導(dǎo)電材料與所述第一導(dǎo)電材料之間建立電接觸以形成延伸穿過所述襯底的多個導(dǎo)電通孔。
[0015]本發(fā)明的又一目的在于提供一種用于穿過半導(dǎo)體晶片形成導(dǎo)電元件的方法，所述方法包括:用第一導(dǎo)電材料覆蓋半導(dǎo)體晶片的第一主表面；在所述導(dǎo)電材料層的與所述半導(dǎo)體晶片相對的側(cè)上將臨時載體附接到所述第一導(dǎo)電材料；隨后，穿過所述半導(dǎo)體晶片的第二主表面上的導(dǎo)電墊且穿過所述半導(dǎo)體晶片形成到所述第一導(dǎo)電材料的多個通孔中的每一通孔；及在所述多個通孔中的每一通孔內(nèi)提供導(dǎo)電材料且在每一通孔內(nèi)的所述導(dǎo)電材料與所述第一導(dǎo)電材料之間建立電接觸以形成延伸穿過所述半導(dǎo)體晶片的多個導(dǎo)電通孔。
[0016]本發(fā)明的再一目的在于提供一種工件，其包括至少部分形成的電子裝置，所述工件包括:襯底，其包括第一主表面及相對的第二主表面；導(dǎo)電材料層，其覆蓋所述第一主表面；導(dǎo)電墊，其在所述第二主表面上；臨時載體，其固定到所述導(dǎo)電材料層的與所述襯底相對的側(cè)；及多個通孔，其中的每一通孔穿過所述第二主表面上的所述導(dǎo)電墊中的相應(yīng)導(dǎo)電墊且穿過所述襯底延伸到所述導(dǎo)電材料層，其中所述多個通孔中的每一通孔包括底表面，所述底表面包括所述導(dǎo)電材料層的一部分。
【專利附圖】

【附圖說明】
[0017]圖1描繪導(dǎo)電通孔可根據(jù)本發(fā)明的實施例穿過其形成的半導(dǎo)體晶片；
[0018]圖2A到2K是工件的放大局部橫截面?zhèn)纫晥D且圖解說明可用于穿過襯底(例如圖1中所示的半導(dǎo)體晶片)形成導(dǎo)電通孔的本發(fā)明的方法的實施例；
[0019]圖3A到3H是工件的放大局部橫截面?zhèn)纫晥D且圖解說明可用于穿過襯底形成導(dǎo)電通孔的本發(fā)明的方法的另一實施例；
[0020]圖4描繪本發(fā)明的包含電路板的實施例的橫截面視圖，所述電路板具有形成于襯底材料層的主表面上的重新分布層及延伸穿過所述襯底材料的多個導(dǎo)電通孔；且
[0021]圖5描繪本發(fā)明的包含包括多個半導(dǎo)體裝置的多芯片模塊的實施例的橫截面視圖，所述多個半導(dǎo)體裝置中的每一者包含延伸穿過其的多個導(dǎo)電通孔。
【具體實施方式】
[0022]概括地，本發(fā)明的實施例包含用于在襯底上及襯底中形成導(dǎo)電元件的方法及所得結(jié)構(gòu)和組合件。所述導(dǎo)電結(jié)構(gòu)可包含(例如)延伸穿過所述襯底的導(dǎo)電通孔、以及導(dǎo)電墊、導(dǎo)電跡線或襯底的至少一個主表面上的導(dǎo)電墊及導(dǎo)電跡線兩者?？捎诖┻^襯底形成通孔之前將導(dǎo)電材料層提供于所述襯底的至少一個主表面上方。任選地，于將通孔從襯底的與所述導(dǎo)電材料層相對的側(cè)形成到所述襯底中之前，可在所述導(dǎo)電材料層的與所述襯底相對的側(cè)上將臨時載體固定到所述導(dǎo)電材料層。所述通孔可穿過襯底形成到達所述導(dǎo)電材料層。
[0023]圖1描繪包括半導(dǎo)體晶片2的工件10的實例，其中及其上已至少部分地形成了多個半導(dǎo)體裝置4。晶片2可由各種材料形成，諸如例如，硅、鍺、砷化鎵、磷化銦或多晶硅。在額外實施例中，晶片2可包括絕緣體上硅(SOI)型襯底，諸如例如，玻璃上硅(SOG)襯底或藍寶石上硅(SOS)襯底。可能需要或想要穿過半導(dǎo)體裝置4中的每一者形成一個或一個以上導(dǎo)電通孔。下文進一步詳細描述可用于穿過圖1中所示的半導(dǎo)體裝置4形成導(dǎo)電通孔的本發(fā)明的方法的實施例。在一些實施例中，導(dǎo)電通孔可形成于所謂的“晶片范圍”處，而半導(dǎo)體裝置4仍為晶片(例如圖1中所示的半導(dǎo)體晶片2)的一部分。在其它實施例中，導(dǎo)電通孔可在其已從半導(dǎo)體晶片2單分之后穿過個別半導(dǎo)體裝置4 (例如，半導(dǎo)體裸片或封裝)形成。
[0024]圖2A到2K是圖1中所示的工件10的放大局部橫截面?zhèn)纫晥D。圖2A描繪工件10的包含半導(dǎo)體晶片2的想要穿過其形成導(dǎo)電通孔的區(qū)域的一部分。晶片2具有第一主表面12及相對的第二主表面14。晶片2可具有形成于第一表面12上或中的結(jié)構(gòu)。例如，導(dǎo)電材料層可形成于第一表面12上且可圖案化所述導(dǎo)電材料層,從而形成導(dǎo)電墊16。對于另一實例，鈍化層18、導(dǎo)電跡線(未顯示)、電晶體(未顯示)、電容器(未顯示)、隔離區(qū)域(未顯示)及其它特征可形成于晶片2的第一主表面12中及晶片2的第一主表面12上。
[0025]鈍化層18可包括介電材料，諸如例如，氧化硅(SiO2)、氮化硅(Si3N4)、磷硅酸玻璃(PSG)、硼硅酸玻璃(BSG)、摻雜硼磷的硅玻璃(BPSG)、聚合物材料或適于用作鈍化層的任一其它材料。鈍化層18可使用(例如)常規(guī)化學(xué)氣相沉積(CVD)方法、物理氣相沉積(PVD)方法、旋轉(zhuǎn)涂布方法或適于用于鈍化層18的特定類型的鈍化材料的任一其它方法施加。
[0026]在一些實施例中，可于穿過晶片2形成導(dǎo)電通孔之前使晶片2變薄。參照圖2B，工件10的頂表面19 (其在半導(dǎo)體襯底的情況中包括有源表面)可借助粘合劑22粘附到臨時載體20以促進晶片2的變薄。臨時載體20可向工件10提供結(jié)構(gòu)性支撐及強度，且可借助用于使半導(dǎo)體晶片2變薄的處理設(shè)備促進工件10的移動及處置。如本文中所使用，術(shù)語“頂部”或其它定向性術(shù)語僅出于便利目的而使用且用于這些圖式的視圖的背景中，且不限制本文中所述物件在處理或使用期間的定向。
[0027]可通過借助諸如例如化學(xué)蝕刻、研磨及化學(xué)機械拋光(CMP)中的至少一者等工藝從晶片2(其可包括背側(cè)表面)的第二主表面14移除材料來使晶片2變薄。如此技術(shù)中所知，CMP通常包括在受控化學(xué)、壓力及溫度條件下在濕潤的拋光表面上擾動晶片2的表面14以從晶片2的表面14移除材料。作為非限制性實例，晶片2可具有約七百六十微米(760 μ m)的初始厚度且可使用CMP工藝使其變薄到約八十微米(80 μ m)。
[0028]臨時載體20可包括半導(dǎo)體晶片、玻璃薄片或可向工件10提供結(jié)構(gòu)性支撐的另一材料。在一些實施例中，臨時載體20可包括大致相同于晶片2的材料的材料。另外，臨時載體20可包括展示類似于由晶片2所展示的熱膨脹系數(shù)(CTE)(例如，在約百分之二十(20% )內(nèi))或大致匹配由晶片2所展示的熱膨脹系數(shù)(CTE)的熱膨脹系數(shù)(CTE)的材料。通過使用展示與晶片2相同或類似熱膨脹系數(shù)的臨時載體20，組合件(亦即，工件10與臨時載體20)可在處理及處置期間加熱及/或冷卻而不因熱感應(yīng)應(yīng)力而損壞工件10。
[0029]臨時載體20可使用粘合劑22臨時粘附到工件10的頂表面19。例如，粘合劑22可包括熱塑性聚合物材料，當(dāng)加熱高于閾值溫度(亦即，所述材料的玻璃態(tài)轉(zhuǎn)變溫度)時，所述熱塑性聚合物材料將熔化到柔軟狀態(tài)。所述經(jīng)加熱的且柔軟的熱塑性塑料可夾在臨時載體20與工件10的頂表面19中間，且可大致符合工件10的頂表面19。所述熱塑性材料接著可冷卻到低于閾值溫度的溫度以致使所述材料凝固并在臨時載體20與工件10的頂表面19之間形成黏合劑結(jié)合。
[0030]在額外實施例中，可在不使用臨時載體20的情況下使晶片2變薄。
[0031]于穿過晶片2形成一個或一個以上導(dǎo)電通孔之前，重新分布層或此重新分布層可由其形成的導(dǎo)電材料層在晶片2的第二主表面14的至少一部分上或上方，如圖2C中所示。
[0032]任選地，介電材料層26可形成于晶片2的第二主表面14上，且導(dǎo)電材料層24可形成于介電材料層26上。介電材料層26可包括(例如)脈沖沉積層(PDL)，其包括富鋁氧化物、低娃燒氧化物(LSO)、例如可從 Specialty Coating Systems division of CooksonElectronics(確信電子的專業(yè)涂布系統(tǒng)部)購得的聚對二甲苯基?聚合物、二氧化硅(SiO2)、氧化鋁(Al2O3)、例如聚苯并惡唑(PBO)或苯并環(huán)丁烯(BCB)等適于鈍化目的的有機聚合物材料或任何這些材料的組合?？捎米鹘殡姴牧蠈?6的其它介電材料包含原硅酸四乙酯(TEOS)、旋轉(zhuǎn)涂布玻璃、熱氧化物、氮化硅、氧氮化硅、玻璃(亦即，摻雜硼磷的硅玻璃(BPSG)、磷娃酸玻璃、硼娃酸玻璃)或此技術(shù)中已知的任一其它適合介電材料。所屬領(lǐng)域的技術(shù)人員已知沉積此層介電材料26的方法且所述方法依據(jù)用于介電材料層26的材料的類型而變化。介電材料層26可防止導(dǎo)電材料層24與晶片2內(nèi)的導(dǎo)電或半導(dǎo)電元件之間的短路。
[0033]在一些實施例中，導(dǎo)電材料層24可包括(但不限于)鈦(Ti)、多晶硅(Si)、鈀(Pd)、錫(Sn)、鉭(Ta)、鎢(W)、鈷(Co)、銅(Cu)、銀(Ag)、鋁(Al)、銥(Ir)、金(Au)、鑰(Mo)、鉬(Pt)、鎳-磷(NiP)、鈀-磷(Pd-P)、鈷-磷(Co-P)、鈷-鎢-磷(Co-W-P)合金、前述金屬中的任何者的其它合金、夾帶在聚合物中的導(dǎo)電聚合物或?qū)щ姴牧?亦即，導(dǎo)電環(huán)氧樹脂或經(jīng)導(dǎo)體填充的環(huán)氧樹脂)及其混合物。
[0034]在額外實施例中，導(dǎo)電材料層24自身可包括多個層，所述多個層可包含(例如)對鍍覆有吸引力的涂層(PAC)或形成于介電材料層26上方的另一類型的種子層以增強其上一塊狀層導(dǎo)電材料的沉積，所述種子層與所述塊狀層一起形成導(dǎo)電材料層24。例如，氮化鈦(TiN)可使用化學(xué)氣相沉積(CVD)技術(shù)形成于介電材料層26上方，且所述氮化鈦可用作鍍覆工藝(諸如例如，用于形成導(dǎo)電材料層24的無電鍍覆或電解鍍覆)的PAC。
[0035]用于沉積用于形成導(dǎo)電材料層24的材料的其它工藝包含(例如)金屬有機化學(xué)氣相沉積(MOCVD)、物理氣相沉積(PVD)、等離子增強型化學(xué)氣相沉積(PECVD)、真空蒸發(fā)及濺鍍。
[0036]導(dǎo)電材料層24可在具有粘附到工件10的頂表面19的臨時載體20的情況中形成，或可在不具有粘附到工件10的頂表面19的臨時載體20的情況下形成。
[0037]在于晶片2的第二主表面14上方形成導(dǎo)電材料層24之后，臨時載體20可從工件10的頂表面19移動到工件10的底表面27，如圖2D中所示，或可采用另一臨時載體20。為從工件10的頂表面19移除臨時載體20，可從工件10的頂表面19釋放臨時載體20的粘合劑22 (例如，通過加熱粘合劑22)。粘合劑22接著可用于以先前針對將臨時載體20粘附到工件10的頂表面19所述的大致相同的方式將臨時載體20臨時粘附到工件10的底表面27。
[0038]圖2E描繪其中形成通孔28的晶片2。如圖2E中所示，通孔28可穿過導(dǎo)電墊16及晶片2完全延伸達介電材料層26，使得介電材料層26暴露于通孔28處且形成通孔28的底表面30。在額外實施例中，通孔28還可穿過介電材料層26延伸達導(dǎo)電材料層24，使得導(dǎo)電材料層24暴露于通孔28處且形成通孔28的底表面30。
[0039]可從圖2E中所示的工件10的頂表面上的導(dǎo)電墊16的暴露表面穿過導(dǎo)電墊16及晶片2 (且任選地，穿過介電材料層26)形成通孔28。以實例而非限制方式，掩模層可沉積于圖2E中所示的工件10的頂表面上方，且可使用常規(guī)光刻工藝圖案化所述掩模層以形成于導(dǎo)電墊16上方在想要在其處形成通孔28的位置處延伸穿過所述掩模層的孔口。接著可使用蝕刻工藝(例如，濕式化學(xué)蝕刻工藝或干式反應(yīng)離子蝕刻工藝)來穿過導(dǎo)電墊16及晶片2(且任選地，穿過介電材料層26)蝕刻?？捎糜谛纬赏?8的一種適合濕式化學(xué)蝕刻劑包括硝酸與氫氟(HF)酸在去離子(DI)水中的混合物。
[0040]在額外實施例中，可借助機械鉆孔或激光剝蝕形成通孔28。在形成通孔28之后，通孔28任選地可經(jīng)受清潔工藝以從工件10移除任何不想要的反應(yīng)物或雜質(zhì)，尤其在激光剝蝕情況中，襯底材料的鄰近襯底的所謂的“受熱影響的區(qū)”或“HAZ”中的通孔的部分。用于此目的的一種適合清潔溶劑為在丙二醇中包括約6%的氫氧化四甲基銨(TMAH)的溶液。
[0041]在一些實施例中，通孔28內(nèi)的工件10的側(cè)壁34可通過向其施加介電材料而電絕緣。參照圖2F，介電材料層32可形成于工件10的頂表面19及通孔28內(nèi)的工件10的暴露表面上，包含側(cè)壁34及底表面30。以實例而非限制方式，介電材料層32可包括氧化物材料、氮化物材料或聚合物材料，且以類似于先前參照圖2C關(guān)于介電材料層26所述的方式形成。
[0042]如圖2G中所示，可使用各向異性蝕刻工藝(常常稱為“間隔層”蝕刻工藝)來從工件10選擇性地移除介電材料層32的大致水平延伸部分(包含延伸于所述工件的頂表面19及通孔28的底表面30上方的部分)，但將所述介電材料層的大致垂直延伸部分留在通孔28內(nèi)的側(cè)壁34上。在此蝕刻工藝之后，介電材料32可設(shè)置于通孔28內(nèi)的側(cè)壁34上。通孔28內(nèi)的底表面30可大致無任一介電材料，且導(dǎo)電材料層24可暴露于通孔28內(nèi)且可形成通孔28內(nèi)的底表面30。另外，導(dǎo)電結(jié)構(gòu)(例如導(dǎo)電墊16)可具有其所暴露且大致無介電材料的上部接觸表面36的至少一部分。
[0043]參照圖2H，導(dǎo)電材料38可沉積于通孔28內(nèi)以形成在晶片2的一個側(cè)上的導(dǎo)電墊16與晶片2的相對的側(cè)上的導(dǎo)電材料24之間提供電通信的導(dǎo)電通孔40。如圖2H中所示，在一些實施例中，導(dǎo)電材料38可不完全填充通孔28，且可設(shè)置于通孔28內(nèi)的側(cè)壁34上。然而，在額外實施例中，可用導(dǎo)電材料38大致完全填充通孔28。在一些實施例中，導(dǎo)電材料38可至少部分地延伸于導(dǎo)電墊16的鄰近導(dǎo)電通孔40的上部接觸表面36上方。
[0044]在一些實施例中，導(dǎo)電材料38可使用(例如)化學(xué)氣相沉積(CVD)工藝、物理氣相沉積(PVD)工藝、原子層沉積(ALD)工藝、電鍍工藝、無電鍍覆工藝或以上工藝的任一組合沉積于通孔28內(nèi)。在額外實施例中，導(dǎo)電材料38可作為漿液(例如，焊料漿液)沉積于通孔28中，且通孔28內(nèi)的所述漿液接著可經(jīng)受其中所述漿液被加熱的回流工藝，且其中的導(dǎo)電材料熔化并隨后允許所述導(dǎo)電材料在通孔28內(nèi)冷卻并凝固。在又其它實施例中，導(dǎo)電材料38可包括導(dǎo)電聚合物材料或經(jīng)導(dǎo)體填充的聚合物材料(例如，環(huán)氧樹脂)。此材料可以未固化、可流動液體或凝膠狀態(tài)提供于通孔28內(nèi)，其后未固化的聚合物可固化(例如，使用熱、電池輻射或添加化學(xué)反應(yīng)物或催化劑)以凝固通孔28內(nèi)的材料且形成導(dǎo)電通孔40。此外，在一些實施例中，所述導(dǎo)電材料可具有包括多個導(dǎo)電材料層的多層結(jié)構(gòu)。例如，導(dǎo)電材料38可包括使用無電鍍覆技術(shù)沉積于通孔28內(nèi)的第導(dǎo)電材料層及使用電鍍技術(shù)沉積于所述第導(dǎo)電材料層上方的第二層導(dǎo)電材料。作為另一實例，除用于形成導(dǎo)電通孔40的塊狀導(dǎo)電材料外，導(dǎo)電材料38可包括阻擋物材料層、粘附材料層及貴金屬頂蓋層中的至少一者。如本文中所使用，術(shù)語“阻擋物材料”意指任一如下材料:其經(jīng)選擇以防止物質(zhì)(例如，原子、分子等等)穿過所述材料的遷移。如本文中所使用，術(shù)語“粘附材料”意指任一如下材料:其經(jīng)選擇以促進直接鄰近所述材料的第一表面的第一材料粘附到直接鄰近所述材料的另一表面的第二材料。
[0045]在于工件10中以穿過晶片2在導(dǎo)電墊16與導(dǎo)電材料層24之間提供電通信的方式形成導(dǎo)電通孔40之后，可選擇性地圖案化(例如，毯式沉積及從選擇區(qū)域移除或僅沉積于選定區(qū)域上)導(dǎo)電材料層24以由導(dǎo)電材料層24形成導(dǎo)電墊、導(dǎo)電跡線或?qū)щ妷|及導(dǎo)電跡線兩者，如此下文進一步詳細描述。
[0046]參照圖21，在一些實施例中，可從工件10的底表面27移除臨時載體20以暴露導(dǎo)電材料層24。任選地，在選擇性地圖案化導(dǎo)電材料層24時，可將相同臨時載體20或不同臨時載體20粘附到所述工件的上表面19的第一表面19以促進對工件10的處置及處理。
[0047]圖2J描繪已選擇性地圖案化導(dǎo)電材料層24從而形成直接位于導(dǎo)電通孔40中的每一者上方(亦即，垂直對準(zhǔn)于導(dǎo)電通孔40中的每一者)的導(dǎo)電墊42的工件10。然而，如先前所述，在額外實施例中，可選擇性地圖案化導(dǎo)電材料層24以由導(dǎo)電材料層24形成(例如)導(dǎo)電跡線或?qū)щ妷|及導(dǎo)電跡線兩者，包括重新分布層(RDL)。以實例而非限制方式，可使用掩蔽及蝕刻工藝選擇性地圖案化導(dǎo)電材料層24，如此技術(shù)中所知。
[0048]圖2K描繪工件10，其中已形成導(dǎo)電通孔40，且已移除可選臨時載體20 (圖2J)。
[0049]本文中雖未描述，但可視需要或視期望在工件10上執(zhí)行額外工藝。例如，導(dǎo)電焊料凸塊(例如，焊料球)或其它導(dǎo)電元件或經(jīng)導(dǎo)體填充的元件(見圖5)可形成于導(dǎo)電墊42及/或?qū)щ妷|16中的至少某些上，可從晶片2單分個別半導(dǎo)體裝置，且可封裝所述個別半導(dǎo)體裝置。如果導(dǎo)電通孔40的導(dǎo)電材料38不完全填充通孔28，那么可用聚合物或其它介電材料填充剩余空隙。
[0050]下文參照圖3A到3H描述其中于形成導(dǎo)電通孔40之前選擇性地圖案化導(dǎo)電材料層24的本發(fā)明的方法的額外實施例。
[0051]如圖3A中所示，可使用例如本文中先前參照圖2A到2C所述的那些方法的方法大致相同于圖2C中所示提供工件10。如圖3A中所示，工件10在晶片2的第一主表面12或任一其它類型的襯底上方(例如上)包含鈍化層18及多個導(dǎo)電墊16。另外，工件10可在晶片2的第二主表面14或其它類型的襯底上方(例如上)包括介電材料層26及導(dǎo)電材料層24。任選地，臨時載體20可使用粘合劑22粘附到工件10的頂表面19 (如圖3A中所示)以促進工件10的處置及處理，如本文中先前所述。
[0052]參照圖3B，可選擇性地圖案化(例如，毯式沉積及從選擇區(qū)域移除或僅沉積于選定區(qū)域上)導(dǎo)電材料層24以由導(dǎo)電材料層24形成導(dǎo)電墊、導(dǎo)電跡線或?qū)щ妷|及導(dǎo)電跡線兩者。以實例而非限制方式，可選擇性地圖案化導(dǎo)電材料24以形成包括多個導(dǎo)電跡線的RDL，每一導(dǎo)電跡線從導(dǎo)電通孔40延伸到導(dǎo)電墊在晶片2的第二主表面14上方遠離各別導(dǎo)電通孔40的位置處。
[0053]于在晶片2中形成導(dǎo)電通孔40之前圖案化導(dǎo)電材料層24可減少臨時載體20在工件10的頂表面19與底表面27之間轉(zhuǎn)移的次數(shù)。[0054]如圖3C中所示，在選擇性地圖案化導(dǎo)電材料層24之后，臨時載體20可使用粘合劑22轉(zhuǎn)移到工件10的底表面27以促進所述工件在導(dǎo)電通孔40形成于其中時的處置及處理。
[0055]如圖3D中所圖解說明，可穿過晶片2形成通孔28，如先前關(guān)于圖2E所述。如圖3E中所描繪，介電材料層32可沉積于工件10的頂表面19上，包含在通孔28內(nèi)，如先前關(guān)于圖2F所述。如圖3F中所示，可使用各向異性蝕刻工藝(例如反應(yīng)離子蝕刻)來從工件10選擇性地移除介電材料層32的大致水平延伸部分(包含延伸于所述工件的頂表面19及通孔28的底表面30上方的部分)，但將所述介電材料層的大致垂直延伸部分留在通孔28內(nèi)的側(cè)壁34上，如先前關(guān)于圖2G所述。參照圖3G，導(dǎo)電材料38可沉積于通孔28內(nèi)以形成導(dǎo)電通孔40，如先前關(guān)于圖3H所述。可從工件10的底表面27移除臨時載體20，如圖3H中所示。
[0056]如本文中先前所述，可視需要或視期望在工件10上執(zhí)行額外工藝。例如，導(dǎo)電焊料凸塊(例如，焊料球)或其它導(dǎo)電元件或經(jīng)導(dǎo)體填充的元件(見圖5)可形成于導(dǎo)電墊42及/或?qū)щ妷|16中的至少某些上，可從晶片2單分個別半導(dǎo)體裝置，且可封裝所述個別半導(dǎo)體裝置。
[0057]雖然上文中已參照包括晶片2的襯底描述了本發(fā)明的方法的實施例，但本發(fā)明的實施例可同等地適用于且囊括其它類型的襯底。
[0058]例如，圖4描繪本發(fā)明的包括電路板100的實施例。如圖4中所述，電路板100具有第一主表面106及相對的第二主表面108。導(dǎo)電層102可形成于至少第二表面108上或上方。導(dǎo)電層102可包含導(dǎo)電墊110、導(dǎo)電跡線112或?qū)щ妷|110及導(dǎo)電跡線112兩者，如圖4中所示。導(dǎo)電通孔104可延伸穿過電路板100且與導(dǎo)電層102的導(dǎo)電墊110及/或?qū)щ娵E線112電通信。導(dǎo)電層102及導(dǎo)電通孔104可使用本文中先前參照圖2A到圖2K及圖3A到圖H所述的方法形成于電路板100上及電路板100中。
[0059]以實例而非限制方式，電路板100可包括計算機系統(tǒng)或其它電子裝置的母板。作為另一非限制性實例，電路板100可包括插入層，其經(jīng)配置以設(shè)置于半導(dǎo)體裝置(例如，存儲器裝置、成像裝置或電子信號處理器)與較高級襯底(例如，母板)之間。在這些實施例中，導(dǎo)電層102可包括重新分布層。
[0060]圖5圖解說明本發(fā)明的包括多芯片模塊121的又另一實施例。如本文中所使用，術(shù)語“多芯片模塊”意指包括已封裝到單個模塊中的兩個或兩個以上個別半導(dǎo)體裝置的半導(dǎo)體裝置，所述個別半導(dǎo)體裝置每一個包括集成電路。在圖5中所示的實施例中，多芯片模塊121包括第一半導(dǎo)體裝置122及第二半導(dǎo)體裝置124。多芯片模塊121在圖5中圖解說明為在結(jié)構(gòu)上且在電上耦合到較高級襯底(例如電路板120)。如圖所示，作為非限制性實例，所述耦合可借助呈焊料或?qū)щ姌渲蚪?jīng)導(dǎo)體填充的樹脂形式的導(dǎo)電元件實現(xiàn)。在一些實施例中，第一半導(dǎo)體裝置122及第二半導(dǎo)體裝置124可每一個包括存儲器裝置。在額外實施例中，第一半導(dǎo)體裝置122及第二半導(dǎo)體裝置124中之一者或兩者可包括電子信號處理器、成像裝置、專用集成電路(ASIC)或任一其它類型的半導(dǎo)體裝置。如圖5中所示，第一半導(dǎo)體裝置122及第二半導(dǎo)體裝置124中之每一者可包括多個導(dǎo)電通孔125以及導(dǎo)電跡線130及/或?qū)щ妷|132。導(dǎo)電通孔125以及導(dǎo)電跡線130及/或?qū)щ妷|132可使用本文中先前參照圖2A到2K及圖3A到H所述的方法形成于第一半導(dǎo)體裝置122及第二半導(dǎo)體裝置124上或中(在半導(dǎo)體裝置122、124裝配在一起以形成多芯片模塊121之前)。
[0061]可使用本文中先前所述的方法來形成導(dǎo)電通孔及導(dǎo)電層，其在電子裝置及系統(tǒng)中所使用的許多其它類型的襯底上及襯底中包含(例如)導(dǎo)電跡線及/或?qū)щ娡住?br> [0062]雖然已根據(jù)一些所圖解說明的實施例及其變型描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員應(yīng)理解及了解本發(fā)明并不受此限制。而是，可在不背離如由以上權(quán)利要求書所界定的本發(fā)明的精神及范圍的情況下實現(xiàn)對所圖解說明的實施例的添加、刪除及修改。
【權(quán)利要求】
1.一種用于在襯底上及襯底中形成導(dǎo)電元件的方法，所述方法包括: 從襯底的第一主表面移除材料以使所述襯底變??； 用第一導(dǎo)電材料覆蓋所述襯底的所述第一主表面； 在所述襯底的第二主表面上方形成另一導(dǎo)電材料層并圖案化所述另一導(dǎo)電材料層以形成多個導(dǎo)電墊； 隨后，穿過所述多個導(dǎo)電墊中的導(dǎo)電墊且穿過所述襯底形成從所述第二主表面到覆蓋所述第一主表面的所述第一導(dǎo)電材料的多個通孔中的至少一個通孔； 形成所述多個通孔中的每一通孔以包括底表面，所述底表面包括所述第一導(dǎo)電材料的一部分；及 在所述多個通孔中的每一通孔內(nèi)提供導(dǎo)電材料且在每一通孔內(nèi)的所述導(dǎo)電材料與所述第一導(dǎo)電材料之間建立電接觸以形成延伸穿過所述襯底的多個導(dǎo)電通孔。
2.如權(quán)利要求1所述的方法,其中從襯底的第一主表面移除材料以使所述襯底變薄包括使所述襯底變薄到約80微米厚。
3.如權(quán)利要求1所述的方法，其中形成多個通孔中的至少一個通孔進一步包括穿過所述多個導(dǎo)電墊中的導(dǎo)電墊形成所述多個通孔中的每一通孔。
4.如權(quán)利要求1所述的方法，其進一步包括在所述多個通孔中的每一通孔內(nèi)提供導(dǎo)電材料之前在所述多個通 孔中的每一通孔內(nèi)的至少一個側(cè)壁上提供介電材料。
5.如權(quán)利要求4所述的方法，其中提供介電材料包括: 在所述襯底上方且在所述多個通孔中的每一通孔內(nèi)的底表面及側(cè)壁表面上沉積一層所述介電材料；及 各向異性地蝕刻所述介電材料層以暴露所述多個通孔中的每一通孔內(nèi)的所述底表面。
6.如權(quán)利要求5所述的方法，其中沉積一層所述介電材料包括沉積脈沖沉積氧化物材料。
7.如權(quán)利要求1所述的方法，其進一步包括在形成所述多個通孔中的所述至少一個通孔之前圖案化所述第一主表面上的所述第一導(dǎo)電材料。
8.如權(quán)利要求7所述的方法，其中圖案化所述第一導(dǎo)電材料包括由所述第一導(dǎo)電材料形成多個導(dǎo)電墊及多個導(dǎo)電跡線中的至少一者。
9.如權(quán)利要求8所述的方法，其中形成多個通孔中的至少一個通孔包括穿過所述襯底形成到達所述多個導(dǎo)電墊中的導(dǎo)電墊的所述多個通孔中的每一通孔。
10.如權(quán)利要求9所述的方法，其進一步包括在所述多個導(dǎo)電墊中的每一導(dǎo)電墊上且直接垂直于所述多個導(dǎo)電通孔中的導(dǎo)電通孔上方提供導(dǎo)電凸塊。
11.如權(quán)利要求1所述的方法，其進一步包括在形成所述多個通孔中的所述至少一個通孔之后圖案化所述第一主表面上的所述第一導(dǎo)電材料。
12.如權(quán)利要求1所述的方法，其進一步包括在從所述襯底的所述第一主表面移除材料以使所述襯底變薄之前，在所述襯底的鄰近所述第二主表面的側(cè)上將臨時載體粘附到所述襯底。
13.如權(quán)利要求12所述的方法，其進一步包括: 從所述襯底的鄰近所述第二主表面的所述側(cè)移除所述臨時載體；及 將臨時載體粘附到所述襯底的鄰近所述第一主表面的側(cè)。
14.如權(quán)利要求13所述的方法，其中形成多個通孔中的至少一個通孔包括穿過所述襯底形成多個通孔，同時將所述臨時載體粘附到所述襯底的鄰近所述第一主表面的所述側(cè)。
15.一種用于穿過半導(dǎo)體晶片形成導(dǎo)電元件的方法，所述方法包括: 用第一導(dǎo)電材料覆蓋半導(dǎo)體晶片的第一主表面； 在所述導(dǎo)電材料層的與所述半導(dǎo)體晶片相對的側(cè)上將臨時載體附接到所述第一導(dǎo)電材料； 隨后，穿過所述半導(dǎo)體晶片的第二主表面上的導(dǎo)電墊且穿過所述半導(dǎo)體晶片形成到所述第一導(dǎo)電材料的多個通孔中的每一通孔；及 在所述多個通孔中的每一通孔內(nèi)提供導(dǎo)電材料且在每一通孔內(nèi)的所述導(dǎo)電材料與所述第一導(dǎo)電材料之間建立電接觸以形成延伸穿過所述半導(dǎo)體晶片的多個導(dǎo)電通孔。
16.如權(quán)利 要求15所述的方法，其進一步包括圖案化所述第一導(dǎo)電材料。
17.如權(quán)利要求16所述的方法，其中圖案化所述第一導(dǎo)電材料包括形成重新分布層。
18.如權(quán)利要求16所述的方法，其中圖案化所述第一導(dǎo)電材料包括在所述第一導(dǎo)電材料的與所述半導(dǎo)體晶片相對的側(cè)上將臨時載體附接到所述第一導(dǎo)電材料之前圖案化所述第一導(dǎo)電材料。
19.一種工件，其包括至少部分形成的電子裝置，所述工件包括: 襯底，其包括第一主表面及相對的第二主表面； 導(dǎo)電材料層，其覆蓋所述第一主表面； 導(dǎo)電墊，其在所述第二主表面上； 臨時載體，其固定到所述導(dǎo)電材料層的與所述襯底相對的側(cè) '及 多個通孔，其中的每一通孔穿過所述第二主表面上的所述導(dǎo)電墊中的相應(yīng)導(dǎo)電墊且穿過所述襯底延伸到所述導(dǎo)電材料層，其中所述多個通孔中的每一通孔包括底表面，所述底表面包括所述導(dǎo)電材料層的一部分。
20.如權(quán)利要求19所述的工件，其中所述襯底包括半導(dǎo)體晶片。
21.如權(quán)利要求19所述的工件，其進一步包括位于所述多個通孔中的每一通孔內(nèi)的導(dǎo)電材料，位于所述多個通孔中的每一通孔內(nèi)的所述導(dǎo)電材料與覆蓋所述第一主表面的所述導(dǎo)電材料層電接觸。
22.如權(quán)利要求19所述的工件，其進一步包括位于所述襯底的所述多個通孔中的每一通孔內(nèi)的側(cè)壁上的介電材料。
【文檔編號】H01L21/48GK103985641SQ201410222653
【公開日】2014年8月13日 申請日期:2008年5月2日 優(yōu)先權(quán)日:2007年5月4日
【發(fā)明者】里克凱·C·萊克 申請人:美光科技公司