橫向擴(kuò)散的金屬氧化物半導(dǎo)體(ldmos)的制作方法
【專利摘要】橫向擴(kuò)散的金屬氧化物半導(dǎo)體(LDMOS)包括：半導(dǎo)體襯底，在襯底的頂表面中具有STI結(jié)構(gòu)；在STI結(jié)構(gòu)下方的漂移區(qū)域以及在STI結(jié)構(gòu)的相對側(cè)上的源極區(qū)域和漏極區(qū)域。柵極導(dǎo)體在STI結(jié)構(gòu)與源極區(qū)域之間的間隙之上的襯底上并且部分地疊置漂移區(qū)域。保形電介質(zhì)層在頂表面上并且在柵極導(dǎo)體上方形成臺面。保形電介質(zhì)層具有嵌入在其中的保形刻蝕停止層。接觸突起延伸通過電介質(zhì)層和刻蝕停止層，并且連接到源極區(qū)域、漏極區(qū)域和柵極導(dǎo)體。源極電極連接源極接觸突起，柵極電極連接?xùn)艠O接觸突起，漏極電極連接漏極接觸突起。漂移電極在漂移區(qū)域之上。
【專利說明】橫向擴(kuò)散的金屬氧化物半導(dǎo)體（LDMOS)

【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體結(jié)構(gòu)，并且更具體地涉及橫向擴(kuò)散的金屬氧化物半導(dǎo)體 (LDM0S)和形成LDM0S結(jié)構(gòu)的方法。

【背景技術(shù)】
[0002] 通常在高電壓應(yīng)用中使用橫向擴(kuò)散的金屬氧化物半導(dǎo)體（LDM0S)器件。LDM0S場 效應(yīng)晶體管（LDM0SFET)是如下的場效應(yīng)晶體管，其具有在柵極區(qū)域和漏極區(qū)域之間的漂 移區(qū)域，以便避免在漏極結(jié)處（即在體與漏極區(qū)域之間的pn結(jié)處）的高電場。LDM0SFET典 型地運(yùn)用于涉及范圍從約5V到約50V的電壓的高電壓功率應(yīng)用中，該電壓跨漏極區(qū)域和源 極區(qū)域施加?；旧细唠妷旱囊徊糠謺贚DM0SFET中的漂移區(qū)域內(nèi)消耗，從而跨柵極電介 質(zhì)產(chǎn)生的電場不會引起柵極電介質(zhì)的擊穿。


【發(fā)明內(nèi)容】

[0003] 根據(jù)本文的器件和方法，在接觸電介質(zhì)層的諸如化學(xué)機(jī)械拋光（CMP)之類的平坦 化之前，在接觸電介質(zhì)層中嵌入諸如SiN之類的刻蝕停止電介質(zhì)層，使得平坦化在刻蝕停 止層的表面上方發(fā)生。在金屬布線層的形成期間，刻蝕停止在嵌入的刻蝕停止層上，導(dǎo)致驟 然減少的高度變化。
[0004] 根據(jù)本文的一個示例性器件（其它變型從下面的描述中顯而易見），半導(dǎo)體襯底 具有頂表面和特征的配置。特征的部分在半導(dǎo)體襯底的頂表面上方具有高度。第一保形電 介質(zhì)層提供在半導(dǎo)體襯底的頂表面上以及頂表面上方的特征的部分上。保形刻蝕停止層沉 積在第一保形電介質(zhì)層上。第二保形電介質(zhì)層沉積在保形刻蝕停止層上。第二保形電介質(zhì) 層相對于所述頂表面具有在保形刻蝕停止層上方的平坦化表面。在第二保形電介質(zhì)層中并 且在保形刻蝕停止層上形成電極。電極的厚度由電極下方的特征的高度決定。
[0005] 根據(jù)本文的另一示例性器件（其它變型從下面的描述中顯而易見），橫向擴(kuò)散的 金屬氧化物半導(dǎo)體（LDM0S)包括半導(dǎo)體襯底。半導(dǎo)體襯底包括在襯底的頂表面中的淺溝槽 隔離（STI)結(jié)構(gòu)、相對于頂表面在STI結(jié)構(gòu)下方的漂移區(qū)域以及在STI結(jié)構(gòu)的相對側(cè)上的 源極區(qū)域和漏極區(qū)域。源極區(qū)域與STI結(jié)構(gòu)隔開間隙。柵極導(dǎo)體相對于頂表面在STI結(jié)構(gòu) 與源極區(qū)域之間的間隙之上的襯底上。柵極導(dǎo)體部分地疊置漂移區(qū)域。保形電介質(zhì)層在襯 底的頂表面上并且在柵極導(dǎo)體上。電介質(zhì)層對柵極導(dǎo)體保形并且相對于頂表面在柵極導(dǎo)體 上方形成臺面（mesa)。保形電介質(zhì)層具有嵌入在其中的保形刻蝕停止層。保形電介質(zhì)層相 對于所述頂表面在保形刻蝕停止層上方具有平坦化表面。金屬化接觸突起延伸通過電介質(zhì) 層和刻蝕停止層。金屬化接觸突起包括連接到源極區(qū)域的源極接觸突起、連接到柵極導(dǎo)體 的柵極接觸突起以及連接到漏極區(qū)域的漏極接觸突起。電極導(dǎo)體包括接觸源極接觸突起的 源極電極、接觸柵極接觸突起的柵極電極、接觸漏極接觸突起的漏極電極和相對于頂表面 在漂移區(qū)域之上的漂移電極。
[0006] 根據(jù)本文的一個示例性方法（其它變型從下面的描述中顯而易見），提供半導(dǎo)體 材料的襯底。襯底具有頂表面。在襯底上形成特征。特征在襯底的頂表面上方具有高度。 第一保形電介質(zhì)層沉積在襯底的頂表面上以及特征上。第一電介質(zhì)層對頂表面和特征的形 狀保形。保形刻蝕停止層沉積在第一保形電介質(zhì)層上。第二保形電介質(zhì)層沉積在保形刻蝕 停止層上。在第二保形電介質(zhì)層上執(zhí)行材料去除工藝。材料去除工藝相對于頂表面在刻蝕 停止層上方停止。在第二保形電介質(zhì)層中以及刻蝕停止層上形成電極。電極的厚度由電極 下方的襯底上的特征的高度決定。

【專利附圖】

【附圖說明】
[0007] 從下面參照附圖的詳細(xì)描述中將更好地理解本文的器件和方法，附圖并不一定按 照比例繪制并且其中：
[0008]圖1是根據(jù)本文的器件和方法的用于制造橫向擴(kuò)散的金屬氧化物半導(dǎo)體（LDMOS) 器件的半導(dǎo)體結(jié)構(gòu)的截面圖；
[0009]圖2是根據(jù)本文的器件和方法的用于制造另一 LDM0S器件的半導(dǎo)體結(jié)構(gòu)的截面 圖；
[0010]圖3是根據(jù)本文的器件和方法的用于制造另一 LDM0S器件的半導(dǎo)體結(jié)構(gòu)的截面 圖；
[0011]圖3a是根據(jù)本文的器件和方法的在中間處理步驟期間圖3的半導(dǎo)體結(jié)構(gòu)的截面 圖；
[0012]圖4是根據(jù)本文的器件和方法的流程圖；
[0013] 圖5是根據(jù)本文的器件和方法的用于制造另一 LDM0S器件的半導(dǎo)體結(jié)構(gòu)的截面 圖；
[0014]圖6是根據(jù)本文的器件和方法的流程圖；以及 [0015]圖7是根據(jù)本文的器件和方法的硬件系統(tǒng)的示意圖。

【具體實(shí)施方式】
[0016]現(xiàn)在參照附圖，示出有形成在半導(dǎo)體襯底上的橫向擴(kuò)散的金屬氧化物半導(dǎo)體 (LDM0S)器件的結(jié)構(gòu)和方法的示例性圖示。
[0017] 為了本文的目的，"半導(dǎo)體"是可以包括注入雜質(zhì)的材料或結(jié)構(gòu)，基于電子和空穴 載流子濃度，該注入雜質(zhì)允許材料有時是導(dǎo)體并且有時是絕緣體。如本文使用的那樣，"注 入工藝"可以采用任意合適的形式（不管現(xiàn)在已知或未來開發(fā)的）并且可以包括例如離子 注入等。
[0018]圖1圖示了用于制造 LDM0S晶體管的多層器件111的截面圖的示意圖。
[0019]多層器件111包括硅襯底114,硅襯底114具有在硅襯底114的頂表面120中形成 的淺溝槽隔離（STI)結(jié)構(gòu)117。STI結(jié)構(gòu)117由絕緣體制成，其防止相鄰半導(dǎo)體器件部件之 間的電流泄漏，并且可以通過現(xiàn)有技術(shù)中己知的構(gòu)圖和刻蝕來形成。
[0020] 在本文中，當(dāng)對任意材料構(gòu)圖時，可以以任意已知的方式生長或沉積待構(gòu)圖的材 料，并且可以在該材料之上形成構(gòu)圖層（諸如有機(jī)光致抗蝕劑或硬掩膜）。構(gòu)圖層（抗蝕 劑）可以暴露于曝光圖案中提供的一些光福射圖案，并且然后使用化學(xué)劑對抗蝕劑進(jìn)行顯 影。該工藝改變暴露于光的抗蝕劑部分的物理特性。然后可以沖洗掉抗蝕劑的一部分，而留 下抗蝕劑的其它部分保護(hù)待構(gòu)圖的材料。然后執(zhí)行材料去除工藝（例如等離子體刻蝕等） 以去除待構(gòu)圖材料的未保護(hù)部分。隨后去除抗蝕劑以留下根據(jù)曝光圖案構(gòu)圖的下置材料。
[0021] 硬掩膜可以由任意適合材料形成，不管現(xiàn)在已知或未來開發(fā)的，諸如金屬或有機(jī) 或無機(jī)（Si 3N4、SiC、Si02C(金剛石））硬掩膜，其具有比結(jié)構(gòu)剩余部分中使用的襯底和絕緣 體材料更大的硬度。
[0022] 半導(dǎo)體漂移區(qū)域122形成在STI結(jié)構(gòu)117下方的硅襯底114中。硅襯底114也包 括在STI結(jié)構(gòu)117的相對側(cè)上的導(dǎo)電源極區(qū)域125和導(dǎo)電漏極區(qū)域128。導(dǎo)電漏極區(qū)域128 的側(cè)130可以毗鄰STI結(jié)構(gòu)117。導(dǎo)電源極區(qū)域125與STI結(jié)構(gòu)117隔開間隙133。
[0023] 在硅襯底114的頂表面120上形成柵極導(dǎo)體137。在STI結(jié)構(gòu)117與導(dǎo)電源極區(qū) 域125之間的間隙133之上形成柵極導(dǎo)體137。如圖1所示，在STI結(jié)構(gòu)117上方形成柵極 導(dǎo)體137,并且柵極導(dǎo)體137部分地疊置半導(dǎo)體漂移區(qū)域122。附加地，導(dǎo)電源極區(qū)域125 可以橫向地接觸柵極導(dǎo)體137。
[0024] 下部保形電介質(zhì)層141沉積在硅襯底114的頂表面120上以及柵極導(dǎo)體137之 上。根據(jù)本文的器件和方法，下部保形電介質(zhì)層141可以包括電介質(zhì)或絕緣體，諸如低k電 介質(zhì)，諸如SiCOH或SiOF、未摻雜Si0 2玻璃或包含磷的Si02基玻璃（PSG)或者包含硼和磷 的Si02基玻璃（硼硅玻璃，BPSG)。下部保形電介質(zhì)層141對柵極導(dǎo)體137的形狀保形，并 且在柵極導(dǎo)體137上方且與柵極導(dǎo)體137垂直對準(zhǔn)地形成臺面139。為了本文的目的，臺 面是從平面突出并且具有在平面上方的高度處大致平行于平面的至少一個表面的結(jié)構(gòu)。例 如，臺面可以認(rèn)為是定位于平坦表面上的矩形結(jié)構(gòu)（具有至少一個上平坦表面）。
[0025] 為了本文的目的，"絕緣體"是指代允許比"導(dǎo)體"基本更少（<95% )的電流流動 的材料或結(jié)構(gòu)的相對術(shù)語。本文提及的電介質(zhì)（絕緣體）例如可以通過正硅酸乙酯（TE0S) 或硅烷與02或激活的02 (即03或0-)反應(yīng)，由Si02或Si02基材料的等離子體沉積形成。 備選地，本文的電介質(zhì)可以由多種候選的低或高介電常數(shù)（低k或高k)材料中的任意材料 形成，包括但不限于氮化硅、氮氧化硅、SiCOH、碳氧氮化硅、5丨0 2和Si3N4的柵極電介質(zhì)疊層 和類似氧化鉭的金屬氧化物。電介質(zhì)可以摻雜有硼或磷，以形成例如本領(lǐng)域已知的BPSG或 PSG。本文的電介質(zhì)的厚度可以根據(jù)所需的器件性能變化。在一個非限制性示例中，下部保 形電介質(zhì)層141與STI結(jié)構(gòu)117的間隔可以具有600+/-30nm的厚度可變性。
[0026] 沉積下部保形電介質(zhì)層141可以通過本領(lǐng)域已知的任意合適工藝完成，諸如化學(xué) 氣相沉積，其可以用于按照各種形式沉積材料，包括單晶、多晶、非晶和外延。這些材料包括 娃、碳纖維、碳納米纖維、細(xì)絲（filament)、碳納米管、Si02、鍺娃、鶴、碳化桂、氮化娃、氮氧化 硅、氮化鈦和各種高k電介質(zhì)。
[0027] 在下部保形電介質(zhì)層141上方的是保形刻蝕停止層144,隨后是上部保形電介質(zhì) 層142。根據(jù)本文的器件和方法，保形刻蝕停止層144可以包括氮化物層，諸如氮化硅（SiN) 或氮碳化硅（SiCN)?？梢允褂闷渌线m材料。
[0028] 可以使用本領(lǐng)域已知的任意合適工藝，諸如化學(xué)氣相沉積（CVD)，來沉積上部保形 電介質(zhì)層142。上部保形電介質(zhì)層142可以包括與下部保形電介質(zhì)層141相同或類似的材 料，諸如Si02基或低k電介質(zhì)。
[0029] 使用諸如化學(xué)機(jī)械拋光（CMP)或構(gòu)圖的反應(yīng)離子刻蝕（RIE)回刻蝕之類的任意已 知方法，使上部保形電介質(zhì)層142平坦化，留下平坦化線174示出的基本平坦的頂表面。應(yīng) 注意的是，保形刻蝕停止層144并不暴露于平坦化工藝并且在平坦化線174下方。
[0030] 如圖1所示，源極接觸突起151連接到導(dǎo)電源極區(qū)域125 ;柵極接觸突起154連接 至IJ柵極導(dǎo)體137 ;以及漏極接觸突起157連接到導(dǎo)電漏極區(qū)域128。源極接觸突起151、柵極 接觸突起154和漏極接觸突起157中的每一個包括延伸通過下部保形電介質(zhì)層141、保形刻 蝕停止層144和上部保形電介質(zhì)層142的導(dǎo)體，從而為對應(yīng)的源極、柵極和漏極區(qū)域提供連 接性?？梢允褂弥T如大馬士革之類的任意已知方法以及諸如純或摻雜的Ti、Ta、TiN、TaN、 Cu、W或A1之類的任意已知金屬來分別對源極接觸突起151、柵極接觸突起154和漏極接觸 突起157進(jìn)行構(gòu)圖、刻蝕和金屬化。根據(jù)本文的器件和方法，使用本領(lǐng)域已知的大馬士革鎢 工藝形成接觸突起。在接觸突起金屬化之后，形成第一級布線。使用大馬士革工藝形成該 布線，其中沉積、構(gòu)圖和刻蝕電介質(zhì)材料；沉積金屬；并且使用本領(lǐng)域已知的諸如CMP之類 的材料去除工藝去除多余的金屬。
[0031] 本文提及的導(dǎo)體可以由任意導(dǎo)電材料形成，諸如多晶體硅（多晶硅）、非晶硅、非 晶硅和多晶硅的組合以及由于存在合適摻雜劑而呈現(xiàn)導(dǎo)電性的多晶鍺硅。備選地，本文的 導(dǎo)體可以是諸如鎢、鉿、鉭、鑰、鈦、鎳、鋁或銅之類的一種或多種金屬，或者金屬硅化物，這 種金屬的任意合金，并且可以使用物理氣相沉積、化學(xué)氣相沉積或本領(lǐng)域已知的任意其它 技術(shù)來沉積。
[0032] 源極電極161接觸源極接觸突起151。柵極電極164接觸柵極接觸突起154。漏 極電極167接觸漏極接觸突起157。漂移電極169設(shè)置在半導(dǎo)體漂移區(qū)域122之上。源極 電極161、柵極電極164和漏極電極167可以分別接觸源極接觸突起151、柵極接觸突起154 和漏極接觸突起157的頂部和至少一個側(cè)面。根據(jù)本文的器件和方法，漂移電極169的橫 向邊界保持在STI結(jié)構(gòu)117的橫向邊界內(nèi)。
[0033] 如圖1所示并且如上所述，為了形成源極電極161、柵極電極164、漏極電極167和 漂移電極169,如平坦化線174所示已經(jīng)使上部保形電介質(zhì)層142平坦化。可以使用任意合 適的材料去除工藝。在隨后光刻和金屬化之前需要上部保形電介質(zhì)層142的平坦化確保平 坦表面。不這樣做的話，晶片表面形貌將在可用光刻的聚焦深度之外延伸，從而干擾構(gòu)圖能 力；并且在大馬士革或減法金屬化工藝期間由于留在凹陷形貌中的殘余金屬將損害金屬 過孔或?qū)Ь€的形成。典型地，電介質(zhì)化學(xué)機(jī)械拋光（CMP)是實(shí)現(xiàn)在級之間的這種平坦化的 基本處理方法?？梢圆捎闷渌コに?，諸如千法電介質(zhì)"回刻蝕"。
[0034] 如圖1所示，平坦化線174在保形刻蝕停止層144的頂表面上方。根據(jù)本文的器 件和方法，保形刻蝕停止層144嵌入在下部保形電介質(zhì)層141與上部保形電介質(zhì)層142之 間，使得平坦化工藝不接觸保形刻蝕停止層144的表面。在平坦化之后，如果需要，如本領(lǐng) 域已知的那樣，在金屬化之前可以包括附加的電介質(zhì)層177。
[0035] 將溝槽181、184、187、189分別構(gòu)圖進(jìn)入保形電介質(zhì)層142以用于源極電極161、柵 極電極164、漏極電極167和漂移電極169。當(dāng)刻蝕將形成源極電極161、柵極電極164、漏 極電極I67和漂移電極169的溝槽時，RIE必需是選擇性的，使得它在保形刻蝕停止層144 上停止?？梢悦子弥T如濕法刻蝕或反應(yīng)離子刻蝕（RIE)之類的任意RIE工藝。根據(jù)本文的 器件和方法，可以使用高刻蝕速率刻蝕BPSG但對于SiN具有選擇性的全氟化碳-一氧化 碳-氫氟烴RIE工藝。
[0036] LDM0S器件需要電極與漂移區(qū)域之間的精確間隔，以具有可接受的容限。典型地， 當(dāng)金屬導(dǎo)線放置在LDMOS漂移區(qū)域之上時，由于接觸高度變化存在顯著的間隔可變性，這 可以由電介質(zhì)在襯底上的沉積、平坦化處理、電極區(qū)域中的電介質(zhì)厚度以及刻蝕深度變化 決定。附加地，漂移電極到漂移區(qū)域的間隔由于平坦化處理和跨晶片可變性和晶片到晶片 可變性導(dǎo)致高度可變性。根據(jù)本文的器件和方法，利用位于電介質(zhì)層中部的刻蝕停止層，控 制平坦化工藝，使得平坦化工藝不接觸刻蝕停止表面。隨后用以形成電極的刻蝕在嵌入的 刻蝕停止層上停止。漂移電極與硅器件的間隔由沉積的電介質(zhì)厚度而不是CMP后的厚度決 定，從而導(dǎo)致驟然減少的高度可變性，如表1所示。該驟然減少的漂移電極與有源器件之間 的間隔可變性明顯減少在恒定施加的電壓下器件漂移區(qū)域耗盡寬度的可變性。
[0037]

【權(quán)利要求】
1. 一種器件，包括： 半導(dǎo)體襯底，具有頂表面和特征的配置，所述特征的部分在所述半導(dǎo)體襯底的所述頂 表面上方具有高度； 第一保形電介質(zhì)層，在所述半導(dǎo)體襯底的所述頂表面上并且在所述頂表面上方的所述 特征的所述部分上； 保形刻蝕停止層，在所述第一保形電介質(zhì)層上； 第二保形電介質(zhì)層，在所述保形刻蝕停止層上，所述第二保形電介質(zhì)層相對于所述頂 表面在所述保形刻蝕停止層上方具有平坦化表面；以及 電極，在所述第二保形電介質(zhì)層中并且在所述保形刻蝕停止層上，所述電極的厚度由 所述電極下方的所述特征的所述高度決定。
2. 根據(jù)權(quán)利要求1所述的器件，所述第一保形電介質(zhì)層對所述特征的所述部分保形， 所述特征的所述部分在所述頂表面上方具有高度并且包括相對于所述頂表面在所述特征 的所述部分上方的臺面；以及 所述保形刻蝕停止層和所述第二保形電介質(zhì)層具有所述臺面。
3. 根據(jù)權(quán)利要求1所述的器件，所述半導(dǎo)體襯底還包括： 源極區(qū)域； 漏極區(qū)域；以及 柵極導(dǎo)體，在所述半導(dǎo)體襯底的所述頂表面上方具有高度；以及 所述器件還包括： 金屬化接觸突起，延伸通過所述第一保形電介質(zhì)層、所述保形刻蝕停止層和所述第二 保形電介質(zhì)層，所述金屬化接觸突起包括： 源極接觸突起，連接到所述源極區(qū)域， 漏極接觸突起，連接到所述漏極區(qū)域，以及 柵極接觸突起，連接到所述柵極導(dǎo)體。
4. 根據(jù)權(quán)利要求3所述的器件，所述電極包括： 源極電極，在所述保形刻蝕停止層上并且接觸所述源極接觸突起； 柵極電極，在所述保形刻蝕停止層上并且接觸所述柵極接觸突起；以及 漏極電極，在所述保形刻蝕停止層上并且接觸所述漏極接觸突起。
5. 根據(jù)權(quán)利要求1所述的器件，還包括在所述第二保形電介質(zhì)層中的溝槽，所述電極 在所述溝槽中。
6. 根據(jù)權(quán)利要求1所述的器件，還包括多個保形電介質(zhì)層；以及 多個保形刻蝕停止層，嵌入在所述保形電介質(zhì)層中的相繼的保形電介質(zhì)層之間。
7. -種橫向擴(kuò)散金屬氧化物半導(dǎo)體（LDMOS)，包括： 半導(dǎo)體襯底，包括： 淺溝槽隔離（STI)結(jié)構(gòu)，在所述襯底的頂表面中； 漂移區(qū)域，相對于所述頂表面在所述STI結(jié)構(gòu)下方的所述襯底中；以及 源極區(qū)域和漏極區(qū)域，在所述襯底中并且在所述STI結(jié)構(gòu)的相對側(cè)上，所述源極區(qū)域 與所述STI結(jié)構(gòu)由間隙隔開； 柵極導(dǎo)體，相對于所述頂表面在所述STI結(jié)構(gòu)和所述源極區(qū)域之間的所述間隙之上的 所述襯底之上，所述柵極導(dǎo)體與所述漂移區(qū)域部分地重疊， 保形電介質(zhì)層，在所述襯底的所述頂表面上并且在所述柵極導(dǎo)體上； 保形刻蝕停止層，嵌入在所述保形電介質(zhì)層內(nèi)，所述保形電介質(zhì)層相對于所述頂表面 在所述保形刻蝕停止層上方具有平坦化表面；以及 漂移電極，相對于所述頂表面在所述漂移區(qū)域之上的所述保形刻蝕停止層上，所述漂 移電極的橫向邊界在所述STI結(jié)構(gòu)的橫向邊界內(nèi)。
8. 根據(jù)權(quán)利要求7所述的LDMOS，所述保形電介質(zhì)層對所述柵極導(dǎo)體保形并且包括相 對于所述頂表面在所述柵極導(dǎo)體上方的臺面；以及 所述保形刻蝕停止層具有所述臺面。
9. 根據(jù)權(quán)利要求7所述的LDMOS，還包括： 金屬化接觸突起，延伸通過所述保形電介質(zhì)層和所述保形刻蝕停止層，所述金屬化接 觸突起包括： 源極接觸突起，連接到所述源極區(qū)域， 柵極接觸突起，連接到所述柵極導(dǎo)體，以及 漏極接觸突起，連接到所述漏極區(qū)域；以及 電極導(dǎo)體，包括： 源極電極，在所述保形刻蝕停止層上并且接觸所述源極接觸突起， 柵極電極，在所述保形刻蝕停止層上并且接觸所述柵極接觸突起，以及 漏極電極，在所述保形刻蝕停止層上并且接觸所述漏極接觸突起。
10. 根據(jù)權(quán)利要求9所述的LDMOS，還包括在所述保形電介質(zhì)層中的溝槽，所述電極導(dǎo) 體在所述溝槽中。
11. 根據(jù)權(quán)利要求7所述的LDMOS，還包括： 柵極工件，相對于所述頂表面在所述STI結(jié)構(gòu)之上的所述襯底之上， 所述保形電介質(zhì)層對所述柵極導(dǎo)體和所述柵極工件保形，并且包括相對于所述頂表面 在所述柵極導(dǎo)體和所述柵極工件上方的臺面。
12. 根據(jù)權(quán)利要求7所述的LDMOS，還包括多個保形刻蝕停止層，嵌入在所述保形電介 質(zhì)層中。
13. -種方法，包括： 提供半導(dǎo)體材料的襯底，所述襯底具有頂表面； 在所述襯底上形成特征，所述特征在所述襯底的所述頂表面上方具有高度； 在所述襯底的所述頂表面上并且在所述頂表面上方的所述特征上沉積第一保形電介 質(zhì)層； 在所述第一保形電介質(zhì)層上沉積保形刻蝕停止層； 在所述保形刻蝕停止層上沉積第二保形電介質(zhì)層； 在所述第二保形電介質(zhì)層上執(zhí)行材料去除工藝，所述材料去除工藝相對于所述頂表面 在所述刻蝕停止層上方停止；以及 在所述第二保形電介質(zhì)層中并且在所述保形刻蝕停止層上形成電極，所述電極的厚度 由所述電極下方的所述襯底上的所述特征的所述高度決定。
14. 根據(jù)權(quán)利要求13所述的方法，所述在所述襯底的所述頂表面上以及所述特征上沉 積第一保形電介質(zhì)層還包括相對于所述頂表面在所述特征上方的所述第一保形電介質(zhì)層 中形成臺面；以及 所述保形刻蝕停止層和所述第二保形電介質(zhì)層具有所述臺面。
15. 根據(jù)權(quán)利要求13所述的方法，還包括： 在所述襯底中形成半傳導(dǎo)漂移區(qū)域； 在所述襯底的所述頂表面中形成淺溝槽隔離（STI)結(jié)構(gòu)，所述STI結(jié)構(gòu)相對于所述頂 表面形成在所述漂移區(qū)域之上； 在所述STI結(jié)構(gòu)的相對側(cè)上的所述襯底中形成源極區(qū)域和漏極區(qū)域，所述源極區(qū)域與 所述STI結(jié)構(gòu)由間隙隔開；以及 相對于所述頂表面在所述STI結(jié)構(gòu)和所述源極區(qū)域之間的所述間隙之上的所述襯底 上形成柵極導(dǎo)體，所述柵極導(dǎo)體與所述漂移區(qū)域部分地重疊。
16. 根據(jù)權(quán)利要求15所述的方法，還包括： 使金屬化接觸突起延伸通過所述第一保形電介質(zhì)層、所述保形刻蝕停止層和所述第二 保形電介質(zhì)層，所述金屬化接觸突起包括： 源極接觸突起，連接到所述源極區(qū)域， 柵極接觸突起，連接到所述柵極導(dǎo)體，以及 漏極接觸突起，連接到所述漏極區(qū)域；以及 對所述刻蝕停止層上的電極導(dǎo)體進(jìn)行構(gòu)圖以形成： 源極電極，接觸所述源極接觸突起， 柵極電極，接觸所述柵極接觸突起， 漏極電極，接觸所述漏極接觸突起，以及 漂移電極，相對于所述頂表面在所述漂移區(qū)域之上，所述源極電極、所述柵極電極、所 述漏極電極和所述漂移電極中的每一個的厚度分別由所述源極電極、所述柵極電極、所述 漏極電極和所述漂移電極下方的結(jié)構(gòu)的高度決定。
17. 根據(jù)權(quán)利要求16所述的方法，所述對電極導(dǎo)體進(jìn)行構(gòu)圖包括以下之一： 使用選擇性反應(yīng)離子刻蝕（RIE)在所述第二保形電介質(zhì)層中構(gòu)圖溝槽，所述選擇性 RIE在所述刻蝕停止層上停止，以及 使用非選擇性反應(yīng)離子刻蝕在所述第二保形電介質(zhì)層中構(gòu)圖溝槽；以及 在所述溝槽中形成電極導(dǎo)體。
18. 根據(jù)權(quán)利要求17所述的方法，所述在所述溝槽中形成電極導(dǎo)體包括使用大馬士革 金屬化工藝。
19. 根據(jù)權(quán)利要求15所述的方法，還包括： 相對于所述頂表面在所述STI結(jié)構(gòu)之上的所述襯底上形成柵極工件， 所述第一保形電介質(zhì)層對所述柵極導(dǎo)體和所述柵極工件保形，并且相對于所述頂表面 在所述柵極導(dǎo)體和所述柵極工件上方形成臺面。
20. 根據(jù)權(quán)利要求13所述的方法，還包括： 在執(zhí)行所述材料去除工藝之前，在所述第二保形電介質(zhì)層上沉積附加的保形刻蝕停止 層；以及 在所述附加的保形刻蝕停止層上沉積附加的保形電介質(zhì)層。
【文檔編號】H01L29/06GK104241368SQ201410273083
【公開日】2014年12月24日 申請日期:2014年6月18日 優(yōu)先權(quán)日:2013年6月18日
【發(fā)明者】S·夏爾馬, 石云, A·K·斯坦珀 申請人:國際商業(yè)機(jī)器公司