半導體封裝件的制作方法
【專利摘要】提供了一種半導體封裝件。半導體封裝件包括：作為單片型管芯的第一管芯，在第一管芯中形成有驅動電路和低側輸出功率器件；設置在第一管芯之上的第二管芯，第二管芯包括高側輸出功率器件；以及設置在第一管芯與第二管芯之間的第一連接單元。
【專利說明】半導體封裝件
相關領域的交叉引用
[0001]本申請要求于2013年6月28日提交至韓國知識產權局的韓國專利申請第10-2013-0075983號的權益，其全部公開內容通過弓I用并入本文用于所有的目的。

【技術領域】
[0002]以下描述涉及半導體封裝件，并且涉及例如包括第一半導體管芯和第二半導體管芯的半導體封裝件，其中該第一半導體管芯為包括有驅動電路(driver circuit)和低側(LS)輸出功率器件的單片型管芯，該第二半導體管芯具有高側(HS)輸出功率器件。

【背景技術】
[0003]近年來，在電子產品市場中對便攜式產品的需求已快速增長。為了滿足使電子產品易攜帶的需求，安裝在便攜式系統(tǒng)上的部件也不可避免地以最小化的尺寸、重量和厚度進行制造。
[0004]為了制造在尺寸、重量和厚度上最小的部件，使用減小單個安裝部件尺寸的各種技術。這些技術包括用于將多個單獨器件制作到一個芯片中的系統(tǒng)級芯片(SOC)技術、用于將多個單獨器件集成到一個封裝件中的系統(tǒng)級封裝(SIP)技術以及其他類似技術。
[0005]近些年來，隨著由移動通信終端執(zhí)行的功能的通用性和移動通信終端的小型化的趨勢，已經將嵌入在終端中的各種部件或嵌入在相關手持設備中的模塊在尺寸上最小化。移動通信終端包括例如便攜式電話、個人數(shù)字助理(PDA)、智能電話以及用于媒體的各種終端如MP3播放器。小型化技術也應用于其他計算產品，例如平板計算機和被稱作超級本的新一代小型便攜式計算機。為了模塊的小型化，已經嘗試研究在一個封裝件中實現(xiàn)無源器件、有源器件和集成電路(IC)芯片的部件。
[0006]因此，模塊產品的數(shù)量在增加，并且已經開發(fā)并推出了各種封裝件以支持小型化模塊的增長需求。例如，公司已經開發(fā)了在提高半導體器件的輸出功率密度的同時減小制造成本的各種封裝技術。
[0007]由于這種努力，已經開發(fā)了用于三維地耦接半導體管芯的3D堆疊技術，并且已經開發(fā)了與相關技術相比集成化的半導體封裝件。然而，由于驅動電路、低側輸出功率器件和高側功率器件被構造在彼此分隔的半導體管芯中，所以對半導體封裝件的集成存在限制(參見韓國公開專利第10-2011-0074570號和美國公開專利第2013-0043940號)。


【發(fā)明內容】

[0008]在一個一般性方面中，提供了一種半導體封裝件，包括:包括低側橫向雙重擴散金屬氧化物半導體(LDMOS)的第一管芯；設置在第一管芯之上的第二管芯；形成在第二管芯中的作為倒裝芯片的高側LDMOS ;以及設置在第一管芯與第二管芯之間的連接單元，其中第二管芯包括在其底部上的電極，而在第二管芯的頂表面上沒有設置電極。
[0009]連接單元可以包括銅夾。
[0010]低側LDMOS可以包括底部源極LDMOS。
[0011]底部源極LDMOS的源極區(qū)可以連接到設置在第一管芯的底表面上的電源電極，并且源極電流可以接地。
[0012]半導體封裝件的一般性方面還可以包括形成在電源電極上的高濃度摻雜區(qū)。
[0013]高濃度摻雜區(qū)與底部源極LDMOS的源極區(qū)可以通過使用溝槽進行連接。
[0014]第一管芯還可以包括驅動電路或控制電路。
[0015]驅動電路或控制電路可以形成在包括底部源極LDMOS的單片型管芯中。
[0016]高側LDMOS可以包括VDMOS。
[0017]高側LDMOS可以包括底部漏極LDMOS。
[0018]半導體封裝件的一般性方面還可以包括電連接到連接單元并且包括外框和多個連接桿的引線框。
[0019]半導體封裝件的一般性方面還可以包括構造為將半導體封裝件內部生成的熱耗散到外部的散熱器。
[0020]在另一個一般性方面，提供了一種半導體封裝件，包括:作為單片型管芯的第一管芯，在該第一管芯中形成有驅動電路和低側輸出功率器件；設置在第一管芯之上的第二管芯，該第二管芯包括高側輸出功率器件；設置在第一管芯與第二管芯之間的第一連接單元；以及設置在第二管芯上的第二連接單元。
[0021]低側輸出功率器件可以包括底部源極橫向雙重擴散金屬氧化物半導體(LDMOS)。
[0022]第一管芯可以包括設置在其底表面上的電源電極。
[0023]電源電極可以電連接到電源地線。
[0024]第一連接單元和第二連接單元可以包括銅夾。
[0025]高側輸出功率器件可以包括非倒裝的底部源極LDM0S。
[0026]高側輸出功率器件可以包括VDM0S。
[0027]高側輸出功率器件可以包括底部漏極LDM0S。
[0028]第二管芯可以包括形成在其頂表面和底表面兩者上的電極。
[0029]高側輸出功率器件可以包括作為倒裝芯片的底部源極LDM0S。
[0030]底部源極LDMOS的源極區(qū)可以連接到設置在第一管芯的底表面上的電源電極，并且源極電流可以接地。
[0031]半導體封裝件的一般性方面還可以包括在電源電極上的高濃度摻雜區(qū)，并且高濃度摻雜區(qū)和底部源極LDMOS的源極區(qū)可以使用溝槽進行連接。
[0032]形成在第二管芯的底表面上的電極可以為構造成通過設置在第一管芯與第二管芯之間的弓I線框而接地的電源電極。
[0033]在另一個一般性方面中，提供了一種包括如上所述的半導體封裝件的移動通信終端。
[0034]其他特征和方面可以通過以下【具體實施方式】、附圖和權利要求而明顯。

【專利附圖】

【附圖說明】
[0035]圖1為半導體封裝件的實施例的頂視圖。
[0036]圖2為半導體封裝件的實施例的截面圖。
[0037]圖3為半導體封裝件的另一實施例的頂視圖。
[0038]圖4為圖3的半導體封裝件的沿線A-A’所截取的截面圖。
[0039]圖5為圖3的半導體封裝件的沿線B-B’所截取的截面圖。
[0040]圖6為根據(jù)圖3的半導體封裝件的修改例的半導體封裝件的另一實施例的頂視圖。
[0041]圖7為示出半導體封裝件的另一實施例的頂視圖。
[0042]圖8為示出半導體封裝件的另一實施例的側視圖。
[0043]圖9為示出半導體封裝件的另一實施例的頂視圖。
[0044]圖10為示出圖9的半導體封裝件的沿線A-A’所截取的截面圖。
[0045]圖11為示出圖9的半導體封裝件的沿線B-B’所截取的截面圖。
[0046]在整個附圖和【具體實施方式】中，除非另有描述，否則將認為相同的附圖標記指代相同的元件、特征和結構。為了清楚、說明和方便的目的，可能將這些元件的相對尺寸和描繪放大。

【具體實施方式】
[0047]提供以下【具體實施方式】來幫助讀者獲得對本文中描述的方法、設備和/或系統(tǒng)的全面理解。因此，將啟發(fā)本領域的普通技術人員在本文中描述的系統(tǒng)、設備和/或方法的各種改變、修改和等同物。同時，為了增加清晰度和簡明性，可以省略對公知的功能和構造的描述。
[0048]將理解的是，盡管在本文中可以關于器件和方法的各種元件、特征和步驟使用術語第一、第二、A、B等，但是不應將這些元件、特征和步驟解釋為受限于這些術語。例如，在不脫離本公開內容的范圍的情況下，第一元件可以被稱為第二元件，第二元件可以被稱為第一元件。在本文中，術語“和/或”包括一個或更多個指示物中的任意和所有組合。
[0049]在本文中使用的術語是為了描述用于說明目的的實施例，而非意在限制本公開內容。如本文中所使用的，除非上下文明確地另有說明，否則單數(shù)形式旨在也包括復數(shù)形式。還將理解的是，術語“包括”和/或“包含”用在本說明中時詳細說明所陳述的特征、整體、步驟、操作、元件和/或構件的存在，但不排除一個或更多個其他特征、整體、步驟、操作、元件、構件和/或其組的存在或添加。
[0050]在下文中，將參照附圖描述各個實施例。
[0051]圖1示出根據(jù)本公開內容的半導體封裝件的實施例的頂視圖，并且圖2為圖1所示的半導體封裝件的實施例的側視圖。
[0052]參照圖1和圖2，半導體封裝件包括包含驅動電路和低側輸出功率器件的單片型第一管芯10。在第一管芯10的底表面上形成有背墊金屬11。半導體封裝件還包括:形成在第一管芯10上并且其中包括有高側輸出功率器件的第二管芯20 ;設置在第一管芯10之下并且電連接到第一管芯10的背墊金屬11的第一引線框30 ;設置在第一管芯10的外周部中并且設置在與第一引線框30相同平面上的第二引線框41、43和45 ;以及構造為將第一管芯10的頂表面12電連接到第二引線框41、43和45的一個或更多個部分的接合線51。
[0053]低側輸出功率器件和高側輸出功率器件可以包括延伸漏極雙重擴散MOSFET (EDMOS)、橫向雙重擴散MOSFET (LDMOS)、功率MOSFET、絕緣柵雙極晶體管(IGBT)、快速恢復二極管(FRD)、雙重擴散MOSFET(DMOS)、溝槽柵極MOS場效應晶體管(FET)、分離柵極MOSFET、同步整流MOSFET (SRM0SFET)、垂直DMOS (VDMOS)等。在本文中描述的各種實施例與這些器件中的LDMOS器件相關。這是因為LDMOS器件可以通過要在以下描述的雙極/互補金屬氧化物半導體(CMOS)/DMOS(BCD)工藝而容易地制造。低側輸出功率器件使用LDMOS器件中的底部源極LDM0S。也就是說，在底部源極LDMOS中，將形成在襯底的表面中的源極區(qū)連接到低電阻(例如金屬)互連層、金屬電極或電源電極、或者背墊金屬；因而，源極電流朝襯底的后側流出。因此，將低側器件的源極區(qū)電源接地。
[0054]將構造為控制半導體器件的驅動的驅動電路(或者控制和驅動電路)以及電連接到切換電壓(Vsw)和接地電壓以被驅動的低側輸出功率器件包括在作為單片型管芯的第一管芯10中。第一管芯10可以通過各種半導體工藝(例如雙極型互補金屬氧化物半導體(BiCMOS)、B⑶等)來制造。作為實施例，以下將描述用于制造半導體管芯10的方法。
[0055]首先，第一管芯10可以包括P+高摻雜襯底和形成在襯底上的P型外延層。接下來，可以使用低成本的簡化BCD工藝形成驅動電路或控制電路?？梢栽谝r底的底表面上形成如上所述的背墊金屬、金屬電極或電源電極。如果一個應用使用N型襯底，則可以使用N+高摻雜襯底代替。
[0056]可以將低側輸出功率器件的源極區(qū)構造為電連接到第一管芯10的襯底。形成穿透源極區(qū)并到達高濃度N型或P型區(qū)的溝槽?？梢栽诖┩笢喜壑谐练e導電金屬或經摻雜的多晶硅。除溝槽之外，使用合適摻雜劑物質的離子注入在高濃度N型或P型區(qū)與源極區(qū)之間形成高濃度區(qū)，以連接高濃度N型或P型區(qū)與源極區(qū)。
[0057]在一個實施例中，可以將低側輸出功率器件和襯底制造為通過一種或更多種方法彼此電連接，所述一種或更多種方法選自:由填充有導體(例如，經摻雜的多晶硅)的下沉區(qū)或溝槽、填充有金屬(娃化物、鶴或者其組合)的溝槽、或者上述下沉區(qū)和上述溝槽的組合形成的摻雜區(qū)，和硅通孔(TSV)等。
[0058]可以將低側輸出功率器件和襯底構造為使得低側輸出功率器件和襯底可以通過在低側輸出功率器件的有源區(qū)內形成的溝槽或下沉區(qū)進行電連接。
[0059]可以將低側輸出功率器件和襯底構造為使得低側輸出功率器件和襯底可以通過在低側輸出功率器件的外周中形成的溝槽或下沉區(qū)進行電連接。
[0060]可以將低側輸出功率器件和襯底構造為使得低側輸出功率器件和襯底可以通過經由金屬連接到低側功率器件的溝槽或下沉區(qū)進行電連接。
[0061]參照圖2，在第一管芯10的底表面上形成有背墊金屬11。在此實施例中，背墊金屬11用作源極區(qū)的電源地線的電極。背墊金屬11可以通過使用各種半導體制造工藝形成。在一個實施例中，形成在第一管芯10的底表面上的背側背墊金屬11可以包括標準金屬(例如在垂直功率MOSFET中常用的Ti/Ni/Ag、或者Ti/Ni/Au)，或者導電材料，例如CrAu、者 Ti/TiN/Al、或 Ti/Ni/Cu。
[0062]參照圖2，半導體管芯10包括背墊金屬11并且由薄化晶片形成。因而，可以使襯底電阻最小化。
[0063]在一個實施例中，低側輸出功率器件可以包括底部源極型橫向雙重擴散金屬氧化物半導體(LDM0S或BS-LDM0S)器件。例如，針對應用，低側輸出功率器件可以包括具有低比電阻(Rsp,定義為Rdson*面積)和低導通電阻(Rdson)以及適當擊穿電壓(BVdss)的LDMOS器件，以減小開關功率器件面積和管芯成本。
[0064]設置在第一管芯10的底表面上的背墊金屬11電連接到LDMOS器件的源極區(qū)和電源電極。背墊金屬11可以用作半導體襯底的電源電極。因而，根據(jù)這樣的實施例的半導體封裝件可以增加低側輸出功率器件的效率，并且減小在低側輸出功率器件中生成的寄生電容和電感。
[0065]第二管芯20包括電連接到輸入電壓(Vin)和切換電壓以進行驅動、調制或轉換的高側輸出功率器件。第二管芯20可以通過各種半導體工藝制造。這樣的半導體工藝的實例包括例如與可以用于制造第一管芯10的工藝相類似的BiCM0S、B⑶等。先前已經就第一管芯10的制造對這樣的半導體工藝做出詳細說明。因而，將省略重復描述。
[0066]在一個實施例中，第二管芯20的高側輸出功率器件可以包括LDMOS器件。例如，針對應用，高側輸出功率器件也可以包括具有低比電阻(Rsp)和低導通電阻(Rdson)以及適當?shù)膿舸╇妷?BVdss)的LDMOS器件，以使管芯尺寸和成本最小化。
[0067]參照圖2，第二管芯20以倒裝芯片的形式安裝在管芯10的頂部上。第二管芯20的底表面23在倒裝時設置在第一管芯10的頂部上。在此實施例中，第二管芯20可以通過可以另外施加在第二管芯20的底表面上的導體70和釬料90而電連接至第一管芯10的頂表面12。電連接構造可以通過各種半導體工藝來制造，包括銅柱、釬料凸起、電鍍釬料等。
[0068]通過電連接構造，第二管芯20可以接收驅動高側輸出功率器件所需的柵極電壓(Vgate)、漏極電壓和源極電壓。在第二管芯20中還可以包括其他可選的連接，例如與溫度和/或電流傳感器的連接、襯底連接(第二管芯20的背側)等。
[0069]參照圖2，第一引線框30設置在非倒裝的第一管芯10之下。第一引線框30可以設置在第一管芯10的底表面上以電連接到第一管芯10的背墊金屬11。也就是說，背墊金屬11可以在第一管芯10的底表面上，并且第一引線框30可以形成在背墊金屬11上。在此實施例中，第一引線框30可以包含選自Cu、Cu合金、鎳-鈀(N1-Pd)、鎳-鈀-金(N1-Pd-Au)、鍍有釬料的Cu及其組合的導電材料。第一引線框30的厚度可以在2密耳(I密耳=0.001英寸)至10密耳的范圍內。
[0070]在一個實施例中，第一引線框30電連接到電源地線。由于第一引線框30電連接到電源地線，所以形成在第一管芯10的底表面上的背墊金屬11電連接到電源地線。因此，半導體封裝件的底側接地。通過上述構造，半導體封裝件的該實施例在較低的接地電感和提高的散熱方面是有利的。
[0071]第二引線框的不同部分設置在第一管芯10的外周部中并且設置在與第一引線框30相同的平面上。參照圖1和圖2，第二引線框的各部分設置在與第一引線框30相同的平面上，并且設置在第一管芯10的前側或后側以及第一管芯10或第一引線框30的左邊或右邊(或者側面)。
[0072]參照圖1，第二引線框可以包括:第二引線框的電連接到輸入電壓的第一部分41 ；第二引線框的電連接到切換電壓的第二部分43，該切換電壓也被稱為轉換器模塊的輸出或相位節(jié)點；以及第二引線框的構造為提供一個或多個驅動控制信號的第三部分45。在此實施例中，第二引線框的第三部分45可以相對于第一管芯10設置在一個方向上,并且第二引線框的第一部分41可以設置在另一方向上。例如，在圖1中，第二引線框的第三部分45設置在與圖1的上側相對應的方向上，并且基于第二引線框的第三部分45，第二引線框的第一部分41設置在第一管芯10的左邊或者圖1的左側?；诘诙€框的第三部分45，第二引線框的第二部分43可以設置在第一管芯10的右邊或者圖1的右側。然而，第二引線框的布置不限于此，第二引線框的第一部分41和第二引線框的第二部分43可以相對于第二引線框的第三部分45設置在第一管芯10的右邊或左邊，或者第二引線框的第一部分41和第二引線框的第三部分45可以被設置為彼此面對。此外，第三部分45可以相對于第一管芯10設置在兩個方向上。例如，第二引線框的第三部分45可以設置在第一管芯10的左邊和右邊或者設置在第一管芯10的上側和左側。
[0073]接合線51將第一管芯10的頂表面12與第二引線框41、43和45電連接。例如，如圖1所示，接合線51可以通過形成在第一管芯10的頂表面12上的接合焊盤60而將第一管芯10的頂表面12與第二引線框41、43和45電連接。在此實施例中，構造為將第二引線框的第一部分41和第二引線框的第二部分43連接到第一管芯10的接合線51可以包括具有0.8密耳至2密耳厚的厚度或者約2密耳的直徑范圍的接合線51，并且構造為將第二引線框的第三部分45連接到第一管芯10的接合線51可以包括具有0.8密耳至2密耳的厚度或約I密耳的直徑的接合線51。通過上述構造，可以向包括在第一管芯10中的電路提供輸入電壓和切換電壓以及特定的驅動控制信號。
[0074]接合線51可以包括選自Cu、Au、鋁(Al)及其組合的導電材料。除上述材料之外，接合線51可以用各種導電材料形成。
[0075]為了將輸入電壓和切換電壓從第二引線框的第一部分41和第二部分43輸送到第一管芯10的特定區(qū)域和第二管芯20的底表面，可以在第一管芯10的頂表面12和第二管芯20的底表面23上形成導體70。
[0076]在一個實施例中，例如“第一”和“第二”的技術術語用于區(qū)分整個技術的構造以便于對其進行描述，但這些術語不表示不同的技術構造。例如，可分別指定第一引線框、弓丨線框和第二引線框來便于說明技術。然而，第一引線框和第二引線框在結構上可能沒有差異。另外，輸入引線框、切換引線框和引線框控制和整個引線框可以通過區(qū)域而區(qū)別，但是這不表示不同的技術構造。
[0077]在一個實施例中，半導體封裝件還可以包括構造為對第一管芯10，第二管芯20，第一引線框30，第二引線框41、43和45，以及接合線51進行封裝的封裝劑80。在此實施例中，封裝劑80可以對第一引線框30和第二引線框41、43和45進行封裝，但不包括第一引線框30和第二引線框的底表面。封裝提供抗外部沖擊的堅固半導體封裝件。封裝劑80可以包括本領域技術人員所公知的模制化合物。
[0078]在一個實施例中，半導體封裝件還可以包括構造為將從半導體封裝件中的器件生成的熱耗散到外部的散熱器。半導體封裝件可以通過散熱器來控制半導體封裝件中的器件的溫度以提高耐久性。散熱器可以為與通過封裝劑封裝的第二管芯20的頂表面22接觸的銅塊或銅板，以便于將熱傳導至封裝件外側。
[0079]包括接合線51的半導體封裝件可以應用于用低電流驅動的半導體電電路。例如，半導體封裝件可以應用于用5安培至6安培或更小的電流驅動的電路，主要原因是使用接合線51連接輸入電源電極和輸出電源電極的事實。
[0080]此外，由于不在第二管芯20的頂表面22上形成單獨的電極，所以可以較容易地制造根據(jù)實施例的半導體封裝件?？梢圆恍枰娺B接到第二管芯20的頂表面22的單獨構造。此外，第二管芯20無需關于頂表面22的任何特定金屬化工藝。
[0081]根據(jù)實施例，不需要或不包括銅夾。因而，可以以較低成本提供薄的半導體封裝件。
[0082]圖3至圖5為根據(jù)本公開內容的半導體封裝件的另一實施例的頂視圖和側視圖。
[0083]參照圖3至圖5，半導體封裝件包括:具有底部源極低側LDMOS的第一管芯10 ;具有以倒裝芯片的方式安裝的高側LDMOS的第二管芯20，該第二管芯20具有在其上形成有電極的底表面23以及其上沒有形成電極的頂表面22，該第二管芯20設置在第一管芯上；以及電連接到第一管芯10和第二管芯20的銅夾52。引線框30、41、42、43和45的各部分電連接到銅夾52。由外框和多個連接桿構造的引線框30、41、42、43和45的部分可以電連接到第一管芯10或第二管芯20的一部分，并且分別提供接地電壓、輸入電壓、柵極電壓和切換電壓(或輸出)。在下文中，引線框的電連接到接地電壓的部分被稱為接地引線框30。引線框的電連接到輸入電壓的部分被稱為輸入引線框41。引線框的電連接到切換電壓的部分被稱為切換引線框43。此外，引線框的提供控制信號或驅動信號的部分被稱為控制引線框45。
[0084]在描述中，表述“連接桿”用于指銅夾的向下彎曲并接觸引線框的部分。此外，“連接桿”指用于在引線框中使銅夾保持在一起的金屬件。
[0085]關于第一管芯10和第二管芯20,將省略與上述實施例重復的描述。
[0086]參照圖4至圖5，包括在第一管芯10中的低側LDMOS連接到形成在第一管芯10的底表面13上的背墊金屬11，以使得源極電流能夠流動。例如，將低側LDMOS的源極與第一管芯10的背墊金屬11電連接，以使得低側LDMOS的源極電流能夠通過半導體封裝件的底側流出。
[0087]包括低側LDMOS的第一管芯10還可以包括連接到低側LDMOS的源極的電極。與此類似，包括高側LDMOS的第二管芯20可以包括連接到柵電極的用于柵電極的導體75、連接到漏電極的用于漏電極的導體76、以及連接到源電極的用于源電極的導體77。
[0088]在根據(jù)一個實施例的半導體封裝件中，第一管芯10還可以包括驅動電路或控制電路。用于第二管芯的柵電極的導體75可以電連接到第一管芯10的驅動電路或控制電路。
[0089]圖4示出半導體封裝件的實施例的沿圖3的線A-A’所截取的截面圖。參照圖4，銅夾52被分為兩部分。一部分為銅夾52的第三部分52-3，其連接到輸入引線框41。第二部分52-2負責切換電壓并且連接到切換引線框43。參照圖5，其他部分為第一部分52-1，其電連接到柵極引線框42。
[0090]圖5示出圖3的半導體封裝件的沿圖3中所畫的線B-B’所截取的截面圖。如圖5所示，銅夾52可以包括:電連接到高側輸出功率器件的柵電極的第一部分52-1 ;電連接到低側輸出功率器件的漏電極和高側輸出功率器件的源電極并且電連接到切換引線框43的第二部分52-2 ;以及電連接到高側輸出功率器件的漏電極和底部管芯10上的輸入電壓連接件71的第三部分52-3?？梢栽诘谝还苄?0與第二管芯20之間的中間區(qū)域中形成第二銅夾52。第二銅夾52可以構造為連接到第一管芯10和第二管芯20中的相應電極，使得第二管芯20可以提供用于驅動高側輸出功率器件的柵極電壓、漏極電壓和源極電壓。第二管芯20可以通過另外的引線框連接到溫度和/或電流傳感器連接等。
[0091]在此實施例中，第一管芯10的電極71和72可以通過釬料90電連接到銅夾52。此外，第二管芯20的電極75、76和77可以通過釬料90電連接到銅夾52。
[0092]在一個實施例中，半導體封裝件還可以包括散熱器(未示出)。散熱器可以設置在第二管芯20的頂表面上，并且構造為將從半導體封裝件中的器件生成的熱耗散到外部。半導體封裝件可以通過散熱器控制半導體封裝件中的器件的溫度以提高耐受性。
[0093]包括銅夾的半導體封裝件可以具有例如用6安培或更大的高電流驅動的特性。此夕卜，由于半導體封裝件可以僅使用一種芯片接合工藝來制造，所以可以簡化制造工藝以降低制造成本和時間。由于當在半導體封裝件中制造第二管芯20時排除了單獨的電極形成工藝，所以可以容易地制造半導體封裝件。
[0094]圖6示出在高側LDMOS器件中用于柵極連接的銅夾和用于輸入電壓的銅夾的位置均改變的實施例。
[0095]圖7和圖8示出根據(jù)另一實施例的半導體封裝件的頂視圖和截面圖。
[0096]參照圖7和圖8，根據(jù)另一實施例的半導體封裝件包括第一管芯10、第二管芯20、第一銅夾52和第二銅夾53。第一管芯10為包括驅動電路和底部源極低側輸出功率器件的單片型管芯。第二管芯20堆疊在第一管芯10的頂表面12上并且具有高側輸出功率器件。第一銅夾52設置在第一管芯與第二管芯之間。第二銅夾53連接到第二管芯20的頂表面22。在此實施例中，第二管芯20非倒裝地形成。
[0097]關于第一管芯10和第二管芯20,將省略與上述實施例重復的描述。
[0098]參照圖8，第一管芯10和第二管芯20可以包括底部源極型LDMOS (或BS-LDM0S)器件。形成在第一管芯10中的低側BS-LDOS和形成在第二管芯20中的高側BS-LDMOS的全部均為非倒裝。作為實施例，非倒裝的N型溝道LDMOS可以應用于第二管芯20。包括在第二管芯20中的高側LDMOS包括柵極(G)區(qū)、漏極⑶區(qū)和源極⑶區(qū)。連接到LDMOS器件的柵極區(qū)和漏極區(qū)的導體75和76在第二管芯20的頂表面中露出。位于第二管芯20的底部上的導體21、23和77可以用作電源電極并且通過位于導體21、23和77的底側上的引線框而接地。因而，半導體封裝件的該實施例可以增加高側輸出功率器件的效率并且減小在高側輸出功率器件中生成的寄生電容和電感。
[0099]另外，第二管芯20可以包括用于柵電極的導體75、用于漏電極的導體76和用于源電極的導體77。第一管芯10可以包括連接到低側輸出功率器件的漏極區(qū)的電極72。
[0100]參照圖8，銅夾包括第一銅夾52和第二銅夾53。第一銅夾52設置在高側LDMOS器件與低側LDMOS器件之間以將連接至低側LDMOS器件的漏極區(qū)的電極電連接到用于高側LDMOS器件的源電極的導體，并且被構造為使得輸出電流通過第一銅夾52流到切換引線框43。這是可能的，因為第一銅夾52電連接到切換引線框。
[0101]第二銅夾53可以包括:設置在高側LDMOS的頂部上并且經由釬料90電連接到用于柵電極的導體75的第一部分53-1 ;以及經由釬料90電連接到用于漏電極的導體76的第二部分53-2。
[0102]通過這些技術構造，可以分別向第一管芯10中的低側輸出功率器件和第二管芯20中的高側輸出功率器件提供用于其操作的必需電壓。
[0103]參照圖8，半導體封裝件還可以包括構造為對第一管芯10，第二管芯20，引線框30、41、42、43和45，第一銅夾52以及第二銅夾53進行封裝的封裝劑80。在此實施例中，封裝劑80可以對引線框30、41、42、43和45進行封裝，然而不包括引線框30、41、42、43和45的底表面在內。因而，封裝得到抗外部沖擊的堅固半導體封裝件。
[0104]參照圖8，第一管芯10上的電極72與第一銅夾52、第一銅夾52與第二管芯20的背墊金屬21、電極75與第一銅夾53-1、以及電極76與第二銅夾53_2均通過釬料90而彼此電連接。然而，釬料90的使用是可選的，并且可以使用其他方法來形成電連接。
[0105]在一個實施例中，半導體封裝件還可以包括安裝在第二銅夾上并且被構造為將從半導體封裝件中的器件生成的熱耗散到外部的散熱器(未示出)。半導體封裝件可以通過散熱器來控制半導體封裝件中的器件的溫度以提高耐受性。
[0106]與上述實施例不同，低側輸出功率器件可以包括底部源極型LDMOS (或BS-LDM0S)器件，而高側輸出功率器件可以包括垂直P型溝道VDMOS器件。例如，將垂直雙重擴散MOSFET VDMOS構造為非倒裝的。第二管芯20的底部成為高側輸出功率器件的漏電極，并且柵極和源極可以設置在第二管芯20的頂側。
[0107]其他技術構造與上述實施例相同；因而，將省略其詳細描述。
[0108]圖9至圖11為根據(jù)本公開內容的半導體封裝件的另一實施例的頂視圖和截面圖。與上述實施例相似，提供了兩個夾片。然而，在此實施例中使用倒裝芯片。例如，在示出的實施例中，在第二管芯中使用作為倒裝芯片器件的LDM0S。
[0109]參照圖9至圖11，半導體封裝件包括第一管芯10、第二管芯20、第一銅夾52以及第二銅夾53。第一管芯10為單片型管芯并且包括驅動電路和底部源極低側輸出功率器件。第二管芯20堆疊在第一管芯的頂表面12上，并且具有高側輸出功率器件。第一銅夾52設置在第一管芯10與第二管芯20之間。第二銅夾53連接到第二管芯20的頂表面22。第二管芯20的高側輸出功率器件以倒裝芯片的方式安裝在非倒裝的第一管芯10之上。
[0110]如上述高側輸出功率器件，可以使用N型溝道VDM0S。在N溝道VDMOS中，柵極區(qū)和源極區(qū)形成在一側上，而漏極區(qū)形成在另一側上。也可以使用漏電極位于底部并且源電極和柵電極在頂部(當在非倒裝構造中觀察時)的LDM0S，稱作BD-LDMOS (底部漏極LDM0S)。因此，如上所述，當N溝道VDMOS或BD-LDMOS器件以倒裝芯片狀態(tài)設置在第二管芯中時，LDMOS的柵極區(qū)和源極區(qū)朝下露出而漏極區(qū)朝上露出。
[0111]參照圖10，第二管芯20包括電連接到輸入電壓和切換電壓以被驅動的高側輸出功率器件。此外，在第二管芯20的頂表面上形成背墊金屬21，并且第二管芯20的底表面23電連接到第一管芯10的頂表面12。第二管芯20包括倒裝芯片器件。也就是說，將第二管芯20倒裝使得第二管芯20的原頂部在圖9至圖11中變?yōu)榈诙苄?0的底表面23。
[0112]將N型溝道VDMOS應用為包括在第二管芯20中的高側輸出功率器件。
[0113]將省略關于第一管芯10和第二管芯20的與上述實施例重復的描述。
[0114]參照圖10,第二管芯20可以包括用于柵電極的導體75、用于漏電極的導體76和用于源電極的導體77。圖9至圖11的第二管芯20被構造為倒裝芯片，使得第二管芯20的原頂部在圖9至圖11中變?yōu)榈诙苄?0的底部23。用于漏電極的導體與第二管芯20的背墊金屬21相對應。用于柵電極的導體75和用于源電極的導體77可以在第二管芯20的底部23上形成。
[0115]在一個實施例中，可以將構造為倒裝芯片器件的N型溝道BS-LDMOS用作第二管芯20。
[0116]參照圖10，將銅夾52劃分為兩部分。一部分為銅夾52的第一部分52-1，其連接到用于高側LDMOS (BD-LDMOS)或高側VDMOS器件的柵電極的導體75。另一部分為第二部分52-2，其電連接到用于高側LDMOS器件的源電極的導體77。第二部分通過釬料電連接到低側LDMOS器件的漏極區(qū)。電流通過第二部分的銅夾流出到切換引線框。銅夾52的第一部分52-1電連接到柵極引線框42。
[0117]第二銅夾53可以電連接到第二管芯20的漏電極的導體76。通過上述構造，高側輸出功率器件可以提供驅動第二管芯20中的高側輸出功率器件所需的電壓。
[0118]第一管芯10的背墊金屬11可以電連接到電源地線。例如，第一管芯10的背墊金屬11可以電連接到與電源地線連接的接地引線框，并且其可以連接到電源地線。
[0119]半導體封裝件還可以包括構造為將從半導體封裝件中的器件生成的熱耗散到外部的散熱器(未示出)。半導體封裝件可以通過散熱器來控制半導體封裝件中的器件的溫度以提聞耐受:性。
[0120]如上所述的半導體封裝件的實施例可以能夠提高集成度。此外，如上所述的半導體封裝件的實施例可以通過將低側輸出功率器件和高側輸出功率器件構造到彼此分隔的半導體管芯中而能夠使用簡化的IC工藝。
[0121]上述半導體封裝件的實施例通過將高側輸出功率器件構造在單獨的半導體管芯中而具有高輸出功率密度，并且可以通過使用堆疊結構和方法而能夠減小最終產品的表面積。
[0122]根據(jù)實施例，半導體封裝件可以包括:包括低側橫向雙重擴散金屬氧化物半導體(LDMOS)的第一管芯；包括倒裝芯片型高側LDMOS的第二管芯，其中第二管芯在其底部上包括電極而在其頂部不包括電極；以及構造為將第一管芯的頂部與第二管芯的底部電連接的連接單元。第二管芯可以形成為堆疊在第一管芯的頂部上。
[0123]連接單元可以包括構造為將第一管芯的頂部電連接到第二管芯的底部的接合線。
[0124]連接單元可以包括構造為將第一管芯的頂部電連接到第二管芯的底部的銅夾，并且銅夾可以包括用于柵極電壓的第一部分、用于切換電壓的第二部分以及用于輸入電壓的第三部分。
[0125]低側LDMOS可以電連接到第一管芯的底部的背墊金屬，并且源極電流接地。
[0126]第一管芯可以包括用于輸入電壓的第一電極以及用于切換電壓的第二電極，并且第二管芯可以包括柵電極、漏電極和源電極。
[0127]第二管芯的漏電極可以電連接到第一管芯的第一電極，并且第二管芯的源電極可以電連接到第一管芯的第二電極。
[0128]第一管芯還可以包括驅動電路或控制電路，并且第二管芯的柵電極可以電連接到第一管芯的驅動電路或控制電路。
[0129]半導體封裝件的一個實施例還可以包括電連接到連接單元并且包括外框和多個連接桿的引線框。
[0130]半導體封裝件還可以包括構造為將從半導體封裝件中的器件生成的熱耗散到外部的散熱器。
[0131]低側LDMOS可以連接到第一管芯的襯底，并且第一管芯的背墊金屬可以直接連接到低側LDMOS的源極使得源極電流可以通過半導體封裝件的底部流出。
[0132]根據(jù)另一實施例，半導體封裝件可以包括:驅動電路和底部源極低側輸出功率器件形成在單片型管芯中的第一管芯；形成為堆疊在第一管芯的頂部上并且包括高側輸出功率器件的第二管芯；構造為將第一管芯的頂部電連接到第二管芯的底部的第一銅夾；以及電連接到第二管芯的頂部的第二銅夾。
[0133]高側輸出功率器件包括底部源極LDMOS或垂直雙重擴散MOS (VDMOS)。
[0134]第一管芯和第二管芯中的每一個均可以包括構造為直接連接第一管芯的背墊金屬和第二管芯的背墊金屬的源電極。
[0135]第一管芯的背墊金屬可以電連接到電源地線。
[0136]第二管芯可以包括形成在第二管芯的頂部上的柵電極和漏電極。
[0137]第一管芯可以包括用于切換電壓的切換電極，第一銅夾可以被構造為將切換電極電連接到切換電壓，并且第二銅夾可以包括電連接到柵電極的第一部分和電連接到漏電極的第二部分。
[0138]可替代地，第二管芯可以包括形成在其頂部上的漏電極以及形成其底部上的柵電極和源電極。
[0139]第一銅夾可以包括電連接到柵電極的第一部分和電連接到源電極的第二部分。第一部分可以電連接到用于柵極電壓的引線框，并且第二部分可以電連接到用于切換電壓的引線框。第二銅夾可以電連接到第二管芯的漏電極。
[0140]半導體封裝件還可以包括電連接到連接單元并且包括外框和多個連接桿的引線框。
[0141]包括在第一管芯中的低側LDMOS可以連接到第一管芯的襯底，并且第一管芯的背墊金屬可以直接連接到低側LDMOS的源極，使得源極電流可以通過半導體封裝件的底部流出。
[0142]根據(jù)另一實施例，半導體封裝件可以通過三維地交疊或堆疊兩個半導體管芯而與現(xiàn)有技術相比能夠增加集成度。
[0143]此外，通過將低側輸出功率器件和高側輸出功率器件分別構造在第一半導體管芯和第二半導體管芯中，在第一半導體管芯中不包括通常被稱為高側LDMOS的完全隔離LDMOS器件，因而可以不用復雜的IC工藝來制造半導體封裝件，同時使半導體管芯的總數(shù)最小化。
[0144]通過將高側輸出功率器件構造在具有堆疊結構的單獨半導體管芯中以減小最終組合件的表面積，半導體封裝件具有高輸出功率密度。
[0145]空間相關措辭，例如“下”、“之下”、“下部”、“之上”、“上”等，可以用于方便地描述一個器件或元件與其他器件或元件的關系?？臻g相關措辭應該被理解為包括附圖所示的方向，以及器件在使用或操作中的其他方向。例如，表述為位于另一器件“下”或“之下”的器件也可以被放置在所述另一器件“上”。也就是說，由于措辭“下”或“之下”僅用于提供實施例，所以措辭可以包括朝上方向和朝下方向兩者。此外，器件可以取向為其他方向，從而使對與空間相關措辭的理解基于該取向。
[0146]此外，措辭“第一導電型”和“第二導電型”可以指彼此相反的導電類型,例如N型和P型或P型和N型。在本文中所說明和例示的實施例包括其補充實施例。
[0147]以上已經描述了大量實施例。然而，將理解的是，可以作出各種修改。例如，如果以不同次序執(zhí)行所描述的技術和/或如果在所描述的系統(tǒng)、構造、器件或電路中的構件以不同方式進行組合和/或被其他構件或其等同物替代或補充，則可以實現(xiàn)合適結果。因此，其他實施方式在所附權利要求的范圍之內。
【權利要求】
1.一種半導體封裝件，包括: 包括低側橫向雙重擴散金屬氧化物半導體(LDMOS)的第一管芯； 設置在所述第一管芯之上的第二管芯； 形成在所述第二管芯中的作為倒裝芯片的高側LDMOS ;以及 設置在所述第一管芯與所述第二管芯之間的連接單元， 其中所述第二管芯包括在其底部上的電極，而在所述第二管芯的頂表面上沒有設置電極。
2.根據(jù)權利要求1所述的半導體封裝件，其中所述連接單元包括銅夾。
3.根據(jù)權利要求1所述的半導體封裝件，其中所述低側LDMOS包括底部源極LDM0S。
4.根據(jù)權利要求3所述的半導體封裝件，其中所述底部源極LDMOS的源極區(qū)連接到設置在所述第一管芯的底表面上的電源電極，并且源極電流接地。
5.根據(jù)權利要求4所述的半導體封裝件，還包括形成在所述電源電極上的高濃度摻雜區(qū)。
6.根據(jù)權利要求5所述的半導體封裝件，其中所述高濃度摻雜區(qū)與所述底部源極LDMOS的所述源極區(qū)使用溝槽進行連接。
7.根據(jù)權利要求5所述的半導體封裝件，其中所述第一管芯還包括驅動電路或控制電路。
8.根據(jù)權利要求7所述的半導體封裝件，其中所述驅動電路或所述控制電路形成在包括所述底部源極LDMOS的單片型管芯中。
9.根據(jù)權利要求1所述的半導體封裝件，其中所述高側LDMOS包括VDM0S。
10.根據(jù)權利要求1所述的半導體封裝件，其中所述高側LDMOS包括底部漏極LDM0S。
11.根據(jù)權利要求1所述的半導體封裝件，還包括電連接到所述連接單元并且包括外框和多個連接桿的引線框。
12.根據(jù)權利要求1所述的半導體封裝件，還包括構造為將所述半導體封裝件內部生成的熱耗散到外部的散熱器。
13.一種半導體封裝件，包括: 作為單片型管芯的第一管芯，在所述第一管芯中形成有驅動電路和低側輸出功率器件； 設置在所述第一管芯之上的第二管芯，所述第二管芯包括高側輸出功率器件； 設置在所述第一管芯和所述第二管芯之間的第一連接單元；以及 設置在所述第二管芯上的第二連接單元。
14.根據(jù)權利要求13所述的半導體封裝件，其中所述低側輸出功率器件包括底部源極橫向雙重擴散金屬氧化物半導體(LDMOS)。
15.根據(jù)權利要求13所述的半導體封裝件，其中所述第一管芯包括設置在其底表面上的電源電極。
16.根據(jù)權利要求15所述的半導體封裝件，其中所述電源電極電連接到電源地線。
17.根據(jù)權利要求16所述的半導體封裝件，其中所述第一連接單元和所述第二連接單元包括銅夾。
18.根據(jù)權利要求13所述的半導體封裝件，其中所述高側輸出功率器件包括非倒裝的底部源極LDMOS。
19.根據(jù)權利要求13所述的半導體封裝件，其中所述高側輸出功率器件包括VDM0S。
20.根據(jù)權利要求13所述的半導體封裝件，其中所述高側輸出功率器件包括底部漏極LDMOS。
21.根據(jù)權利要求13所述的半導體封裝件，其中所述第二管芯包括形成在其頂表面和底表面兩者上的電極。
22.根據(jù)權利要求13所述的半導體封裝件，其中所述高側輸出功率器件包括作為倒裝芯片的底部源極LDMOS。
23.根據(jù)權利要求14所述的半導體封裝件，其中所述底部源極LDMOS的源極區(qū)連接到設置在所述第一管芯的底表面上的電源電極，并且源極電流接地。
24.根據(jù)權利要求23所述的半導體封裝件，還包括在所述電源電極上的高濃度摻雜區(qū)， 其中所述高濃度摻雜區(qū)與所述底部源極LDMOS的源極區(qū)使用溝槽進行連接。
25.根據(jù)權利要求21所述的半導體封裝件，其中形成在所述第二管芯的所述底表面上的所述電極為構造成通過設置在所述第一管芯與所述第二管芯之間的引線框而接地的電源電極。
26.—種包括根據(jù)權利要求13所述的半導體封裝件的移動通信終端。
【文檔編號】H01L25/16GK104253122SQ201410294771
【公開日】2014年12月31日 申請日期:2014年6月26日 優(yōu)先權日:2013年6月28日
【發(fā)明者】弗朗索瓦·赫伯特 申請人:美格納半導體有限公司