一種耗盡型溝道超勢壘整流器及其制造方法
【專利摘要】本發(fā)明的目的在于提供一種耗盡型溝道超勢壘整流器及其制造方法，所述超勢壘整流器采用耗盡型溝道形成超勢壘區(qū)，正向?qū)〞r的陽極歐姆接觸由陽極金屬和強反型的超勢壘區(qū)自動形成。該耗盡型溝道超勢壘整流器包括第一導電類型襯底、輕摻雜第一導電類型漂移區(qū)、第二導電類型體區(qū)、場介質(zhì)層、柵介質(zhì)層、多晶硅層、金屬層和化合物金屬層，以及下電極金屬層和上電極金屬層。
【專利說明】
一種耗盡型溝道超勢壘整流器及其制造方法

【技術領域】
[0001]本發(fā)明屬于半導體功率器件【技術領域】，主要涉及半導體功率整流器，尤其涉及一種耗盡型溝道超勢壘功率整流器；本發(fā)明還涉及耗盡型溝道超勢壘整流器的制造方法。

【背景技術】
[0002]功率半導體整流器，廣泛應用于功率轉(zhuǎn)換器和電源中。常見的整流器包括肖特基勢壘整流器、PIN功率整流器和超勢壘整流器(SBR，Super Barrier Rectifier)。
[0003]肖特基勢壘整流器是利用金屬與半導體之間的接觸勢壘進行工作的一種多數(shù)載流子工作器件，金屬與半導體的接觸勢壘直接影響了肖特基勢壘整流器的正向?qū)▔航?，并且肖特基勢壘整流器的反向漏電流通常會隨溫度的升高而快速增加，漏電流的增加又會使得整流器溫度升高；因此，降低了肖特基勢壘整流器在應用中的穩(wěn)定性及可靠性。
[0004]PIN 二極管雖然高溫狀態(tài)下性能穩(wěn)定，但其在正向?qū)щ姇r為了克服PN結的內(nèi)建電勢，需要較高的開啟電壓，顯著的影響了正向?qū)▔航?，并且正向?qū)〞r的少子注入效應明顯的影響反向關斷時間。
[0005]超勢壘整流器，在陽極和陰極之間整合并聯(lián)的整流二極管和MOS晶體管來形成具有較低VF、較穩(wěn)定高溫性能的整流器件。已經(jīng)公開的典型的超勢壘整流器均采用常規(guī)的MOS溝道形成超勢壘區(qū)。本申請的后續(xù)內(nèi)容提供一種耗盡型溝道的SBR器件及其制造方法。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種耗盡型溝道超勢壘整流器及其制造方法，所述超勢壘整流器采用耗盡型溝道形成超勢壘區(qū)，正向?qū)〞r的陽極歐姆接觸由陽極金屬和強反型的超勢魚區(qū)自動形成。
[0007]為實現(xiàn)本發(fā)明目的而采用的技術方案是這樣的，一種耗盡型溝道超勢壘整流器，其特征在于:包括重摻雜第一導電類型襯底、輕摻雜第一導電類型漂移區(qū)、第二導電類型體區(qū)、場介質(zhì)層、柵介質(zhì)層、多晶硅層、金屬層和化合物金屬層，以及下電極金屬層和上電極金屬層。
[0008]輕摻雜第一導電類型漂移區(qū)覆蓋于重摻雜第一導電類型襯底之上。
[0009]第二導電類型體區(qū)浮空于輕摻雜第一導電類型漂移區(qū)中。
[0010]柵介質(zhì)層覆蓋于輕摻雜第一導電類型漂移區(qū)之上的部分表面。
[0011 ] 多晶硅層覆蓋于柵介質(zhì)層之上。
[0012]具有金屬導電特性的化合物金屬層同時連接第二導電類型體區(qū)、輕摻雜第一導電類型漂移區(qū)。化合物金屬層還覆蓋于多晶硅層之上。
[0013]下電極金屬層位于重摻雜第一導電類型襯底之下。
[0014]上電極金屬層位于化合物金屬層之上。
[0015]本發(fā)明公開一種耗盡型溝道超勢壘整流器的制造方法，其特征在于，包括以下步驟:
[0016]I〕在重摻雜第一導電類型襯底上覆蓋輕摻雜第一導電類型漂移區(qū)，選擇性的在所述輕摻雜第一導電類型漂移區(qū)之上形成場介質(zhì)層。
[0017]2〕選擇性的在所述場介質(zhì)層上覆蓋掩膜層。所述掩膜層具有環(huán)形通槽。蝕刻掩膜層環(huán)形通槽下方的場介質(zhì)層，使得場介質(zhì)層上形成環(huán)形通槽后，將掩膜層去除。
[0018]3〕選擇性的以第二導電類型的雜質(zhì)摻雜場介質(zhì)層的環(huán)形通槽下方的所述輕摻雜第一導電類型漂移區(qū)，以形成終端保護環(huán)。所述終端保護環(huán)中間的輕摻雜第一導電類型漂移區(qū)為有源區(qū)。
[0019]4〕刻蝕所述有源區(qū)上方的場介質(zhì)層。
[0020]5〕整個器件上表面形成柵介質(zhì)層，在柵介質(zhì)層上再形成多晶硅層。
[0021 ] 6〕在所述多晶硅層上方覆蓋掩膜層。所述掩膜層具有中央通孔和環(huán)形通槽?？涛g所述掩膜層的中央通孔和環(huán)形通槽下方的多晶硅層和柵介質(zhì)層。使得多晶硅層和柵介質(zhì)層上形成中央通孔和環(huán)形通槽。所述多晶硅層和柵介質(zhì)層的環(huán)形通槽下方是終端保護環(huán)和輕摻雜第一導電類型漂移區(qū)。
[0022]向多晶硅層和柵介質(zhì)層上的中央通孔和環(huán)形通槽下方的輕摻雜第一導電類型漂移區(qū)注入第二導電類型的雜質(zhì)后，去除掩膜層。
[0023]7〕通過快速退火方式使步驟6〕注入的第二導電類型的雜質(zhì)自由擴散，形成位于輕摻雜第一導電類型漂移區(qū)內(nèi)的第二導電類型體區(qū)。
[0024]8〕蝕刻整個器件上表面，使得多晶硅層有殘留，多晶硅層和柵介質(zhì)層的中央通孔和環(huán)形通槽下方形成溝槽。
[0025]9〕在整個器件上表面，淀積一層金屬層。
[0026]10〕通過退火，使得所述金屬層與非介質(zhì)接觸的部分形成化合物金屬層。
[0027]11〕在化合物金屬層上表面淀積上電極金屬層。
[0028]在重摻雜第一導電類型襯底下表面淀積下電極金屬層。
[0029]進一步，步驟5〕形成的多晶硅層還需要通過原味摻雜方式或者雜質(zhì)注入后退火的方式完成摻雜。
[0030]進一步，步驟7〕形成的第二導電類型體區(qū)完全位于輕摻雜第一導電類型漂移區(qū)之內(nèi)，并與柵介質(zhì)層不相連。
[0031]進一步,步驟9〕中，淀積金屬選擇自Pt、PtN1、Ti或TiN。
[0032]本發(fā)明的技術效果是毋庸置疑的。由于本發(fā)明采用了耗盡型溝道超勢壘概念，與常規(guī)超勢壘整流器相比，正向開啟時MOS溝道更早、更容易的形成強反型，因此小電流工作下能獲得更低的VF。強反型溝道的形成使陽極歐姆接觸由陽極金屬和強反型的超勢壘區(qū)自動形成，并且，由于該工作特性使的在器件結構上取消了專門用于形成歐姆接觸的N+區(qū)，取而代之的是靠淀積金屬層后通過退火的方式形成化合物金屬層。在制造過程中，化合物金屬層厚度能夠很好的被控制，并且通過橫擴到達柵介質(zhì)層下，因此增強了溝道的可控制性、增大了工藝容差、降低了生產(chǎn)成本。反向耐壓時，增強型溝道被耗盡，陽極化合物金屬與MOS溝道的歐姆接觸變?yōu)樾ぬ鼗佑|，因此，反向漏電容易得到控制；此外，增強型溝道超勢壘整流器保留了常規(guī)超勢壘整流器的PN結結構，能夠得到較高的耐壓特性和較好的高溫穩(wěn)定性。

【專利附圖】

【附圖說明】
[0033]圖1是本發(fā)明實施例所述耗盡型溝道超勢壘整流器單元包剖面示意圖。
[0034]圖2是本發(fā)明實施例所述包括終端保護結構的耗盡型溝道超勢壘整流器結剖面示意圖。
[0035]圖3-圖12是本發(fā)明實施例所述包括終端保護結構的耗盡型溝道超勢壘整流器制造方法對應的示意性剖面圖。
[0036]圖中:10是重摻雜第一導電類型襯底、20是輕摻雜第一導電類型漂移區(qū)、21是第二導電類型保護環(huán)、22是第二導電類型體區(qū)、23是第二導電類型雜質(zhì)、30是場介質(zhì)層、31是柵介質(zhì)層、32是多晶娃層、33是化合物金屬層、34是電極金屬層、35和350是掩膜層、36是被刻蝕掉的輕摻雜第一導電類型漂移區(qū)溝槽、37是形成化合物金屬層前的淀積金屬層。(第一導電類型為N型，第二導電類型為P型)。

【具體實施方式】
[0037]下面結合附圖和實施例對本發(fā)明作進一步說明，但不應該理解為本發(fā)明上述主題范圍僅限于下述實施例。在不脫離本發(fā)明上述技術思想的情況下，根據(jù)本領域普通技術知識和慣用手段，做出各種替換和變更，均應包括在本發(fā)明的保護范圍內(nèi)。
[0038]實施例1:
[0039]如圖2所示，一種耗盡型溝道超勢壘整流器，包括重摻雜第一導電類型襯底10、輕摻雜第一導電類型漂移區(qū)20、第二導電類型體區(qū)22、場介質(zhì)層30、柵介質(zhì)層31、多晶硅層32、化合物金屬層33和金屬層34。典型的參數(shù)選取為:重摻雜第一導電類型襯底10為濃度大于19次方以上的N型摻雜、輕摻雜第一導電類型漂移區(qū)20為中等摻雜濃度的N型摻雜、第二導電類型體區(qū)22為中等摻雜濃度的P型摻雜、場介質(zhì)層30為5000A到10000A厚度的二氧化硅、柵介質(zhì)層31的為50A到100A厚度的熱生長二氧化硅?；衔锝饘賹觼碜杂赑t、PtN1、Ti或TiN與硅材料經(jīng)高溫反應后形成的硅化物。
[0040]輕摻雜第一導電類型漂移區(qū)20覆蓋于重摻雜第一導電類型襯底10之上。
[0041]第二導電類型體區(qū)22浮空于輕摻雜第一導電類型漂移區(qū)20中。
[0042]柵介質(zhì)層31覆蓋于輕摻雜第一導電類型漂移區(qū)20之上的部分表面。
[0043]多晶娃層32覆蓋于柵介質(zhì)層31之上。
[0044]具有金屬導電特性的化合物金屬層33同時連接第二導電類型體區(qū)22、輕摻雜第一導電類型漂移區(qū)20?；衔锝饘賹?3還覆蓋于多晶層32之上。
[0045]下電極金屬層位于重摻雜第一導電類型襯底10之下。
[0046]上電極金屬層34位于化合物金屬層33之上。
[0047]進一步，所述耗盡型溝道超勢壘整流器結構中的化合物金屬層33通過被部分刻蝕的輕摻雜第一導電類型漂移區(qū)20與第二導電類型體區(qū)22相連。所述第二導電類型體區(qū)22完全位于輕摻雜第一導電類型漂移區(qū)20之內(nèi)，且與柵介質(zhì)層31不相連。所述柵介質(zhì)層31、第二導電類型體區(qū)22、化合物金屬層33三者交接的輕摻雜第一導電類型漂移區(qū)20的一部分即為所述耗盡型溝道區(qū)。
[0048]實施例2:
[0049]本實施例公開一種耗盡型溝道超勢壘整流器的制造方法，包括以下步驟:
[0050]I〕如圖3所示，在重摻雜第一導電類型襯底10上覆蓋輕摻雜第一導電類型漂移區(qū)20，在所述輕摻雜第一導電類型漂移區(qū)20之上形成場介質(zhì)層30，以此作為器件的基礎。
[0051]2〕如圖4所示，在所述場介質(zhì)層30上覆蓋掩膜層35。所述掩膜層35具有環(huán)形通槽。蝕刻掩膜層35環(huán)形通槽下方的場介質(zhì)層30，使得場介質(zhì)層30上形成環(huán)形通槽后，將掩膜層35去除。所述場介質(zhì)層30上的環(huán)形通槽底部是輕摻雜第一導電類型漂移區(qū)20。
[0052]3〕如圖5所示，以第二導電類型的雜質(zhì)摻雜所述輕摻雜第一導電類型漂移區(qū)20，以形成終端保護環(huán)21。即摻雜場介質(zhì)層30的環(huán)形通槽下方的所述輕摻雜第一導電類型漂移區(qū)20，摻雜材料是第二導電類型的雜質(zhì)，以形成終端保護環(huán)21。所述終端保護環(huán)21中間的輕摻雜第一導電類型漂移區(qū)20為有源區(qū)。實施例中，終端保護環(huán)21可以為中等摻雜濃度的P型摻雜。
[0053]4〕如圖6所示，刻蝕步驟3〕形成的有源區(qū)上方的場介質(zhì)層30。
[0054]5〕整個器件上表面(即暴露在外的場介質(zhì)層30的外表面，以及暴露在外的輕摻雜第一導電類型漂移區(qū)20的上表面，以及暴露在外的終端保護環(huán)21的上表面)形成柵介質(zhì)層31，在柵介質(zhì)層31上再形成多晶硅層32。多晶硅層32形成后的器件結構如圖7所示。優(yōu)選地，形成的多晶硅層32還需要通過原味摻雜方式或者雜質(zhì)注入后退火的方式完成摻雜。
[0055]6〕如圖8所示，在所述多晶硅層32上方覆蓋掩膜層350。所述掩膜層350具有中央通孔和環(huán)形通槽?？涛g所述掩膜層350的中央通孔和環(huán)形通槽下方的多晶硅層32和柵介質(zhì)層31。使得多晶硅層32和柵介質(zhì)層31上形成中央通孔和環(huán)形通槽。所述多晶硅層32和柵介質(zhì)層31的環(huán)形通槽下方是終端保護環(huán)21和輕摻雜第一導電類型漂移區(qū)20。
[0056]向多晶硅層32和柵介質(zhì)層31上的中央通孔和環(huán)形通槽下方的輕摻雜第一導電類型漂移區(qū)20注入第二導電類型的雜質(zhì)23后，去除掩膜層350。
[0057]7〕如圖9所示，通過快速退火方式使步驟6〕注入的第二導電類型的雜質(zhì)23自由擴散，形成位于輕摻雜第一導電類型漂移區(qū)20內(nèi)的第二導電類型體區(qū)22。優(yōu)選地，形成的第二導電類型體區(qū)22完全位于輕摻雜第一導電類型漂移區(qū)20之內(nèi)，并與柵介質(zhì)層31不相連。
[0058]8〕如圖10所示，蝕刻整個器件上表面(即暴露在外的場介質(zhì)層30的外表面，以及暴露在外的輕摻雜第一導電類型漂移區(qū)20的上表面，以及暴露在外的終端保護環(huán)21的上表面，以及暴露在外的第二導電類型體區(qū)22的上表面，以及暴露在外的柵介質(zhì)層31的外表面，以及暴露在外的多晶硅層32的外表面)，蝕刻的結果保證多晶硅層32有殘留，而多晶硅層32和柵介質(zhì)層31的中央通孔和環(huán)形通槽下方形成較淺的溝槽36 (溝槽深度小于2000A)。
[0059]9〕如圖11所示，在整個器件上表面，(即結果步驟8〕刻蝕后:暴露在外的場介質(zhì)層30的外表面，以及暴露在外的輕摻雜第一導電類型漂移區(qū)20的外表面，以及暴露在外的終端保護環(huán)21的外表面，以及暴露在外的第二導電類型體區(qū)22的外表面，以及暴露在外的柵介質(zhì)層31的外表面，以及暴露在外的多晶娃層32的外表面)，淀積一層金屬層37。實施例中，淀積金屬選擇自Pt、PtN1、Ti或TiN。
[0060]10〕如圖12所示，通過退火，使得所述金屬層37與非介質(zhì)層接觸的部分形成化合物金屬層33。
[0061]11〕如圖2所不,在化合物金屬層33上表面淀積上電極金屬層34。在重摻雜第一導電類型襯底10下表面淀積下電極金屬層。
【權利要求】
1.一種耗盡型溝道超勢壘整流器，其特征在于:包括重摻雜第一導電類型襯底(10)、輕摻雜第一導電類型漂移區(qū)(20)、第二導電類型體區(qū)(22)、柵介質(zhì)層(31)、多晶硅層(32)、化合物金屬層(33)和金屬層(34)； 輕摻雜第一導電類型漂移區(qū)(20)覆蓋于重摻雜第一導電類型襯底(10)之上； 第二導電類型體區(qū)(22)浮空于輕摻雜第一導電類型漂移區(qū)(20)中； 柵介質(zhì)層(31)覆蓋于輕摻雜第一導電類型漂移區(qū)(20)之上的部分表面； 多晶硅層(32)覆蓋于柵介質(zhì)層(31)之上； 具有金屬導電特性的化合物金屬層(33)同時連接第二導電類型體區(qū)(22)、輕摻雜第一導電類型漂移區(qū)(20);化合物金屬層(33)還覆蓋于多晶硅層(32)之上； 金屬層(34)覆蓋于化合物金屬層(33)之上。
2.根據(jù)權利要求1所述的一種耗盡型溝道超勢壘整流器，其特征在于:所述第二導電類型體區(qū)(22)完全位于輕摻雜第一導電類型漂移區(qū)(20)之內(nèi)，并與柵介質(zhì)層(31)不相連。
3.一種用于制造權利要求1或2所述耗盡型溝道超勢壘整流器的方法，其特征在于，包括以下步驟: I〕在重摻雜第一導電類型襯底(10)上覆蓋輕摻雜第一導電類型漂移區(qū)(20)，選擇性的在所述輕摻雜第一導電類型漂移區(qū)(20)之上形成場介質(zhì)層(30)； 2〕選擇性的在所述場介質(zhì)層(30)上覆蓋掩膜層(35);所述掩膜層(35)具有環(huán)形通槽；蝕刻掩膜層(35)環(huán)形通槽下方的場介質(zhì)層(30)，使得場介質(zhì)層(30)上形成環(huán)形通槽后，將掩膜層(35)去除； 3〕選擇性的以第二導電類型的雜質(zhì)摻雜場介質(zhì)層(30)的環(huán)形通槽下方的所述輕摻雜第一導電類型漂移區(qū)(20)，以形成終端保護環(huán)(21);所述終端保護環(huán)(21)中間的輕摻雜第一導電類型漂移區(qū)(20)為有源區(qū)； 4〕刻蝕所述有源區(qū)上方的場介質(zhì)層(30)； 5〕整個器件上表面形成柵介質(zhì)層(31)，在柵介質(zhì)層(31)上再形成多晶硅層(32)； 6〕在所述多晶硅層(32)上方覆蓋掩膜層(350);所述掩膜層(350)具有中央通孔和環(huán)形通槽；刻蝕所述掩膜層(350)的中央通孔和環(huán)形通槽下方的多晶硅層(32)和柵介質(zhì)層(31);使得多晶硅層(32)和柵介質(zhì)層(31)上形成中央通孔和環(huán)形通槽；所述多晶硅層(32)和柵介質(zhì)層(31)的環(huán)形通槽下方是終端保護環(huán)(21)和輕摻雜第一導電類型漂移區(qū)(20)； 向多晶硅層(32)和柵介質(zhì)層(31)上的中央通孔和環(huán)形通槽下方的輕摻雜第一導電類型漂移區(qū)(20)注入第二導電類型的雜質(zhì)(23)后，去除掩膜層(350)； 7〕通過快速退火方式使步驟6〕注入的第二導電類型的雜質(zhì)(23)自由擴散，形成位于輕摻雜第一導電類型漂移區(qū)(20)內(nèi)的第二導電類型體區(qū)(22)； 8〕蝕刻整個器件上表面，使得多晶硅層(32)有殘留，多晶硅層(32)和柵介質(zhì)層(31)的中央通孔和環(huán)形通槽下方形成溝槽(36)； 9〕在整個器件上表面，淀積一層金屬層(37)； 10〕通過退火，使得所述金屬層(37)與非介質(zhì)接觸的部分形成化合物金屬層(33)； 11〕在化合物金屬層(33)上表面淀積上電極金屬層(34)； 在重摻雜第一導電類型襯底(10)下表面淀積下電極金屬層。
4.根據(jù)權利要求3所述的一種耗盡型溝道超勢壘整流器的制造方法，其特征在于:步驟5〕形成的多晶硅層(32)還需要通過原味摻雜方式或者雜質(zhì)注入后退火的方式完成摻雜。
5.根據(jù)權利要求3所述的一種耗盡型溝道超勢壘整流器的制造方法，其特征在于:步驟9〕中，淀積金屬選擇自Pt、PtN1、Ti或TiN。
【文檔編號】H01L21/28GK104518006SQ201410311136
【公開日】2015年4月15日 申請日期:2014年7月1日 優(yōu)先權日:2014年7月1日
【發(fā)明者】陳文鎖, 肖添, 鐘怡, 胡鏡影, 張培健, 劉嶸侃 申請人:重慶中科渝芯電子有限公司