半導體工藝方法以及半導體結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供半導體工藝方法以及半導體結(jié)構(gòu)，包括：提供半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場效應晶體管；在所述N型場效應晶體管和所述P型場效應晶體管表面形成一第一保護層；對所述第一保護層進行一離子注入過程和一峰值退火過程，形成第二保護層；對所述P型場效應晶體管的所述第二保護層和所述半導體襯底進行選擇性刻蝕，形成漏凹槽、源凹槽；在所述漏凹槽和所述源凹槽中生長一半導體合金層；去除所述第二保護層。本發(fā)明中，抑制半導體合金層在所述第二保護層上沉積，提高半導體合金層生長工藝窗口，改善器件性能。
【專利說明】半導體工藝方法以及半導體結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體器件制造【技術(shù)領(lǐng)域】，特別是涉及一種半導體工藝方法以及半導 體結(jié)構(gòu)。

【背景技術(shù)】
[0002] 隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，場效應晶體管器件（M0SFET)的尺寸在 不斷減小，如何改善遷移率以及器件性能（特別是PM0S)成為新工藝開發(fā)中最難以解決的 問題。源漏端嵌入式鍺硅技術(shù)（EmbeddingSiGe)能夠非常有效地改善空穴的遷移率。載 流子的遷移率取決于載流子的有效質(zhì)量和運動過程中受到的各種機制的散射，降低載流子 有效質(zhì)量或者減小散射幾率都可以提高載流子的遷移率。源漏端嵌入式鍺硅技術(shù)通過在 溝道中產(chǎn)生單軸壓應力來提高PM0S的空穴遷移率，從而提高它的電流驅(qū)動能力。其原理 是：通過在硅襯底上刻蝕凹槽，選擇性地外延生長鍺硅（GeSi)層，因鍺硅晶格常數(shù)與硅的 不匹配，在垂直溝道方向硅晶格受到拉伸產(chǎn)生張應力，沿溝道方向Si晶格受到壓縮產(chǎn)生壓 應力，當施加了適當?shù)膽σ院?，原子之間的作用力會隨之變化，從而使原來簡并的能帶發(fā) 生偏移或者分裂，進而可以降低載流子有效質(zhì)量或者減小散射幾率，最終使得載流子的遷 移率得到提商。此外，由于錯娃具有較小的電阻率，可提商電流驅(qū)動能力。
[0003] 現(xiàn)有的源漏端嵌入鍺硅技術(shù)的各步驟相應結(jié)構(gòu)的剖面示意圖具體請參考圖la至 圖Id。
[0004] 參考圖la，首先提供半導體襯底1000,所述半導體襯底1000上形成有N型場效應 管晶體管1100和P型場效應晶體管1200。較佳的，所述N型場效應晶體管和所述P型場 效應晶體管之間有淺溝槽隔離結(jié)構(gòu)1300。所述N型場效應晶體管有一柵極1110,所述柵極 1110包括柵極氧化層1111以及覆蓋柵極氧化層1111的柵極電極1112。所述P型場效應 晶體管有一柵極1210,所述柵極1210包括柵極氧化層1211以及覆蓋柵極氧化層1211的柵 極電極1212。所述半導體襯底1100上有一第一保護層1400?，F(xiàn)有技術(shù)中，所述半導體襯 底1000為娃襯底，所述第一保護層1400為氮化娃。
[0005] 參考圖lb，在所述N型場效應晶體管上形成一光阻1120,刻蝕所述P型場效應晶 體管1200的所述第一保護層1400和所述半導體襯底1100,形成漏凹槽1230、源凹槽1240， 在所述漏凹槽1230和所述源凹槽1240生長一半導體合金層1250,如圖lc所示。現(xiàn)有技術(shù) 中，所述半導體合金層1250的材料為硅鍺合金，采用外延工藝在所述漏凹槽1230和所述源 凹槽1240內(nèi)生長所述半導體合金層1250,所述漏凹槽1230和所述源凹槽1240內(nèi)通入二氯 二氫娃（DCS)、氯化氫（HC1)、四氫化鍺（GeH 4，）氣體生長所述半導體合金層1250。
[0006] 參考圖ld，去除所述光阻1120,和所述第一保護層1400,形成最終的半導體器件 結(jié)構(gòu)1。
[0007] 然而，現(xiàn)有的源漏端嵌入鍺硅技術(shù)中存在以下缺陷：在鍺硅外延工藝中，由于是選 擇性外延工藝，鍺硅合金很容易在源漏區(qū)的硅表面的溝槽中生長，而多晶硅柵極上由于有 氮化硅保護層，鍺硅很難在其表面成核生長。但是由于氮化硅中有硅原子的自由懸掛鍵，并 且只要這種自由懸掛鍵濃度高過一定值，鍺硅會在氮化硅上生長，給源漏凹槽區(qū)鍺硅外延 以及后續(xù)的氮化硅保護層的去除帶來了很大的影響。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于，提供半導體工藝方法，可以抑制鍺硅合金在多晶硅柵極上的 沉積，從而不影響后續(xù)氮化硅保護層的去除，改善半導體器件的性能。
[0009] 為解決上述技術(shù)問題，本發(fā)明提供的半導體工藝方法，包括：
[0010] 提供半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場效應晶體 管；
[0011] 在所述N型場效應晶體管和所述P型場效應晶體管表面形成一第一保護層；
[0012] 對所述第一保護層進行一離子注入過程和一峰值退火過程，形成第二保護層；
[0013] 對所述P型場效應晶體管的所述第二保護層和所述半導體襯底進行選擇性刻蝕， 在所述半導體襯底中形成漏凹槽、源凹槽；
[0014] 在所述漏凹槽和所述源凹槽中生長一半導體合金層；
[0015] 去除所述第二保護層。
[0016] 進一步的,所述半導體襯底為硅襯底。
[0017] 進一步的，所述第一保護層為氮化硅。
[0018] 進一步的，所述離子注入過程注入的離子為碳離子，注入濃度為大于等于5E14。
[0019] 進一步的，所述離子注入過程注入的離子為氮離子，注入濃度為大于等于5E14。
[0020] 進一步的，所述峰值退火過程采用的退火溫度為850°C -1150°C。
[0021] 進一步的，通入氮氣和氦氣進行所述峰值退火過程。
[0022] 進一步的，所述半導體合金層的材料為硅鍺合金。
[0023] 進一步的，采用外延工藝在所述漏凹槽和所述源凹槽內(nèi)生長所述半導體合金層。
[0024] 進一步的，所述漏凹槽和所述源凹槽內(nèi)通入二氯二氫硅（DCS)、氯化氫（HC1)、四 氫化鍺（GeH 4，）氣體生長所述半導體合金層。
[0025] 根據(jù)本發(fā)明的另一面，還提供一種采用如上任意一項所述半導體工藝方法制備的 半導體結(jié)構(gòu)，包括：
[0026] 半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場效應晶體管；
[0027] 所述P型場效應晶體管的所述半導體襯底中形成有漏凹槽、源凹槽；
[0028] 所述漏凹槽和所述源凹槽中生長有一半導體合金層。
[0029] 與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導體工藝方法具有以下優(yōu)點：在所述N型場效 應晶體管和所述P型場效應晶體管表面形成一第一保護層，對所述第一保護層進行一離子 注入過程和一峰值退火過程，使得所述第一保護層中的自由懸掛鍵與注入的離子反應形成 穩(wěn)定的共價鍵，從而形成第二保護層的結(jié)構(gòu)，抑制所述半導體合金層在所述第二保護層上 沉積，從而不影響后續(xù)對所述第二保護層的去除，使得所述半導體合金層合金生長工藝窗 口得到明顯的提高，改善半導體器件的性能。

【專利附圖】

【附圖說明】
[0030] 圖la至圖Id為現(xiàn)有的源漏端嵌入鍺硅技術(shù)的各步驟相應結(jié)構(gòu)的剖面示意圖；
[0031] 圖2為本發(fā)明一實施例中半導體工藝方法的流程圖；
[0032] 圖3a至圖3e為本發(fā)明一實施例中半導體工藝方法中各步驟相應結(jié)構(gòu)的剖面示意 圖；
[0033] 圖4為本發(fā)明一實施例中半導體合金層在不同襯底上成膜厚度與成核時間的關(guān) 系。

【具體實施方式】
[0034] 下面將結(jié)合示意圖對本發(fā)明的半導體工藝方法進行更詳細的描述，其中表示了本 發(fā)明的優(yōu)選實施例，應該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本 發(fā)明的有利效果。因此，下列描述應當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作 為對本發(fā)明的限制。
[0035] 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開 發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費 時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0036] 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0037] 本發(fā)明的核心在于，提供的半導體工藝方法具有以下優(yōu)點：在所述N型場效應晶 體管和所述P型場效應晶體管表面形成一第一保護層，對所述第一保護層進行一離子注入 過程和一峰值退火過程，使得所述第一保護層中的自由懸掛鍵與注入的離子反應形成穩(wěn)定 的共價鍵，從而形成第二保護層的結(jié)構(gòu)，抑制所述半導體合金層在所述第二保護層上沉積， 從而不影響后續(xù)對所述第二保護層的去除，使得所述半導體合金層合金生長工藝窗口得到 明顯的提高，改善半導體器件的性能。
[0038] 具體的，結(jié)合上述核心思想，本發(fā)明提供的半導體工藝方法，流程圖參考圖2,具體 步驟包括：
[0039] 步驟S100,提供半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場 效應晶體管；
[0040] 步驟S101，在所述N型場效應晶體管和所述P型場效應晶體管表面形成一第一保 護層；
[0041] 步驟S102,對所述第一保護層進行一離子注入過程和一峰值退火過程，形成第二 保護層；
[0042] 步驟S103,對所述P型場效應晶體管的所述第二保護層和所述半導體襯底進行選 擇性刻蝕，在所述半導體襯底中形成漏凹槽、源凹槽；
[0043] 步驟S104,在所述漏凹槽和所述源凹槽中生長一半導體合金層；
[0044] 步驟S105,去除所述第二保護層。
[0045] 以下列舉所述半導體工藝方法的幾個實施例，以清楚說明本發(fā)明的內(nèi)容，應當明 確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù) 手段的改進亦在本發(fā)明的思想范圍之內(nèi)。
[0046] 以下結(jié)合圖3a至圖3e，具體說明本發(fā)明的半導體工藝方法。
[0047] 參考圖3a，首先提供半導體襯底1000,所述半導體襯底1000上形成有N型場效應 管晶體管1100和P型場效應晶體管1200,較佳的，所述N型場效應晶體管和所述P型場效 應晶體管之間有淺溝槽隔離結(jié)構(gòu)1300。所述N型場效應晶體管有一柵極1110,所述柵極 1110包括柵極氧化層1111以及覆蓋柵極氧化層1111的柵極電極1112。所述P型場效應 晶體管有一柵極1210,所述柵極1210包括柵極氧化層1211以及覆蓋柵極氧化層1211的柵 極電極1212。所述半導體襯底1100上有一第一保護層1400。在本實施例中，所述半導體 襯底1000為娃襯底，所述第一保護層1400為氮化娃。
[0048] 參考圖3b，對所述第一保護層1400進行一離子注入過程，將所述離子1510注入到 所述第一保護層1400中，并對所述第一保護層1400進行一峰值退火過程，所述第一保護層 1400中的自由懸掛鍵與注入的離子反應形成穩(wěn)定的共價鍵，使所述第一保護層1400形成 第二保護層1600。較佳的，所述離子注入過程1500注入的離子為碳離子或者氮離子，注入 濃度為大于等于5E14,如5E14,所述峰值退火過程1520采用的退火溫度為850°C -1150°C， 如1000°C。較佳的，通入氮氣和氦氣進行所述峰值退火過程，用于維持所述峰值退火過程中 的氣壓并快速升溫。
[0049] 參考圖3c，在所述N型場效應晶體管上形成一光阻1120,刻蝕所述P型場效應晶 體管1200的所述第一保護層1400和所述半導體襯底1100,形成漏凹槽1230、源凹槽1240， 在所述漏凹槽1230和所述源凹槽1240生長一半導體合金層1250,如圖3d所示。在本實施 例中，所述半導體合金層1250的材料為硅鍺合金，采用外延工藝在所述漏凹槽1230和所述 源凹槽1240內(nèi)生長所述半導體合金層1250,所述漏凹槽1230和所述源凹槽1240內(nèi)通入 DCS，HC1，GeH4等氣體生長所述半導體合金層1250。所述第二保護層1600中硅的自由懸掛 鍵與注入的碳離子或氮離子反應形成穩(wěn)定的共價鍵，抑制所述半導體合金層1250生長過 程中采用的鍺硅合金在所述第二保護層1600上沉積，從而不影響后續(xù)第二保護層1600的 去除，使得所述半導體合金層生長工藝窗口得到明顯的提高。
[0050] 參考圖3e，去除所述光阻1120和所述第二保護層1600,形成最終的半導體結(jié)構(gòu)2。 所述半導體結(jié)構(gòu)2包括半導體襯底1000,所述半導體襯底1000上形成有N型場效應晶體管 1100和P型場效應晶體管1200,所述P型場效應晶體管1200的所述半導體襯底1000中形 成有漏凹槽1230、源凹槽1240 ;所述漏凹槽1230和所述源凹槽124中生長有一半導體合金 層 1240。
[0051] 在本實施例中，所述第二保護層1600中硅的自由懸掛鍵與注入的碳離子或氮離 子反應形成穩(wěn)定的共價鍵，抑制所述半導體合金層1250生長過程中采用的鍺硅合金在所 述第二保護層1600上沉積，從而不影響后續(xù)第二保護層1600的去除，使得所述半導體合金 層生長工藝窗口得到明顯的提高。圖4為本發(fā)明一實施例中所述半導體合金層1250在所述 第一保護層1400和所述第二保護層1600上成膜厚度與成核時間的關(guān)系。在相同時間內(nèi)， 所述半導體合金層1250在所述第二保護層1600上成膜厚度小于在所述第一保護層1400 上成膜厚度，更好的驗證本發(fā)明的效果。
[0052] 綜上所述，本發(fā)明提供的半導體工藝方法具有以下優(yōu)點：在所述N型場效應晶體 管和所述P型場效應晶體管表面形成一第一保護層，對所述第一保護層進行一離子注入過 程和一峰值退火過程，使得所述第一保護層中的自由懸掛鍵與注入的離子反應形成穩(wěn)定的 共價鍵，從而形成第二保護層的結(jié)構(gòu)，抑制所述半導體合金層在所述第二保護層上沉積，從 而不影響后續(xù)對所述第二保護層的去除，使得所述半導體合金層合金生長工藝窗口得到明 顯的提高，改善半導體器件的性能。
[0053] 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種半導體工藝方法，包括： 提供半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場效應晶體管； 在所述N型場效應晶體管和所述P型場效應晶體管表面形成一第一保護層； 對所述第一保護層進行一離子注入過程和一峰值退火過程，形成第二保護層； 對所述P型場效應晶體管的所述第二保護層和所述半導體襯底進行選擇性刻蝕，在所 述半導體襯底中形成漏凹槽、源凹槽； 在所述漏凹槽和所述源凹槽中生長一半導體合金層； 去除所述第二保護層。
2. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述半導體襯底為硅襯底。
3. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述第一保護層為氮化硅。
4. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述離子注入過程注入的離子 為碳離子，注入濃度為大于等于5E14。
5. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述離子注入過程注入的離子 為氮離子，注入濃度為大于等于5E14。
6. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述峰值退火過程采用的退火 溫度為 850°C -1150°C。
7. 如權(quán)利要求6所述的半導體工藝方法，其特征在于，通入氮氣和氦氣進行所述峰值 退火過程。
8. 如權(quán)利要求1所述的半導體工藝方法，其特征在于，所述半導體合金層的材料為硅 鍺合金。
9. 如權(quán)利要求7所述的半導體工藝方法，其特征在于，采用外延工藝在所述空腔內(nèi)生 長所述半導體合金層。
10. 如權(quán)利要求7所述的半導體工藝方法，其特征在于，向所述漏凹槽和所述源凹槽內(nèi) 通入二氯二氫硅、氯化氫、四氫化鍺氣體生長所述半導體合金層。
11. 一種采用如權(quán)利要求1-10中任意一項所述半導體工藝方法制備的半導體結(jié)構(gòu)，包 括： 半導體襯底，所述半導體襯底上形成有N型場效應晶體管和P型場效應晶體管； 所述P型場效應晶體管的所述半導體襯底中形成有漏凹槽、源凹槽； 所述漏凹槽和所述源凹槽中生長有一半導體合金層。
【文檔編號】H01L27/092GK104064521SQ201410315127
【公開日】2014年9月24日 申請日期:2014年7月3日 優(yōu)先權(quán)日:2014年7月3日
【發(fā)明者】王昌峰, 楊列勇, 李潤領(lǐng) 申請人:上海華力微電子有限公司