一種集成電路及其制備方法
【專利摘要】本發(fā)明涉及一種集成電路，包括：一集成電路襯底、一低介電常數(shù)材料層、一阻擋層以及一銅層，所述低介電常數(shù)材料層設(shè)置于所述集成電路襯底的一個表面；所述低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面具有至少一個凹槽，該至少一個凹槽的深度小于所述低介電常數(shù)材料層的厚度；所述銅層設(shè)置于所述至少一個凹槽內(nèi)；所述阻擋層設(shè)置于所述至少一凹槽內(nèi)，并位于所述銅層與所述凹槽內(nèi)壁之間，所述阻擋層為一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3-(2-氨乙基)-氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅烷組成。本發(fā)明還提供一種所述集成電路的制備方法。
【專利說明】一種集成電路及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的制造領(lǐng)域，涉及一種集成電路及其制備方法。

【背景技術(shù)】
[0002]隨著極大規(guī)模集成電路的發(fā)展，傳統(tǒng)的二氧化硅絕緣層逐漸被更低介電常數(shù)的材料所替代。低介電常數(shù)材料從降低介電常數(shù)值的角度，引入孔隙，并且具有較高的孔隙率。但是，該材料與導(dǎo)電材料Cu及其合金缺乏化學(xué)鍵連接，在后端的化學(xué)機(jī)械拋光(CMP)工藝中，極其容易發(fā)生因為黏附性差導(dǎo)致的剝離。而且，導(dǎo)電材料中的銅原子在高溫以及通電狀態(tài)下非常容易發(fā)生通過銅與低介電常數(shù)材料界面的擴(kuò)散遷移，進(jìn)而導(dǎo)致作為絕緣介質(zhì)的低介電常數(shù)材料的破壞，以及整個集成電路的失效。因此，必須在低介電常數(shù)材料與銅之間增加一個盡可能薄的擴(kuò)散阻擋層，來阻止銅的擴(kuò)散。阻擋層要求具有良好的熱穩(wěn)定性、高溫下不與銅反應(yīng)，且與低介電常數(shù)材料和銅均具有良好的粘附性。
[0003]當(dāng)集成電路的特征尺寸降低到22nm以下時，要求阻擋層的厚度小于2nm。然而，現(xiàn)有的集成電路中的阻擋層在保持與傳統(tǒng)的金屬、金屬氮化物阻擋層相同的粘附性強(qiáng)度時，很難達(dá)到使其厚度小于2nm。


【發(fā)明內(nèi)容】

[0004]有鑒于此，確有必要提供一種阻擋層可以保持較高粘附性強(qiáng)度，且厚度小于2納米的集成電路及其制備方法。
[0005]—種集成電路，包括:一集成電路襯底、一低介電常數(shù)材料層、一阻擋層以及一銅層，所述低介電常數(shù)材料層設(shè)置于所述集成電路襯底的一個表面；所述低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面具有至少一個凹槽，該至少一個凹槽的深度小于所述低介電常數(shù)材料層的厚度；所述銅層設(shè)置于所述至少一個凹槽內(nèi)；所述阻擋層設(shè)置于所述至少一凹槽內(nèi)，并位于所述銅層與所述凹槽內(nèi)壁之間，所述阻擋層為一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3-(2-氨乙基)_氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅燒組成。
[0006]一種集成電路的制備方法，包括以下步驟:提供一集成電路襯底，在所述集成電路襯底的一個表面上形成一低介電常數(shù)材料層；對所述低介電常數(shù)材料層進(jìn)行刻蝕，形成一圖形化的低介電常數(shù)材料層，該圖形化的低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面具有至少一個凹槽，該至少一個凹槽的深度小于所述低介電常數(shù)材料層的厚度；對所述圖形化的低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面進(jìn)行羥基化改性，使所述圖形化的低介電常數(shù)材料層形成一羥基化表面；在所述羥基化表面形成一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3-(2-氨乙基)-氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅烷組成；在所述硅烷化自組裝分子膜的表面沉積一銅層，并使該銅層填充于所述至少一個凹槽內(nèi)；采用化學(xué)機(jī)械拋光去除所述至少一個凹槽以外的銅以及硅烷化自組裝分子膜。
[0007]相較于現(xiàn)有技術(shù)，本發(fā)明提供的集成電路采用硅烷化自組裝分子膜作為阻擋層，由于該硅烷化自組裝分子膜末端含有易于與銅形成金屬絡(luò)合物的氮元素或硫元素，因此，更有利于起到阻擋銅擴(kuò)散以及增強(qiáng)粘附的作用；由于硅烷的碳鏈長度小于10，所述該方法制備的阻擋層厚度較小，小于2納米；另外，與現(xiàn)有的金屬以及金屬氮化物作為阻擋層相t匕，該集成電路的制備方法將簡化后端的化學(xué)機(jī)械平坦化的工藝，克服擴(kuò)散金屬及金屬氮化物阻擋層拋光難的問題。

【專利附圖】

【附圖說明】
[0008]圖1為本發(fā)明實(shí)施例提供的集成電路的結(jié)構(gòu)示意圖。
[0009]圖2為本發(fā)明實(shí)施例提供的集成電路的制備方法中在集成電路襯底的一表面覆蓋一低介電常數(shù)材料層的結(jié)構(gòu)示意圖。
[0010]圖3為在圖2結(jié)構(gòu)中的低介電常數(shù)材料層上懸涂光刻膠后的結(jié)構(gòu)示意圖。
[0011]圖4為對圖2中的光刻膠進(jìn)行圖形化處理后的結(jié)構(gòu)示意圖。
[0012]圖5為對圖4中低介電常數(shù)材料層進(jìn)行圖形化處理后的結(jié)構(gòu)示意圖。
[0013]圖6為在圖5的圖形化低介電常數(shù)材料層表面沉積硅烷化自組裝分子膜后的結(jié)構(gòu)示意圖。
[0014]圖7為在圖6的硅烷化自組裝分子膜表面沉積銅后的結(jié)構(gòu)示意圖。
[0015]圖8為經(jīng)過化學(xué)機(jī)械拋光(CMP)后形成的大馬士革鑲嵌結(jié)構(gòu)。
[0016]圖9為在圖8中的大馬士革鑲嵌結(jié)構(gòu)表面沉積保護(hù)層后的結(jié)構(gòu)示意圖。
[0017]圖10為米用3_ (2-氨乙基)-氨丙基二甲氧基娃燒或(3-疏基丙基)二甲氧基娃烷自組裝分子膜后Cu與低介電常數(shù)材料界面的界面韌性隨退火溫度的變化趨勢。
[0018]圖11為米用3_(2_氨乙基)_氨丙基二甲氧基娃燒或(3_疏基丙基)二甲氧基娃烷自組裝分子膜后集成電路電阻率隨溫度的變化趨勢。
[0019]主要元件符號說明集成電路__1_00_
集成電路襯底I ιο?
Rir介電常數(shù)材料層1102
光刻膠層\[m
形化的光刻膠層Il 104
「■槽丨丨105I
[W形化的低介電常數(shù)材料層I 106I
[^化自組裝分子膜11 10?
_層108
[X馬士革讓嵌結(jié)構(gòu)I 109
保護(hù)層_I HO_
「阻擋層I in
如下【具體實(shí)施方式】將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。

【具體實(shí)施方式】
[0020]以下將結(jié)合附圖詳細(xì)說明本發(fā)明實(shí)施例的集成電路及其制備方法。
[0021]請參閱圖1，本發(fā)明提供一種集成電路100，包括:一集成電路襯底101、一圖形化的低介電常數(shù)材料層106、一阻擋層111以及一銅層108，所述圖形化的低介電常數(shù)材料層106設(shè)置于所述集成電路襯底101的一個表面；所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面具有多個凹槽(圖未示)，該多個凹槽的深度小于所述圖形化的低介電常數(shù)材料層106的厚度；所述銅層108填充于所述多個凹槽內(nèi)，且所述銅層108的厚度等于所述凹槽的深度；所述阻擋層111設(shè)置于所述多個凹槽內(nèi)，并位于所述銅層108與所述凹槽內(nèi)壁之間，所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面與所述銅層108遠(yuǎn)離所述集成電路襯底101的表面在同一水平面上。
[0022]所述集成電路襯底101的材料可以選自硅或氮化硅(SixNy)等。
[0023]所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面為一羥基化的表面。所述圖形化的低介電常數(shù)材料層106可以選自基于硅基高分子的低介電常數(shù)材料、基于氣凝膠的低介電常數(shù)材料、基于有機(jī)物和硅氧化物的混合物的低介電常數(shù)材料、以及基于碳摻雜氧化硅的低介電常數(shù)材料等。所述圖形化的低介電常數(shù)材料層106可以通過等離子體增強(qiáng)化學(xué)氣相沉積或懸涂等方法覆蓋在所述集成電路襯底101的表面。優(yōu)選的，所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面為一羥基化表面。
[0024]可以理解，所述凹槽的數(shù)量并不限定于本實(shí)施例的多個，也可以根據(jù)實(shí)際需要設(shè)計為一個或兩個。
[0025]所述阻擋層111為一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3-(2-氨乙基)_氨丙基二甲氧基娃燒或(3-疏基丙基)二甲氧基娃燒組成。其中，3-(2-氨乙基)-氨

一 O、八丙基三甲氧基硅烷的結(jié)構(gòu)式為、\ζΝΗ2 ; (3-巰基丙基)三甲氧基硅烷的


/
一 O、
結(jié)構(gòu)式為、crsG\,、SH。由于硅烷化自組裝分子膜末端含有易于與銅形成金屬絡(luò)合物

/
的氮元素或硫元素，因此，該阻擋層111用作低介電常數(shù)材料與銅互連的阻擋層時，更有利于起到阻擋銅擴(kuò)散以及增強(qiáng)粘附的作用。另外，由于3-(2-氨乙基)-氨丙基三甲氧基硅烷以及(3-巰基丙基)三甲氧基硅烷中硅烷的碳鏈長度均小于10，所以形成的分子膜的厚度小，可以滿足集成電路特征尺寸日益減小的需要。
[0026]所述集成電路100可進(jìn)一步包括一保護(hù)層110。所述保護(hù)層110的材料可以選自集成電路的任意常用保護(hù)層。優(yōu)選的，所述保護(hù)層110選自SixNy。所述SixNy可以通過化學(xué)氣相沉積、物理氣相沉積、蒸鍍等方法沉積在所述圖形化的低介電常數(shù)材料層106、硅烷化自組裝分子膜以及銅層108遠(yuǎn)離所述集成電路襯底101的表面。
[0027]請參閱圖2-8，本發(fā)明還提供一種所述集成電路100的制備方法，其包括以下步驟:
510:提供一集成電路襯底101,在所述集成電路襯底101的一個表面上形成一低介電常數(shù)材料層102 ；
511:對所述低介電常數(shù)材料層102遠(yuǎn)離所述集成電路襯底101的一表面進(jìn)行親水化處理，使所述低介電常數(shù)材料層102具有一親水性表面；
512:在所述親水性表面覆蓋一層光刻膠層103，并對所述光刻膠層103進(jìn)行圖形化處理，獲得一圖形化的光刻膠層104 ；
513:對所述低介電常數(shù)材料層102進(jìn)行刻蝕后去除圖形化的光刻膠層104，形成一圖形化的低介電常數(shù)材料層106，該圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面具有多個凹槽105，該多個凹槽105的深度小于所述低介電常數(shù)材料層的厚度
514:對所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面進(jìn)行羥基化改性，使所述圖形化的低介電常數(shù)材料層106形成一羥基化表面；
515:在所述羥基化表面形成一硅烷化自組裝分子膜107，該硅烷化自組裝分子膜107由3_(2_氨乙基)-氨丙基二甲氧基娃燒或(3-疏基丙基)二甲氧基娃燒組成；
516:在所述硅烷化自組裝分子膜107的表面沉積一銅層108，并使該銅層108填充于所述多個凹槽內(nèi)；
517:采用化學(xué)機(jī)械拋光去除所述凹槽105以外的銅以及硅烷化自組裝分子膜。
[0028]步驟SlO中，所述集成電路襯底101的材料可以選自娃或氮化娃(SixNy)等。所述低介電常數(shù)材料層102的材料可以選自基于娃基高分子的低介電常數(shù)材料、基于氣凝膠的低介電常數(shù)材料、基于有機(jī)物和硅氧化物的混合物的低介電常數(shù)材料、以及基于碳摻雜氧化硅的低介電常數(shù)材料等。所述低介電常數(shù)材料層102可以通過等離子體增強(qiáng)化學(xué)氣相沉積或懸涂等方法覆蓋在所述集成電路襯底101的表面。
[0029]步驟Sll中，所述親水化處理可以選自微波等離子體、等離子體刻蝕(RIE)以及電感耦合等離子體刻蝕(ICP)等。優(yōu)選地，采用微波等離子體對所述低介電常數(shù)材料層102遠(yuǎn)離所述集成電路襯底101的一表面進(jìn)行親水化處理。本實(shí)施例中，所述微波等離子體選用氧氣微波等離子體，其中，頻率為2.4GHz，流量為10(T300SCCm，功率為10(T400W，壓力為0.1?0.5mbar。
[0030]步驟S12中，所述光刻膠層103可以采用懸涂等方式在所述低介電常數(shù)材料層102遠(yuǎn)離所述集成電路襯底101的一表面形成，所述懸涂轉(zhuǎn)速優(yōu)選為300(T5000rpm。可以理解，所述光刻膠層103也可以替換為壓印膠。
[0031]所述圖形化光刻膠層103的方法不限。本實(shí)施例中采用氬氣微波等離子體圖形化所述光刻膠層103，其中，微波頻率為2.4GHz，流量為10(T300SCCm，功率為10(T400W，壓力為 0.1?0.5mbar。
[0032]可以理解，所述步驟Sll和S12為可選擇的，也可以選擇其他方法，只要能夠?qū)λ龅徒殡姵?shù)材料層102進(jìn)行刻蝕，使其形成一圖形化的低介電常數(shù)材料層106，且該圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面具有多個凹槽105即可。
[0033]步驟S13中，可以采用氟碳烷與氬氣的混合氣體對所述低介電常數(shù)材料層102進(jìn)行刻蝕，從而形成一具有多個凹槽105的圖形化的低介電常數(shù)材料層106。所述氟碳烷優(yōu)選為CFx或CHFX。本實(shí)施例中，采用CF4和Ar的混合氣體對所述低介電常數(shù)材料層102進(jìn)行刻蝕，其中，量為5?lOsccm，Ar流量為3(T50sccm，功率為10(T200W，壓力為3(T70mTorr?？梢岳斫猓霭疾?05的數(shù)量也可以為一個或兩個。
[0034]步驟S14中，可以采用等離子體對所述圖形化的低介電常數(shù)材料層106遠(yuǎn)離所述集成電路襯底101的表面進(jìn)行表面羥基化改性。所述等離子體優(yōu)選純氧等離子體。具體地:將等離子體處理裝置的反應(yīng)室抽真空到2(T30Pa ;然后通入氧氣1飛分鐘，流速為2(T50sccm，壓力為50(T750mTorr ;起輝，功率為10(T200W，反應(yīng)時間為I?5分鐘；停止反應(yīng)，繼續(xù)通氧氣I飛分鐘，壓力保持在lOOlOOmTorr ;最后開腔取樣。
[0035]步驟S15中，在所述羥基化的表面形成一硅烷化自組裝分子膜107可以采用液相沉積或氣相沉積等方法。優(yōu)選地，采用液相沉積方法在所述羥基化的表面形成一硅烷化自組裝分子膜107，具體地，將步驟S14中得到的一表面覆蓋有圖形化的低介電常數(shù)材料層106的集成電路襯底浸入一硅烷化溶液中，在溶液溫度為室溫或5(T70° C的條件下沉積
0.5^12小時，其中，該硅烷化溶液中溶質(zhì)為3-(2-氨乙基)-氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅烷，溶質(zhì)的濃度為f 30mM ;溶劑為有機(jī)溶劑；水分含量為(TlOwt.%。所述氣相沉積方法可以選自超臨界二氧化碳沉積，化學(xué)反應(yīng)氣相沉積等。
[0036]步驟S16中，所述銅層108可以通過電鍍、化學(xué)鍍、蒸鍍、物理氣相沉積等方法沉積在所述硅烷化自組裝分子膜107的表面上。
[0037]步驟S17中，采用化學(xué)機(jī)械拋光去除所述凹槽105以外的銅以及硅烷化自組裝分子膜后，形成大馬士革鑲嵌結(jié)構(gòu)109。所述化學(xué)機(jī)械拋光中，拋光液可以采用傳統(tǒng)的銅拋光液，例如，氧化硅溶膠/苯駢三氮唑/雙氧水/甘氨酸拋光液等。
[0038]請參閱圖9，可以進(jìn)一步在所述大馬士革鑲嵌結(jié)構(gòu)109的表面沉積一保護(hù)層110。所述保護(hù)層110的材料可以選自集成電路的任意常用保護(hù)層。優(yōu)選的，所述保護(hù)層110選自SixNy。所述SixNy可以通過化學(xué)氣相沉積、物理氣相沉積、蒸鍍等方法沉積在大馬士革鑲嵌結(jié)構(gòu)109的表面。所述保護(hù)層110覆蓋所述圖形化的低介電常數(shù)材料層104，硅烷化自組裝分子膜107以及銅層108。
[0039]請參閱圖10，為采用3-(2-氨乙基)_氨丙基三甲氧基硅烷(AEAPTMS)或者(3-巰基丙基)三甲氧基硅烷(MPTMS)自組裝分子膜后Cu與低介電常數(shù)材料界面的界面韌性隨退火溫度的變化趨勢。由圖中可以看出，當(dāng)采用AEAPTMS自組裝分子膜作為粘附增強(qiáng)層時，其對Cu/低介電常數(shù)材料的界面韌性最大值可達(dá)7.9±0.3J/m2，當(dāng)采用MPTMS自組裝分子膜作為粘附增強(qiáng)層時，其對Cu/低介電常數(shù)材料的界面韌性最大值可達(dá)5.1±0.2J/m2。說明3-(2-氨乙基)-氨丙基三甲氧基硅烷以及(3-巰基丙基)三甲氧基硅烷這兩種自組裝分子膜與Cu以及低介電常數(shù)材料的粘附性較好，可以使Cu與低介電常數(shù)材料之間粘附性得到很大的增強(qiáng)。
[0040]請參閱圖11，為采用3-(2-氨乙基)_氨丙基三甲氧基硅烷(AEAPTMS)或者(3-巰基丙基)三甲氧基硅烷(MPTMS)自組裝分子膜后集成電路電阻率隨溫度的變化趨勢。由圖中可以看出，采用AEAPTMS自組裝分子膜或MPTMS自組裝分子膜作為阻擋層時，電阻率均能夠維持在較低的水平，且MPTMS自組裝分子膜的電阻率低于AEAPTMS自組裝分子膜。
[0041]本發(fā)明實(shí)施例提供的集成電路的制備方法具有以下優(yōu)點(diǎn)。其一、采用生長硅烷化自組裝分子膜的方法制備阻擋層，由于硅烷化自組裝分子膜末端含有易于與銅形成金屬絡(luò)合物的氮元素或硫元素，因此，在用于低介電常數(shù)與銅互連的阻擋層時，更有利于起到阻擋銅擴(kuò)散以及增強(qiáng)粘附的作用。其二、由于3-(2-氨乙基)-氨丙基三甲氧基硅烷以及(3-巰基丙基)三甲氧基硅烷中硅烷的碳鏈長度均小于10，所述該方法制備的阻擋層厚度較小，小于2納米，可以滿足集成電路特征尺寸日益減小的需要。其三、由于3-(2-氨乙基)_氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅烷形成的分子膜均為一軟膜，該分子膜的引入，可以克服金屬及金屬氮化物阻擋層拋光難的問題。將簡化制備集成電路時化學(xué)機(jī)械平坦化的工藝。
[0042]另外，本領(lǐng)域技術(shù)人員還可在本發(fā)明精神內(nèi)作其它變化，當(dāng)然這些依據(jù)本發(fā)明精神所作的變化，都應(yīng)包含在本發(fā)明所要求保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種集成電路，包括:一集成電路襯底、一低介電常數(shù)材料層、一阻擋層以及一銅層，所述低介電常數(shù)材料層設(shè)置于所述集成電路襯底的一個表面；所述低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面具有至少一個凹槽，該至少一個凹槽的深度小于所述低介電常數(shù)材料層的厚度；所述銅層設(shè)置于所述至少一個凹槽內(nèi)；所述阻擋層設(shè)置于所述至少一凹槽內(nèi)，并位于所述銅層與所述凹槽內(nèi)壁之間，其特征在于，所述阻擋層為一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3- (2-氨乙基)-氨丙基三甲氧基硅烷或(3-巰基丙基)二甲氧基娃燒組成。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述硅烷化自組裝分子膜的厚度小于2納米。
3.如權(quán)利要求1所述的集成電路，其特征在于，進(jìn)一步包括一保護(hù)層，該保護(hù)層設(shè)置于所述低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面，且覆蓋所述銅層與阻擋層。
4.如權(quán)利要求1所述的集成電路，其特征在于，所述銅層的厚度等于所述凹槽的深度。
5.一種集成電路的制備方法，包括以下步驟: 510:提供一集成電路襯底,在所述集成電路襯底的一個表面上形成一低介電常數(shù)材料層； 511:對所述低介電常數(shù)材料層進(jìn)行刻蝕，形成一圖形化的低介電常數(shù)材料層，該圖形化的低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面具有至少一個凹槽，該至少一個凹槽的深度小于所述低介電常數(shù)材料層的厚度； 512:對所述圖形化的低介電常數(shù)材料層遠(yuǎn)離所述集成電路襯底的表面進(jìn)行羥基化改性，使所述圖形化的低介電常數(shù)材料層形成一羥基化表面； 513:在所述羥基化表面形成一硅烷化自組裝分子膜，該硅烷化自組裝分子膜由3-(2-氨乙基)-氨丙基二甲氧基娃燒或(3-疏基丙基)二甲氧基娃燒組成； S14:在所述硅烷化自組裝分子膜的表面沉積一銅層，并使該銅層填充于所述至少一個凹槽內(nèi)； S15:采用化學(xué)機(jī)械拋光去除所述至少一個凹槽以外的銅以及硅烷化自組裝分子膜。
6.如權(quán)利要求5所述的集成電路的制備方法，其特征在于，步驟S15后進(jìn)一步包括一沉積保護(hù)層的步驟。
7.如權(quán)利要求5所述的集成電路的制備方法，其特征在于，所述親水化處理為微波等離子體處理、等離子體刻蝕或電感耦合等離子體刻蝕。
8.如權(quán)利要求5所述的集成電路的制備方法，其特征在于，采用氟碳烷與氬氣的混合氣體對所述低介電常數(shù)材料層進(jìn)行刻蝕形成一圖形化的低介電常數(shù)材料層。
9.如權(quán)利要求5所述的集成電路的制備方法，其特征在于，采用純氧等離子體對所述低介電常數(shù)材料薄膜遠(yuǎn)離所述集成電路襯底的表面進(jìn)行表面羥基化改性，包括以下步驟:將等離子體處理裝置的反應(yīng)室抽真空到2(T30Pa ;然后通入氧氣I飛分鐘，流速為2(T50sccm，壓力為50(T750mTorr ;起輝，功率為10(T200W，反應(yīng)時間為I?5分鐘；停止反應(yīng)，繼續(xù)通氧氣I飛分鐘，壓力保持在10(T300mTorr。
10.如權(quán)利要求5所述的集成電路的制備方法，其特征在于，在所述羥基化的表面形成一硅烷化自組裝分子膜的步驟包括:將步驟S14中得到的一表面覆蓋有圖形化的低介電常數(shù)材料層的集成電路襯底浸入一硅烷化溶液中，在溶液溫度為室溫或5(T70° C的條件下沉積0.5^12小時，其中，該硅烷化溶液中溶質(zhì)為3-(2-氨乙基)-氨丙基三甲氧基硅烷或(3-巰基丙基)三甲氧基硅烷，溶質(zhì)的濃度為f 30mM ;溶劑為有機(jī)溶劑；水分含量為O?1wt.%。
【文檔編號】H01L23/532GK104167405SQ201410343650
【公開日】2014年11月26日 申請日期:2014年7月18日 優(yōu)先權(quán)日:2014年7月18日
【發(fā)明者】趙仲愷, 何永勇, 雒建斌 申請人:清華大學(xué)