電感結(jié)構(gòu)的制作方法以及電感結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種電感結(jié)構(gòu)的制作方法和電感結(jié)構(gòu)，本發(fā)明電感結(jié)構(gòu)的制作方法包括：提供襯底；在襯底上形成介質(zhì)層和位于所述介質(zhì)層中的電感線圈，介質(zhì)層覆蓋所述電感線圈；對介質(zhì)層表面進行平坦化處理；在位于電感線圈內(nèi)部區(qū)域的介質(zhì)層中形成第一凹槽；在第一凹槽內(nèi)形成磁性層。本發(fā)明電感結(jié)構(gòu)包括上表面齊平的介質(zhì)層；位于介質(zhì)層中的電感線圈；位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中的磁性層，磁性層能夠增加電感線圈的感值，由于對介質(zhì)層表面進行平坦化處理，能夠使介質(zhì)層上表面保持齊平，不會因為電感線圈的影響而產(chǎn)生臺階，去除介質(zhì)層上的磁性材料層后，不會在臺階產(chǎn)生環(huán)狀殘留，從而能夠減小渦流，提高電感線圈的Q值，進而提高電感線圈的性能。
【專利說明】電感結(jié)構(gòu)的制作方法以及電感結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種電感結(jié)構(gòu)的制作方法以及電感結(jié)構(gòu)。
【背景技術(shù)】
[0002] 在現(xiàn)有的集成電路（例如CMOS射頻集成電路）中，電感是一種重要的電學(xué)器件， 其性能參數(shù)直接影響了集成電路的性能?，F(xiàn)有技術(shù)中，集成電路中的電感大多采用平面電 感，例如平面螺旋電感。所述平面電感為平面電感線圈結(jié)構(gòu)，平面電感線圈是金屬導(dǎo)線在襯 底或介質(zhì)層表面繞制而成，相對于傳統(tǒng)的繞線電感，平面電感具有成本低、易于集成、噪聲 小和功耗低的優(yōu)點，更重要的是能與現(xiàn)今的集成電路工藝兼容。
[0003] 現(xiàn)有技術(shù)中，在標(biāo)準CMOS工藝中，所述平面電感的面積較小，并且形成在半導(dǎo)體 襯底或者介質(zhì)層中，所述半導(dǎo)體襯底和介質(zhì)層的磁導(dǎo)率較低，使得所述平面電感的感值較 低。
[0004] 現(xiàn)有技術(shù)通過增加所述平面電感的電感線圈數(shù)量來增加平面電感的感值，或者， 通過在電感線圈的內(nèi)部設(shè)置磁性材料增加電感的感值，但是磁性材料中可能產(chǎn)生渦流，降 低了電感的Q值，電感的Q值也叫電感的品質(zhì)因素，是指電感在某一頻率的交流電壓下工作 時，所呈現(xiàn)的感抗與其等效損耗電阻之比。電感的Q值越高，其損耗越小，效率越高。所以 所述平面電感的性能有待進一步的提1?。
【發(fā)明內(nèi)容】
[0005] 本發(fā)明解決的問題提供一種電感結(jié)構(gòu)的制作方法以及電感結(jié)構(gòu)，能夠增加電感線 圈的感值，并提高電感線圈的Q值，提高電感線圈的性能。
[0006] 為解決上述問題，本發(fā)明提供一種電感結(jié)構(gòu)的制作方法，包括：
[0007] 提供襯底；
[0008] 在所述襯底上形成介質(zhì)層和位于所述介質(zhì)層中的電感線圈，所述介質(zhì)層覆蓋所述 電感線圈；
[0009] 對所述介質(zhì)層表面進行平坦化處理；
[0010] 在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中形成第一凹槽；
[0011] 在所述第一凹槽內(nèi)以及所述介質(zhì)層上形成磁性材料層；
[0012] 去除位于所述介質(zhì)層上的磁性材料層，位于所述第一凹槽內(nèi)的磁性材料層形成磁 性層。
[0013] 可選的，所述平坦化處理為化學(xué)機械研磨，在所述襯底上形成介質(zhì)層的步驟中，使 介質(zhì)層表面與電感線圈表面的最小高度差在0. 2微米到3微米的范圍內(nèi)
[0014] 可選的，在對所述介質(zhì)層表面進行平坦化處理的步驟之后，在位于所述電感線圈 內(nèi)部區(qū)域的介質(zhì)層中形成第一凹槽之前，所述電感結(jié)構(gòu)的制作方法還包括：在所述介質(zhì)層 上形成鈍化層，所述鈍化層的厚度在500埃到5000埃的范圍內(nèi)。
[0015] 可選的，形成所述第一凹槽的方法包括：在介質(zhì)層上形成具有第一開口的第一圖 形化掩膜層，所述第一開口暴露出位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層上表面；
[0016] 以所述第一圖形化掩膜層為掩膜刻蝕所述介質(zhì)層，在位于所述電感線圈內(nèi)部區(qū)域 的介質(zhì)層內(nèi)形成第一凹槽。
[0017] 可選的，在所述襯底上形成位于所述介質(zhì)層中的電感線圈的步驟中，所述制作方 法還包括：形成位于所述介質(zhì)層中的互連結(jié)構(gòu)，所述互連結(jié)構(gòu)包括焊盤，所述焊盤和電感線 圈均為頂層金屬材料。
[0018] 可選的，形成所述第一凹槽的方法包括：在所述介質(zhì)層上形成具有第一開口和第 二開口的第二圖形化掩膜層，所述第一開口暴露出位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層上 表面，所述第二開口暴露出焊盤上方的介質(zhì)層上表面；以所述第二圖形化掩膜層為掩膜，以 所述焊盤表面作為停止層，刻蝕所述介質(zhì)層形成露出焊盤表面的第二凹槽，在位于所述電 感線圈內(nèi)部區(qū)域的介質(zhì)層內(nèi)形成第一凹槽，之后去除所述第二圖形化掩膜層；
[0019] 或者，
[0020] 形成所述第一凹槽的方法包括：在所述介質(zhì)層上形成具有第二開口的第三圖形化 掩膜層，所述第二開口暴露出焊盤上方的介質(zhì)層上表面；以所述第三圖形化掩膜層為掩膜， 刻蝕所述介質(zhì)層形成露出所述焊盤表面的第二凹槽，之后去除所述第三圖形化掩膜層；在 所述介質(zhì)層表面形成具有第一開口的第四圖形化掩膜層，所述第一開口暴露出位于所述電 感線圈內(nèi)部區(qū)域的介質(zhì)層上表面；以所述第四圖形化掩膜層為掩膜刻蝕所述介質(zhì)層，在所 述第一區(qū)域內(nèi)形成第一凹槽，然后去除所述第四圖形化掩膜層。
[0021] 可選的，去除位于所述介質(zhì)層上的部分磁性材料層的方法包括：
[0022] 對所述磁性材料層進行各向異性刻蝕，去除位于所述介質(zhì)層的表面、第二凹槽內(nèi) 的部分磁性材料層，在所述第一凹槽內(nèi)形成磁性層。
[0023] 可選的，所述磁性層的材料為鐵、鈷、鎳中的一種或幾種金屬材料，或者，所述磁性 層的材料為鐵、鈷、鎳中的兩種或三種金屬的合金，或者，所述磁性層的材料為錳鋅合金。
[0024] 可選的，所述磁性材料層的材料為NiFe合金，所述NiFe合金中Ni的含量范圍為 50%?95%。
[0025] 本發(fā)明還提供一種電感結(jié)構(gòu)，包括：
[0026] 襯底；
[0027] 位于襯底上的介質(zhì)層，所述介質(zhì)層上表面齊平；
[0028] 位于所述介質(zhì)層中的電感線圈，所述介質(zhì)層覆蓋所述電感線圈；
[0029] 位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中的第一凹槽；
[0030] 位于所述第一凹槽內(nèi)的磁性層。
[0031] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：
[0032] 在本發(fā)明電感結(jié)構(gòu)的制作方法形成覆蓋所述電感線圈的介質(zhì)層之后，對所述介質(zhì) 層表面進行平坦化處理，能夠使介質(zhì)層上表面保持齊平，不容易因覆蓋電感線圈而在介質(zhì) 層表面產(chǎn)生臺階，從而改善了形成電感線圈內(nèi)部區(qū)域介質(zhì)層中的磁性層的過程中，去除介 質(zhì)層上的磁性材料層時在臺階產(chǎn)生環(huán)狀殘留的問題，進而能夠減小渦流、提高電感線圈的Q 值，進而提高電感線圈的性能。
【專利附圖】
【附圖說明】
[0033] 圖1至圖7是本發(fā)明電感結(jié)構(gòu)的制作方法一實施例各步驟的示意圖。
【具體實施方式】
[0034] 現(xiàn)有技術(shù)可以通過在電感線圈的內(nèi)部設(shè)置磁性材料增加電感的感值，但是，采用 在電感線圈的內(nèi)部設(shè)置磁性材料的方法增加電感的感值，可能在電感線圈上方介質(zhì)層的臺 階處產(chǎn)生磁性材料的殘留物，磁性材料的殘留物的形狀為環(huán)狀，在電感線圈工作時可能產(chǎn) 生較大的渦流，增大電感線圈的能量損耗，降低電感的Q值。電感的Q值也叫電感的品質(zhì)因 素，是衡量電感器件的主要參數(shù)。是指電感在某一頻率的交流電壓下工作時，所呈現(xiàn)的感抗 與其等效損耗電阻之比。電感的Q值越高，其損耗越小，效率越高。
[0035] 為了解決上述技術(shù)問題，本發(fā)明提供一種電感結(jié)構(gòu)的制作方法以及電感結(jié)構(gòu)，形 成覆蓋所述電感線圈的介質(zhì)層之后，對所述介質(zhì)層表面進行平坦化處理，能夠使介質(zhì)層上 表面保持齊平，不容易因覆蓋電感線圈而在介質(zhì)層表面產(chǎn)生臺階，從而減少了去除磁性材 料層時在臺階廣生環(huán)狀殘留的問題，進而能夠減小潤流、提1?電感線圈的Q值，進而提1?電 感線圈的性能。
[0036] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實施例做詳細的說明。
[0037] 請參考圖1，提供襯底（未示出），所述襯底的材料可以是半導(dǎo)體材料，包括硅、鍺、 鍺化硅、砷化鎵等半導(dǎo)體材料，所述襯底可以是體材料也可以是復(fù)合結(jié)構(gòu)如絕緣體上硅。所 述襯底還可以為在襯底表面形成有多層半導(dǎo)體材料層、金屬材料層的多層堆棧結(jié)構(gòu)。
[0038] 繼續(xù)參考圖1，在所述襯底上形成介質(zhì)層100和電感線圈102,所述電感線圈102 位于介質(zhì)層100中。
[0039] 需要說明的是，所述介質(zhì)層100作為半導(dǎo)體器件的層間介質(zhì)層。在所述介質(zhì)層100 內(nèi)還可以形成有插塞等金屬互連結(jié)構(gòu)。所述介質(zhì)層100的材料為低K介電材料或超低K介 電材料，所述介質(zhì)層100的材料還可以是氧化硅、氮化硅等常見介質(zhì)材料。
[0040] 本領(lǐng)域的技術(shù)人員可以根據(jù)介質(zhì)層100中形成的半導(dǎo)體器件選擇介質(zhì)層100的類 型，因此所述介質(zhì)層100的類型不應(yīng)限制本發(fā)明的保護范圍。
[0041] 本實施例中，所述介質(zhì)層100的材料為氧化硅。所述介質(zhì)層100中形成有電感線 圈102,所述電感線圈102為平面電感線圈結(jié)構(gòu)。圖1中僅示出了電感線圈的部分橫截面示 意圖。
[0042] 需要說明的是，本發(fā)明對電感線圈102的具體結(jié)構(gòu)不做限制，在其他實施例中，電 感線圈102還可以為立體電感線圈結(jié)構(gòu)，電感線圈102還可以包括除線圈外的其他結(jié)構(gòu)，如 引腳和連接導(dǎo)體等，電感線圈102的結(jié)構(gòu)可以為現(xiàn)有技術(shù)中電感線圈所采用的任意結(jié)構(gòu)。
[0043] 在本實施例中，在形成位于介質(zhì)層100中的電感線圈102的步驟中，在所述介質(zhì)層 100內(nèi)還形成下層金屬層203、位于所述下層金屬層203上方的焊盤201以及連接所述焊盤 201和下層金屬層203的互連件202,所述焊盤201以及連接所述焊盤201和下層金屬層 203的互連件202構(gòu)成互連結(jié)構(gòu)101。
[0044] 所述電感線圈102和焊盤201均為頂層金屬材料，由于頂層金屬材料與介質(zhì)層100 下方襯底之間的距離較大，可以降低電感線圈102與襯底之間的寄生電容，并且所述頂層 金屬的厚度較大，可以降低所述電感線圈的電阻，減少損耗。所述下層金屬層203可以是金 屬互連線，用于與襯底100下方的半導(dǎo)體器件連接。
[0045] 在形成介質(zhì)層100、電感線圈102和互連結(jié)構(gòu)101過程中，可以采用本領(lǐng)域的慣用 方法，一種常用的方法為：先沉積第一介質(zhì)層，再在部分厚度的介質(zhì)層100上形成下層金屬 層203,再在部分厚度的介質(zhì)層100和下層金屬層203上繼續(xù)沉積第二介質(zhì)層，再在第二介 質(zhì)層上形成互連件202,在第二介質(zhì)層和互連件202上繼續(xù)沉積第三介質(zhì)層，再在第三介質(zhì) 層上形成焊盤201和電感線圈102,在第三介質(zhì)層上和焊盤201和電感線圈102上繼續(xù)沉積 第四介質(zhì)層。第一、第二、第三、第四介質(zhì)層構(gòu)成介質(zhì)層100。
[0046] 這樣所述介質(zhì)層100填充于電感線圈102以及互連結(jié)構(gòu)101的空隙中，并且覆蓋 于電感線圈102以及互連結(jié)構(gòu)101的上表面。由于介質(zhì)層100覆蓋于電感線圈102以及互 連結(jié)構(gòu)101表面，位于電感線圈102以及互連結(jié)構(gòu)101上的介質(zhì)層100上表面高于介質(zhì)層 100其余區(qū)域的上表面，在電感線圈102上方的介質(zhì)層100或形成如圖1圈中所示的臺階 99 〇
[0047] 在本實施例中，使介質(zhì)層100的上表面的最低端高于電感線圈102上表面，介質(zhì)層 100的上表面的最低端與電感線圈102上表面的高度差D1在0. 2微米到3微米的范圍內(nèi)，以 為后續(xù)進行的平坦化工藝提供預(yù)留量。如果介質(zhì)層100的上表面的最低端與電感線圈102 上表面的高度差D1小于0.2微米，平坦化工藝可能無法進行或損害到電感線圈102,如果介 質(zhì)層100的上表面的最低端與電感線圈102上表面的高度差D1大于3微米，則平坦化工藝 進行時間較長，材料耗費也較大，但是本發(fā)明對介質(zhì)層100的上表面的最低端與電感線圈 102上表面的高度差D1是否在0. 2微米到3微米的范圍內(nèi)不做限制，在其他實施例中，如果 介質(zhì)層100的上表面與電感線圈102上表面之間還形成有其他結(jié)構(gòu)，或是介質(zhì)層100的耐 磨程度不同，介質(zhì)層100的上表面的最低端與電感線圈102上表面的高度差D1還可以不在 0.2微米到3微米的范圍內(nèi)。
[0048] 參考圖2,對所述介質(zhì)層100表面進行平坦化處理，使介質(zhì)層100上表面齊平。
[0049] 具體地，在本實施例中，對所述介質(zhì)層100表面進行化學(xué)機械研磨，去掉部分厚度 的介質(zhì)層100,使介質(zhì)層100上表面齊平。
[0050] 與現(xiàn)有技術(shù)對介質(zhì)層不會進行平坦化處理，并且介質(zhì)層上表面的最低端低于電感 線圈的上表面的方案相比，在本發(fā)明中，介質(zhì)層100上表面的最低端高于電感線圈102的上 表面，對所述介質(zhì)層100表面進行平坦化處理的作用在于：進行化學(xué)機械研磨之后，介質(zhì)層 100的上表面齊平，臺階99被去除，后續(xù)在介質(zhì)層100上形成磁性材料層并刻蝕以形成磁性 層之后，不容易在介質(zhì)層100的臺階99處形成殘留物。
[0051] 參考圖3,本實施例在對所述介質(zhì)層100表面進行平坦化處理的步驟之后，在所述 介質(zhì)層100上形成鈍化層103。
[0052] 所述鈍化層103的材料為氮化硅，鈍化層103的作用是保護介質(zhì)層100和電感線 圈102不受外界的水等污染物侵蝕，但是本發(fā)明對是否形成鈍化層103不做限制，對鈍化層 103的材料也不做限制，在其他實施例中，還可以不設(shè)置所述鈍化層103,所述鈍化層103的 材料還可以是氮化鈦等。
[0053] 由于進行化學(xué)機械研磨之后，介質(zhì)層100的上表面齊平，在所述介質(zhì)層上形成鈍 化層103之后，鈍化層103的上表面也齊平。所述鈍化層103的厚度在500埃到5000埃的 范圍內(nèi)，當(dāng)鈍化層103的厚度大于5000埃時，生產(chǎn)成本較高，當(dāng)鈍化層103的厚度小于500 埃時，不能保證保護介質(zhì)層100和電感線圈102不受外界的水等污染物侵蝕。但是本發(fā)明 對鈍化層103的厚度不做限制，在其他實施例中，所述鈍化層103的厚度還可以不在500埃 到5000埃的范圍內(nèi)。
[0054] 請參考圖4,在所述介質(zhì)層100表面形成具有第一開口 302和第二開口 301的第二 圖形化掩膜層104。在本實施例中，由于形成了鈍化層103,在所述鈍化層103表面形成具 有第一開口 302和第二開口 301的第二圖形化掩膜層104,所述第一開口 302暴露出位于電 感線圈102內(nèi)部區(qū)域介質(zhì)層100上的鈍化層103表面，所述第二開口 301暴露出焊盤201 上方的鈍化層103表面。所述第二圖形化掩膜層104內(nèi)的第一開口 302和第二開口 301分 別定義了后續(xù)在介質(zhì)層100和鈍化層103內(nèi)形成的第一凹槽的位置以及在焊盤201上形成 的第二凹槽的位置。所述第二圖形化掩膜層104的材料可以是光刻膠層或氧化硅等其它掩 膜層材料。所述第一開口 302的數(shù)量可以是一個或多個。
[0055] 請參考圖5,以所述第二圖形化掩膜層104(請參考圖4)為掩膜，以所述焊盤201 表面作為停止層，刻蝕所述介質(zhì)層1〇〇和鈍化層103,形成露出所述焊盤201表面的第二凹 槽402,在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層100和鈍化層中103形成第一凹槽401，然 后去除所述第二圖形化掩膜層104。
[0056] 刻蝕所述介質(zhì)層100和鈍化層103的工藝可以是各向異性刻蝕工藝。本實施例 中，采用干法刻蝕工藝刻蝕所述介質(zhì)層100和鈍化層103,所述干法刻蝕工藝采用的刻蝕氣 體可以是CF 4、CHF3、C2F6中的一種或幾種組合。所述刻蝕過程可以通過刻蝕時間控制，所述 刻蝕工藝以所述焊盤201作為刻蝕停止層。
[0057] 需要說明的是，為了確保充分暴露出焊盤201的表面，當(dāng)刻蝕所述介質(zhì)層100和鈍 化層103到達焊盤201表面時，還會進行一定時間的過刻蝕直至所述刻蝕過程達到預(yù)設(shè)的 刻蝕時間。由于所述焊盤201在所述干法刻蝕過程的刻蝕速率很低，所述第二凹槽402的 深度與焊盤201表面到其上方的鈍化層103的表面之間的距離基本相同。所述過刻蝕的過 程中，所述第一凹槽401的深度會繼續(xù)加深，直到刻蝕停止。所以，所述第一凹槽401的深 度略大于第二凹槽402的深度，所述第一凹槽401的深度由所述焊盤201表面到達鈍化層 103表面的距離以及過刻蝕的時間決定。
[0058] 形成所述第一凹槽401和第二凹槽402之后，采用濕法刻蝕工藝或者灰化工藝去 除所述第二圖形化掩膜層104。所述第二凹槽402用于暴露出焊盤201的表面，以便在所述 焊盤201的表面形成焊球，以形成封裝結(jié)構(gòu)。所述第一凹槽401的寬度范圍為0. 1微米? 10微米，可以形成多個第一凹槽401，相鄰第一凹槽401之間的間距范圍為0.3微米?20 微米。所述第一凹槽401位于電感線圈102內(nèi)部區(qū)域的介質(zhì)層中，以便于使形成于第一凹 槽401內(nèi)的磁性層被電感線圈102包圍，可以提高通過所述電感線圈102內(nèi)的磁通量，從而 提高所述電感線圈102的電感值。
[0059] 本實施例中，所述第一凹槽401與焊盤201頂部的第二凹槽402同時形成，需要一 次光刻-刻蝕過程，不需要增加額外的掩膜層，在形成位于所述焊盤201表面的第二凹槽 402的基礎(chǔ)上，同時形成了第一凹槽401，與現(xiàn)有的工藝兼容，可以簡化工藝流程，降低工藝 成本。
[0060] 在其他實施例中，所述介質(zhì)層100上也可以不形成所述鈍化層103,在形成第一凹 槽401和第二凹槽402的步驟中，在介質(zhì)層100表面形成具有第一開口 302和第二開口 301 的第二圖形化掩膜層104,所述第一開口 302暴露出位于電感線圈102內(nèi)部區(qū)域介質(zhì)層100 表面，所述第二開口 301暴露出焊盤201上方的介質(zhì)層100表面。以所述第二圖形化掩膜層 104為掩膜，以所述焊盤201表面作為停止層，刻蝕所述介質(zhì)層100,形成露出所述焊盤201 表面的第二凹槽402,在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層100形成第一凹槽401，然后 去除所述第二圖形化掩膜層104。
[0061] 在本發(fā)明的其它實施例中，也可以分別形成所述第一凹槽401和第二凹槽402。
[0062] 具體的，分別形成所述第一凹槽401和第二凹槽402的方法可以是：在所述鈍化層 103表面形成具有第二開口的第三圖形化掩膜層，所述第二開口暴露出焊盤201上方的鈍 化層103表面；以所述第三圖形化掩膜層為掩膜，刻蝕所述介質(zhì)層100和鈍化層103,形成 露出焊盤201表面的第二凹槽402,然后去除所述第三圖形化掩膜層；在所述鈍化層103表 面形成具有第一開口的第四圖形化掩膜層，所述第一開口暴露出位于電感線圈102內(nèi)部區(qū) 域介質(zhì)層100上的鈍化層103部分表面；以所述第四圖形化掩膜層為掩膜刻蝕所述介質(zhì)層 100和鈍化層103,在所述位于電感線圈102內(nèi)部區(qū)域的介質(zhì)層100和鈍化層103內(nèi)形成第 一凹槽401，然后去除所述第四圖形化掩膜層?？梢圆捎蒙鲜龇椒ǎ谒龊副P201上形成 第二凹槽402之后，再形成第一凹槽401 ;也可以先形成所述第一凹槽401之后，再形成所 述第二凹槽402。
[0063] 在所述第一凹槽401和第二凹槽402分開形成的情況下，所述第二凹槽402的深 度依舊是焊盤203表面與其上方的鈍化層103表面的距離，而第一凹槽401的深度則可以 大于或者小于所述第二凹槽402的深度。發(fā)明人通過研究發(fā)現(xiàn)，所述第一凹槽401的深度 越大，后續(xù)在所述第一凹槽401內(nèi)形成的磁性層的厚度越大，對電感線圈102的性能提高越 大。所以，本發(fā)明的具體實施例中，可以在單獨刻蝕所述第一凹槽401的過程中，適當(dāng)加大 所述第一凹槽401的深度，以最大程度的提高所述電感線圈102的性能。
[0064] 需要說明的是，所述介質(zhì)層100上也可以不形成所述鈍化層103,在分開形成第一 凹槽401和第二凹槽402的步驟中，在所述介質(zhì)層100表面形成具有第二開口的第三圖形 化掩膜層，所述第二開口暴露出焊盤201上方的介質(zhì)層100表面；以所述第三圖形化掩膜層 為掩膜，刻蝕所述介質(zhì)層100,形成露出焊盤201表面的第二凹槽402,然后去除所述第三圖 形化掩膜層；在所述介質(zhì)層100表面形成具有第一開口的第四圖形化掩膜層，所述第一開 口暴露出位于電感線圈102內(nèi)部區(qū)域介質(zhì)層100部分表面；以所述第四圖形化掩膜層為掩 膜刻蝕所述介質(zhì)層100,在所述位于電感線圈102內(nèi)部區(qū)域的介質(zhì)層100內(nèi)形成第一凹槽 401，然后去除所述第四圖形化掩膜層。
[0065] 需要說明的是，在本實施例中，所述第一凹槽401的底部低于電感線圈102(更具 體地說，低于電感線圈102的底部），使得后續(xù)第一凹槽401中形成的磁性層被電感線圈 102包圍的部分較大，有利于提高磁導(dǎo)率，能夠提高所述電感線圈102的電感值。但是本發(fā) 明對所述第一凹槽401的底部是否低于電感線圈102的底部不做限制，在其他實施例中，所 述第一凹槽401的底部還可以高于電感線圈102的底部。
[0066] 在本發(fā)明的其它實施例中，所述介質(zhì)層100內(nèi)未形成焊盤，可以只在介質(zhì)層100中 單獨形成第一凹槽401。具體地，在鈍化層103上形成具有第一開口的第一圖形化掩膜層， 所述第一開口位于電感線圈102內(nèi)部區(qū)域介質(zhì)層100上的鈍化層103表面；以所述第一圖 形化掩膜層為掩膜刻蝕所述介質(zhì)層100和鈍化層103,在位于電感線圈102內(nèi)部區(qū)域的介質(zhì) 層100和鈍化層103內(nèi)形成第一凹槽。
[0067] 需要說明的是，所述介質(zhì)層100上也可以不形成所述鈍化層103,在單獨形成第一 凹槽401的步驟中，在介質(zhì)層100上形成具有第一開口的第一圖形化掩膜層，所述第一開口 位于電感線圈102內(nèi)部區(qū)域介質(zhì)層100表面；以所述第一圖形化掩膜層為掩膜刻蝕所述介 質(zhì)層100,在位于電感線圈102內(nèi)部區(qū)域的介質(zhì)層100內(nèi)形成第一凹槽401。
[0068] 請參考圖6,在所述鈍化層103表面、第一凹槽401內(nèi)以及第二凹槽402的內(nèi)壁表 面形成磁性材料層105。
[0069] 所述磁性材料層105的材料為高磁導(dǎo)率的材料，例如：所述磁性材料層105的材 料可以是鐵、鈷、鎳中的一種或幾種金屬材料，或者，所述磁性材料層105的材料可以是鐵、 鈷、鎳中的兩種或三種金屬的合金，或者，所述磁性材料層105的材料是錳鋅合金等材料。
[0070] 所述磁性材料層105可以是具有較高的弱磁場磁導(dǎo)率的磁性材料。本實施例中， 采用的磁性材料層105的材料為NiFe合金。所述磁性材料層105中Ni的含量范圍50%? 95%。所述磁性材料層105的形成工藝可以是化學(xué)氣相沉積工藝或物理氣相沉積工藝。
[0071] 本實施例中，采用濺射工藝形成所述磁性材料層105。具體的，所述濺射工藝采用 的靶材為NiFe合金，其中Ni和Fe的比例范圍為50%?95%，所述靶材中Ni和Fe的比例 決定了后續(xù)形成的磁性材料層105中的Ni和Fe的比例，濺射反應(yīng)腔內(nèi)壓強為lE-9Torr? lE-8Torr，濺射溫度范圍為100°C?300°C ;形成的所述磁性材料層105的厚度為100埃? 50000埃，所述磁性材料層105的厚度與所述第一凹槽401深度的1/2相當(dāng)或者略大于所述 第一凹槽401深度1/2,從而可以使得第一凹槽401兩側(cè)側(cè)壁表面形成的磁性材料層發(fā)生 閉合，填充滿所述第一凹槽401的下部分或者填充滿整個第一凹槽401，僅在所述第一凹槽 401上方有部分未閉合區(qū)域，或者所述磁性材料層105在第一凹槽401上方完全閉合。
[0072] 請參考圖7,對所述磁性材料層105進行各向異性刻蝕，去除位于所述鈍化層103 表面、第二凹槽402表面的部分磁性材料層105,位于第二凹槽401內(nèi)的磁性材料層105被 保留，形成磁性層106。
[0073] 由于集成電路中器件的電流較低，形成的電感線圈102的磁場強度都比較低，而 所述磁性層106具有較高的磁導(dǎo)率，本實施例中，采用的磁性層106的材料為NiFe合金，具 有較高的弱磁場磁導(dǎo)率，能夠在較低磁場下具有較高的磁導(dǎo)率，能夠提高所述電感線圈102 的電感值，從而提高電感線圈102的性能。
[0074] 此外，在本實施例中，所述第一凹槽401的寬度范圍為0. 1微米?10微米，可選 的，所述第一凹槽401的寬度在0. 1微米?1微米，這樣在第一凹槽401中形成的磁性層 106為細長的"針狀"，有利于在電感線圈工作時，減小磁性層106中產(chǎn)生的渦流，進而減小 電感線圈102的能量損失，提高電感線圈102的Q值，從而提高電感線圈102的性能。
[0075] 本實施例中，采用等離子體刻蝕工藝刻蝕所述磁性材料層105,所述等離子體刻蝕 工藝為各向異性刻蝕工藝，具體的，所述等離子體刻蝕刻蝕采用的刻蝕氣體為Ar。
[0076] 需要說明的是，去除位于所述鈍化層103表面、第二凹槽402表面的部分磁性材料 層之后，在第二凹槽402的側(cè)壁表面上會有殘留的部分磁性材料層107。但是，由于在第二 凹槽402的側(cè)壁表面上會有殘留的部分磁性材料層107距離電感線圈102較遠，因此對電 感線圈102的性能影響不大。
[0077] 結(jié)合參考圖1、圖7,在電感線圈102上方的介質(zhì)層100會形成如圖1圈中所示的 臺階99,如果不對介質(zhì)層100進行平坦化工藝，鈍化層103上也會形成與臺階99對應(yīng)的臺 階，由于在去除位于所述鈍化層103上的磁性材料層的步驟之后，鈍化層103的臺階上會殘 留部分磁性材料層，在去除磁性材料層105的步驟之后，鈍化層103的臺階上會殘留部分磁 性材料層，殘留的部分磁性材料層會形成類似圖7中第二凹槽402的側(cè)壁表面上殘留的環(huán) 狀結(jié)構(gòu)，在電感線圈102工作時，環(huán)狀結(jié)構(gòu)中可能產(chǎn)生渦流，消耗電感線圈102的能量，影響 電感線圈102的Q值。磁性層106位于臺階99的包圍中，因此，臺階99上殘留部分磁性材 料層105中產(chǎn)生的渦流較大，對電感線圈102的Q值影響較大，損害電感線圈102的性能。
[0078] 與未對介質(zhì)層進行平坦化處理相比，本發(fā)明的電感結(jié)構(gòu)的制作方法中，介質(zhì)層100 的上表面齊平，相應(yīng)的，鈍化層103的上表面之間齊平，不會形成臺階，在磁性層106周圍不 會形成包圍磁性層106的環(huán)狀結(jié)構(gòu)，減小了渦流，提高了電感線圈102的性能。
[0079] 此外，如果不對介質(zhì)層100進行平坦化處理，鈍化層103上也會形成與臺階99對 應(yīng)的臺階，由于在去除位于所述鈍化層上的磁性材料層的步驟之后，鈍化層103的臺階上 會殘留部分磁性材料層，所以需要再對鈍化層103表面進行一次各向同性刻蝕，如濕法刻 蝕，以去除鈍化層103的臺階上會殘留部分磁性材料層，但是NiFe合金的磁性材料層很難 被濕法刻蝕去除干凈，并且濕法刻蝕可能損傷電感線圈102等其他部分。本發(fā)明的電感結(jié) 構(gòu)的制作方法中，在磁性層106周圍不會形成包圍磁性層106的環(huán)狀結(jié)構(gòu)，僅需要進行各向 異性刻蝕就能得到性能較好的電感線圈，省去了各向同性的刻蝕步驟，減小了電感線圈102 等其他部分受到損傷的概率。
[0080] 此外，需要說明的是，當(dāng)電感線圈102需要進行3D封裝時，通常平坦的表面更有利 于封裝工藝，由于本發(fā)明電感結(jié)構(gòu)的制作方法所形成的半導(dǎo)體結(jié)構(gòu)具有平坦的表面，更有 利于進行3D封裝工藝。
[0081] 本發(fā)明還提供一種采用本發(fā)明提供的電感結(jié)構(gòu)的制作方法所形成的半導(dǎo)體結(jié)構(gòu)， 可以繼續(xù)參考圖7。所述電感結(jié)構(gòu)包括：
[0082] 襯底（未示出）；
[0083] 位于襯底上的介質(zhì)層100,所述介質(zhì)層100上表面齊平；
[0084] 在本實施例中，介質(zhì)層100上還覆蓋有鈍化層103,所述鈍化層103上表面齊平。
[0085] 位于所述介質(zhì)層100中的電感線圈102 ;
[0086] 位于所述電感線圈102內(nèi)部區(qū)域的介質(zhì)層100中的第一凹槽401，位于所述第一凹 槽401內(nèi)的磁性層106,所述磁性層106能提高所述電感線圈102工作時的磁通量。
[0087] 所述磁性層106的材料為高磁導(dǎo)率的軟磁材料，例如可以是鐵、鈷、鎳中的一種或 幾種金屬材料，或者鐵、鈷、鎳中的兩種或三種金屬的合金、或者錳鋅合金等其它高磁導(dǎo)率 材料，特別的，所述磁性層106可以是具有較高的弱磁場磁導(dǎo)率的磁性材料。本實施例中， 所述磁性層106的材料為NiFe合金，其中Ni的含量為50%?95%。
[0088] 在本實施例中，所述介質(zhì)層100內(nèi)還具有下層金屬層201、位于所述下層金屬層 201上方的焊盤203以及連接所述焊盤203和下層金屬層201的互連件202。下層金屬層 201、互連件202以及焊盤203構(gòu)成互連結(jié)構(gòu)101，所述焊盤203頂部具有第二凹槽402。所 述介質(zhì)層100表面形成有鈍化層103,所述鈍化層103用于保護所述鈍化層103,所述鈍化 層103的材料為氮化硅。
[0089] 需要說明的是，所述鈍化層103的作用是保護介質(zhì)層100和電感線圈102不受水 和其他污染物的侵蝕，但是本發(fā)明對介質(zhì)層100上還覆蓋有鈍化層102不做限制，在其他實 施例中，所述介質(zhì)層100上還可以不覆蓋鈍化層103。
[0090] 由于所述電感線圈102內(nèi)部區(qū)域的介質(zhì)層100中內(nèi)形成有磁性層106,并且所述磁 性層106具有較高的磁導(dǎo)率，使得通過所述電感線圈102的磁通量增加，可以提高電感線圈 102的電感值，從而提高電感線圈102的性能。
[0091] 在本實施例中，所述第一凹槽401的寬度范圍為0. 1微米?10微米，可選的，所述 第一凹槽401的寬度在0. 1微米?1微米，這樣在第一凹槽401中形成的磁性層106為細 長的"針狀"，有利于在電感線圈102工作時，減小磁性層106中產(chǎn)生的渦流，進而減小電感 線圈102的能量損失，提高電感線圈102的Q值，從而進一步提高電感線圈102的性能。
[0092] 綜上所述，本發(fā)明實施例中，在被電感線圈102包圍的第一區(qū)域I內(nèi)形成第一凹槽 401，然后在所述第一凹槽401內(nèi)形成磁性層106,所屬磁性層106能夠提高通過所述電感線 圈102的磁通量，從而提高所述電感線圈102的電感值，提高電感線圈102性能。
[0093] 本發(fā)明的電感結(jié)構(gòu)中，介質(zhì)層100的上表面齊平，沒有臺階，在磁性層106周圍不 會形成包圍磁性層106的環(huán)狀結(jié)構(gòu)，減小電感線圈102附近的渦流，降低了電感線圈102工 作時的能量消耗，提高了電感線圈102的性能。
[0094] 此外，需要說明的是，當(dāng)電感線圈需要進行3D封裝時，通常平坦的表面更有利于 封裝工藝，由于本發(fā)明電感結(jié)構(gòu)的制作方法所形成的半導(dǎo)體結(jié)構(gòu)具有平坦的表面，更有利 于進行3D封裝工藝。
[〇〇95] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準。
【權(quán)利要求】
1. 一種電感結(jié)構(gòu)的制作方法，其特征在于，包括： 提供襯底； 在所述襯底上形成介質(zhì)層和位于所述介質(zhì)層中的電感線圈，所述介質(zhì)層覆蓋所述電感 線圈； 對所述介質(zhì)層表面進行平坦化處理； 在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中形成第一凹槽； 在所述第一凹槽內(nèi)以及所述介質(zhì)層上形成磁性材料層； 去除位于所述介質(zhì)層上的磁性材料層，位于所述第一凹槽內(nèi)的磁性材料層形成磁性 層。
2. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，所述平坦化處理為化學(xué) 機械研磨，在所述襯底上形成介質(zhì)層的步驟中，使介質(zhì)層表面與電感線圈表面的最小高度 差在0. 2微米到3微米的范圍內(nèi)。
3. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，在對所述介質(zhì)層表面進 行平坦化處理的步驟之后，在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中形成第一凹槽之前， 所述電感結(jié)構(gòu)的制作方法還包括：在所述介質(zhì)層上形成鈍化層，所述鈍化層的厚度在500 埃到5000埃的范圍內(nèi)。
4. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，形成所述第一凹槽的方 法包括：在介質(zhì)層上形成具有第一開口的第一圖形化掩膜層，所述第一開口暴露出位于所 述電感線圈內(nèi)部區(qū)域的介質(zhì)層上表面； 以所述第一圖形化掩膜層為掩膜刻蝕所述介質(zhì)層，在位于所述電感線圈內(nèi)部區(qū)域的介 質(zhì)層內(nèi)形成第一凹槽。
5. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，在所述襯底上形成位于 所述介質(zhì)層中的電感線圈的步驟中，所述制作方法還包括：形成位于所述介質(zhì)層中的互連 結(jié)構(gòu)，所述互連結(jié)構(gòu)包括焊盤，所述焊盤和電感線圈均為頂層金屬材料。
6. 根據(jù)權(quán)利要求5所述的電感結(jié)構(gòu)的制作方法，其特征在于，形成所述第一凹槽的方 法包括：在所述介質(zhì)層上形成具有第一開口和第二開口的第二圖形化掩膜層，所述第一開 口暴露出位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層上表面，所述第二開口暴露出焊盤上方的介 質(zhì)層上表面；以所述第二圖形化掩膜層為掩膜，以所述焊盤表面作為停止層，刻蝕所述介 質(zhì)層形成露出焊盤表面的第二凹槽，在位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層內(nèi)形成第一凹 槽，之后去除所述第二圖形化掩膜層； 或者， 形成所述第一凹槽的方法包括：在所述介質(zhì)層上形成具有第二開口的第三圖形化掩膜 層，所述第二開口暴露出焊盤上方的介質(zhì)層上表面；以所述第三圖形化掩膜層為掩膜，刻蝕 所述介質(zhì)層形成露出所述焊盤表面的第二凹槽，之后去除所述第三圖形化掩膜層；在所述 介質(zhì)層表面形成具有第一開口的第四圖形化掩膜層，所述第一開口暴露出位于所述電感線 圈內(nèi)部區(qū)域的介質(zhì)層上表面；以所述第四圖形化掩膜層為掩膜刻蝕所述介質(zhì)層，在所述第 一區(qū)域內(nèi)形成第一凹槽，然后去除所述第四圖形化掩膜層。
7. 根據(jù)權(quán)利要求6所述的電感結(jié)構(gòu)的制作方法，其特征在于，去除位于所述介質(zhì)層上 的部分磁性材料層的方法包括： 對所述磁性材料層進行各向異性刻蝕，去除位于所述介質(zhì)層的表面、第二凹槽內(nèi)的部 分磁性材料層，在所述第一凹槽內(nèi)形成磁性層。
8. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，所述磁性層的材料為鐵、 鈷、鎳中的一種或幾種金屬材料，或者，所述磁性層的材料為鐵、鈷、鎳中的兩種或三種金屬 的合金，或者，所述磁性層的材料為錳鋅合金。
9. 根據(jù)權(quán)利要求1所述的電感結(jié)構(gòu)的制作方法，其特征在于，所述磁性材料層的材料 為NiFe合金，所述NiFe合金中Ni的含量范圍為50 %?95 %。
10. -種采用權(quán)利要求1至9中任意一項制作方法所形成的電感結(jié)構(gòu)，其特征在于，包 括： 襯底； 位于襯底上的介質(zhì)層，所述介質(zhì)層上表面齊平； 位于所述介質(zhì)層中的電感線圈，所述介質(zhì)層覆蓋所述電感線圈； 位于所述電感線圈內(nèi)部區(qū)域的介質(zhì)層中的第一凹槽； 位于所述第一凹槽內(nèi)的磁性層。
【文檔編號】H01L21/768GK104091781SQ201410352936
【公開日】2014年10月8日 申請日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】黎坡 申請人:上海華虹宏力半導(dǎo)體制造有限公司