晶片封裝體的制作方法
【專利摘要】本發(fā)明提供一種晶片封裝體，包括：一半導體基底，具有一第一表面及與第一表面相對的一第二表面；一介電層，位于半導體基底的第一表面上，其中介電層包括一開口，開口露出一導電墊；一側邊凹陷，至少位于半導體基底的一第一側邊，且由第一表面朝第二表面延伸；一上凹陷，至少位于導電墊外側的介電層的一側邊；一導線，電性連接導電墊，且延伸至上凹陷及側邊凹陷。本發(fā)明不僅能夠有效降低晶片封裝體的整體尺寸，還可增加晶片封裝體的輸出信號的布局彈性。
【專利說明】晶片封裝體

【技術領域】
[0001]本發(fā)明有關于一種晶片封裝體，特別是有關于以晶圓級封裝制程所形成的晶片封裝體。

【背景技術】
[0002]傳統(tǒng)晶片封裝體的制程涉及多道的圖案化制程與材料沉積制程，不僅耗費生產成本，亦需較長的制程時間。
[0003]因此，業(yè)界亟需更為簡化與快速的晶片封裝技術。


【發(fā)明內容】

[0004]本發(fā)明提供一種晶片封裝體，包括:一半導體基底，具有一第一表面及與第一表面相對的一第二表面；一介電層，位于半導體基底的第一表面上，其中介電層包括一開口，開口露出一導電墊；一側邊凹陷，至少位于半導體基底的一第一側邊，且由第一表面朝第二表面延伸；一上凹陷，至少位于導電墊外側的介電層的一側邊；一導線，電性連接導電墊，且延伸至上凹陷及側邊凹陷。
[0005]本發(fā)明不僅能夠有效降低晶片封裝體的整體尺寸，還可增加晶片封裝體的輸出信號的布局彈性。

【專利附圖】

【附圖說明】
[0006]圖1A繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的平面示意圖。
[0007]圖1B繪示出沿著圖1A中的剖線1B-1B’的剖面示意圖。
[0008]圖2至6繪示出側邊凹陷的設置的各種實施例的平面示意圖。
[0009]圖7A及8A繪示出具有密封環(huán)的晶片封裝體的不同實施例的平面示意圖。
[0010]圖7B及8B分別繪示出沿著圖7A及8A中的剖線7B-7B’及8B-8B’的剖面示意圖。
[0011]圖9-12繪示出導線的各種實施例的平面示意圖。
[0012]圖13、14Α、15Α、16Α-1、16Α-2及17至22繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0013]圖14B、15B及16B繪示出不同于圖14A、15A、16A-1及16A-2的另一實施例的剖面示意圖。
[0014]其中，附圖中符號的簡單說明如下:
[0015]100半導體基底
[0016]100a 第一表面
[0017]100b 第二表面
[0018]101、102、103、104半導體基底的側邊
[0019]110晶片區(qū)
[0020]120預定切割區(qū)
[0021]130介電層
[0022]150、152 導電墊
[0023]160絕緣層
[0024]200、200a、200b、210 側邊凹陷
[0025]220、230 凹陷
[0026]250密封環(huán)
[0027]250a、250b、250c、250d 密封環(huán)的邊
[0028]300、301、302、305、306、307 導線
[0029]303a、303b、304a、304b 導線的部分
[0030]401A、401B、402、403A、404 罩幕層
[0031]403B圖案化罩幕層
[0032]410,430 粘著層
[0033]420暫時基底
[0034]440支撐基底
[0035]500晶片封裝體
[0036]600電路板
[0037]610接觸墊
[0038]620導電結構
[0039]Aa、Ab底部面積
[0040]Da、Db凹陷深度
[0041]SC切割道
[0042]X、X’ 距離。

【具體實施方式】
[0043]以下將詳細說明本發(fā)明實施例的制作與使用方式。然應注意的是，本發(fā)明提供許多可供應用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0044]本發(fā)明一實施例的晶片封裝體可用以封裝微機電系統(tǒng)晶片。然其應用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關于光電元件(optoelectronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測元件、發(fā)光二極管(light-emitting d1des ;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(microactuators)、表面聲波兀件(surface acoustic wave devices)、壓力感測器(processsensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
[0045]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0046]以下配合圖1A及1B說明本發(fā)明一實施例的晶片封裝體，其中圖1A繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的平面示意圖，且圖1B繪示出沿著圖1A中的剖線1B-1B’的剖面示意圖。
[0047]在本實施例中，晶片封裝體包括一半導體基底100、多個導電墊150、一介電層130、一絕緣層160、多個導線300、一側邊凹陷200。半導體基底100具有一第一表面100a及與其相對的一第二表面100b，且包括一晶片區(qū)110及圍繞晶片區(qū)110的一預定切割區(qū)120，其中晶片區(qū)110內包括一裝置區(qū)115，如圖1A所示。裝置區(qū)115中可包括(但不限于)感測元件，例如影像感測元件。在一實施例中，半導體基底100為一硅晶圓，以利于進行晶圓級封裝。
[0048]導電墊150設置于晶片區(qū)110內的半導體基底100的第一表面100a上。導電墊150可包括單層或多層的導電層，且通過內部線路(未繪示)而與裝置區(qū)115電性連接。
[0049]介電層130位于晶片區(qū)110內的半導體基底100的第一表面100a上，且可包括多層介電層的疊層及/或位于頂部的保護層(passivat1n layer)。介電層130具有開口露出導電墊150，且介電層130還具有一上凹陷，位于導電墊150外側的介電層130的一側邊(其與半導體基底100的第一側邊101為同一側)，上凹陷露出半導體基底100的第一表面100a，如圖1B所示。
[0050]側邊凹陷200位于預定切割區(qū)120內。在一實施例中，側邊凹陷200由深側邊凹陷200a及淺側邊凹陷200b組成，其形成階梯狀側邊凹陷。側邊凹陷200位于半導體基底100的第一側邊101，而橫跨第一側邊101的全部長度，如圖1A所示。側邊凹陷200由第一表面100a朝第二表面100b延伸，如圖1B所示。雖然圖1A繪示出深側邊凹陷200a及淺側邊凹陷200b皆橫跨第一側邊101的全部長度，然而在某些實施例中，可僅有深側邊凹陷200a橫跨第一側邊101的全部長度。另外，可以理解的是，圖1A及1B中側邊凹陷的數(shù)量僅作為范例說明，并不限定于此，其實際數(shù)量取決于設計需求。舉例來說，在一實施例中，晶片封裝體具有僅由深側邊凹陷200a所形成的懸崖狀側邊凹陷，而未包括淺側邊凹陷200b。在另一實施例中，晶片封裝體具有由三個以上的連續(xù)側邊凹陷所形成的多階側邊凹陷。
[0051]絕緣層160位于介電層130上，且延伸至介電層130的開口內而覆蓋一部分的導電墊150，并進一步沿著淺側邊凹陷200b的側壁與底部延伸至深側邊凹陷200a的側壁與底部，如圖1B所示。
[0052]導線300設置于半導體基底100的第一表面100a上，且位于裝置區(qū)115之外的絕緣層160上。導線300延伸至未被絕緣層160完全覆蓋的導電墊150而與其電性連接，且還延伸至介電層130內的上凹陷，并進一步沿著淺側邊凹陷200b的側壁與底部延伸至深側邊凹陷200a的側壁與底部上的絕緣層160上，如圖1B所示。在本實施例中，每一導電墊150分別電性連接至每一導線300，如圖1A所示。
[0053]在一實施例中，如圖21及22所示，晶片封裝體可進一步設置于電路板600上，延伸至側邊凹陷200的側壁與底部的導線300可通過導電結構620 (例如，圖21所繪示的焊線及圖22所繪示的焊球)，與電路板600上的接觸墊610電性連接。
[0054]根據(jù)上述實施例，晶片封裝體的第一側邊101具有側邊凹陷200，其上表面低于半導體基底100的第一表面100a，因此當晶片封裝體通過導電結構620與電路板600電性連接時，能夠降低導電結構620的高度，進而有效降低晶片封裝體的整體尺寸。另外，由于側邊凹陷200橫跨半導體基底100的第一側邊101的全部長度或寬度，因此可增加晶片封裝體的輸出信號的布局彈性。
[0055]回到圖1A，深側邊凹陷200a及淺側邊凹陷200b的底部分別具有底部面積Aa及Ab，底部最接近第二表面100b的深側邊凹陷200a的底部面積Aa大于淺側邊凹陷200b的底部面積Ab。在另一實施例中，晶片封裝體的同一側邊可包括三個以上的連續(xù)側邊凹陷而形成多階側邊凹陷，且每一側邊凹陷的底部分別具有一底部面積，底部最接近第二表面100b的側邊凹陷的底部面積最大。由于底部最接近第二表面100b的側邊凹陷的底部面積最大，因此晶片封裝體能夠采用多種電性連接的方式。
[0056]如圖1B所示，深側邊凹陷200a及淺側邊凹陷200b的底部與側壁頂端之間分別具有凹陷深度Da及Db，底部最接近第二表面100b的深側邊凹陷200a的凹陷深度Da大于淺側邊凹陷200b的凹陷深度Db。在另一實施例中，晶片封裝體的同一側邊可包括三個以上的連續(xù)側邊凹陷而形成多階側邊凹陷，且每一側邊凹陷的底部與側壁頂端之間分別具有一凹陷深度，底部最接近第二表面100b的側邊凹陷的凹陷深度最大。由于底部最接近第二表面100b的側邊凹陷的凹陷深度最大，因此可減少晶片封裝體的面積損耗。
[0057]圖2至6繪示出側邊凹陷的設置的各種實施例的平面示意圖，其中相同于圖1A的部件使用相同的標號并省略其說明，且為了清楚顯示相對位置關系，圖2至6中并未繪示出絕緣層160及導線300。
[0058]圖2繪示出側邊凹陷200橫跨第一側邊101的全部長度，且還延伸至與第一側邊101相鄰的第二側邊102的至少一部分。圖3繪示出側邊凹陷200橫跨第一側邊101的全部長度，且還延伸至與第一側邊101相鄰的兩側邊102及104的至少一部分。在其他實施例中，側邊凹陷200可連續(xù)地延伸而橫跨半導體基底100的兩側邊、三側邊或四側邊的全部長度。
[0059]圖4繪示出晶片封裝體包括獨立的兩個側邊凹陷200及210的一實施例。側邊凹陷200及210分別位于半導體基底100的相對兩側邊101及103，且各自橫跨側邊101及103的全部長度。同樣地，側邊凹陷200及210可還延伸至相鄰的第二側邊102的至少一部分或相鄰的兩側邊102及104的各至少一部分。例如，如圖5所示，側邊凹陷200還延伸至相鄰的第二側邊102的至少一部分。如圖6所示，側邊凹陷200還延伸至相鄰的兩側邊102及104的各至少一部分。因此，本發(fā)明所屬【技術領域】中技術人員可以理解，雖然未繪示于圖式中，只要側邊凹陷延伸橫跨半導體基底100的一側邊的全部長度或寬度，側邊凹陷200及210皆可具有其他的配置方式。
[0060]以下配合圖7A、7B、8A及8B說明具有密封環(huán)的晶片封裝體的不同實施例，其中圖7A及8A繪示出具有密封環(huán)的晶片封裝體的平面示意圖，且圖7B及8B分別繪示出沿著圖7A及8A中的剖線7B-7B’及8B-8B’的剖面示意圖。圖7A、7B、8A及8B中相同于圖1A及1B的部件使用相同的標號并省略其說明。
[0061]請參照圖7A及7B，晶片封裝體還包括一密封環(huán)250，設置于半導體基底100的第一表面100a上的介電層130內，而位于半導體基底100與絕緣層160之間。密封環(huán)250的形狀為四邊形，且圍繞導電墊150。導線300跨越密封環(huán)250而延伸至介電層130內的上凹陷及側邊凹陷200。在一實施例中，密封環(huán)802的材質為導電材料。在圖7A及7B的實施例中，側邊凹陷200僅位于預定切割區(qū)120內，且密封環(huán)250的每一邊250a、250b、250c及250d分別與半導體基底100的每一側邊101、102、103及104之間的距離X相同。
[0062]在圖7A及7B的實施例中，側邊凹陷200僅位于預定切割區(qū)120內，而不會占用晶片區(qū)110的面積，因此可節(jié)省半導體晶圓的面積，使得半導體基底100可具有較大的布局面積而可整合更多元件，進而提升晶片封裝體的效能。在一實施例中，可采用較細的切割刀進行切割，保留位于預定切割區(qū)120中的部分的半導體基底100及所形成的側邊凹陷200。
[0063]圖8A及8B的晶片封裝體的結構類似于圖7A及7B的晶片封裝體的結構，差異在于側邊凹陷200除了位于預定切割區(qū)120且還延伸至晶片區(qū)110內，使得密封環(huán)250中接近第一側邊101的一邊250a與第一側邊101之間的距離X’大于密封環(huán)250的其余三邊250b、250c及250d分別與半導體基底100的其余三邊102、103及104之間的距離X。
[0064]需注意的是，圖7A及7B、8A及8B的密封環(huán)配置可與上述圖1A及1B、2至6的側邊凹陷配置互相組合而產生各種變化例。舉例來說，如圖10所示，將圖8A及8B的實施例與圖2的實施例互相組合時，側邊凹陷200延伸至與第一側邊101相鄰的第二側邊102的至少一部分，且還延伸至晶片區(qū)110內，使得密封環(huán)250中接近第一側邊101的一邊250a與第一側邊101之間的距離X’以及接近第二側邊102的一邊250b與第二側邊102之間的距離X’，皆大于密封環(huán)250的其余兩邊250c及250d分別與半導體基底100的其余兩邊103及104之間的距離X。
[0065]請參照圖9，其繪示出導電墊151未電性連接至導線300，而可通過植球的方式，形成外部的電性連接結構。請再參照圖10，當側邊凹陷200橫跨第一側邊101的全部長度，且還延伸至與第一側邊101相鄰的第二側邊102的至少一部分時，一導線301直接延伸至位于第二側邊102的側邊凹陷200，而進一步通過其他導電結構(例如，焊線或焊球)而與其他構件(例如，電路板上的接觸墊)電性連接。如此一來，可有效縮短導線的導電路徑，增加信號傳遞速度，并可節(jié)省所占用的半導體基底100的表面面積。
[0066]在一實施例中，一導線302延伸至位于第二側邊102的側邊凹陷200，且還從第二側邊102的側邊凹陷200內延伸至位于第一側邊101的側邊凹陷200內，因此可增加導線的布局彈性，且可節(jié)省所占用的半導體基底100的表面面積。
[0067]請參照圖11，在一實施例中，晶片封裝體的絕緣層160可能具有凸起或溝槽，延伸至絕緣層160的凸起上或溝槽內的導線300可包括鄰近于凸起或溝槽的一第一部分303a及與其連接的一第二部分303b。此時，導線300的第一部分303a的橫向寬度大于第二部分303b的橫向寬度。在另一實施例中，導線300包括鄰近于介電層130內的上凹陷或側邊凹陷200a的側壁頂端及側壁底端的一第一部分304a及與其連接的一第二部分304b。此時，第一部分304a的橫向寬度大于第二部分304b的橫向寬度，因此可避免斷線而增加導線300的可靠度。
[0068]請參照圖12，在一實施例中，延伸至側邊凹陷200的導線305電性連接至兩個導電墊150及152。在另一實施例中，，延伸至側邊凹陷200的兩導線306及307可彼此電性接觸。
[0069]本發(fā)明所屬【技術領域】中技術人員可以理解，圖9至12的實施例可與上述圖1A及1B、2至6、7A及7B、8A及8B的實施例互相結合。雖然未繪示于圖式中，只要側邊凹陷延伸橫跨半導體基底100的一側邊的全部長度或寬度，導線及導電墊皆可具有其他的配置方式。
[0070]以下配合圖13、14A、14B、15A、15B、16A-1、16A-2、16B 及 17 至 20 說明本發(fā)明實施例的晶片封裝體的制造方法，其中圖13、14A、15A、16A-1、16A-2及17至20繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖，且圖14B、15B及16B繪示出不同于圖14A、15A、16A-1及16A-2的另一實施例的剖面示意圖。
[0071 ] 請參照圖13，提供一半導體基底100 (例如，半導體晶圓)，其具有一第一表面100a及與其相對的一第二表面100b，且包括多個晶片區(qū)110及分離晶片區(qū)110的預定切割區(qū)120，其中預定切割區(qū)120內定義有一切割道SC。每一晶片區(qū)110內包括一裝置區(qū)115，裝置區(qū)115中可包括(但不限于)感測元件，例如影像感測元件。在一實施例中，半導體基底100為一娃晶圓，以利于進行晶圓級封裝。
[0072]導電墊150設置于晶片區(qū)110內的半導體基底100的第一表面100a上。導電墊150可包括單層或多層的導電層，且通過內部線路(未繪示)而與裝置區(qū)115電性連接。
[0073]介電層130形成于晶片區(qū)110內的半導體基底100的第一表面100a上，且可包括多層介電層的疊層及/或位于頂部的保護層。介電層130具有開口露出導電墊150。
[0074]請參照圖14A，在介電層130上形成遮罩層401A(例如，圖案化光阻層)。遮罩層401A具有露出預定切割區(qū)120的介電層130的開口。接著，進行蝕刻制程，移除第一部分的介電層130，而露出預定切割區(qū)120內部分的半導體基底100。
[0075]接著，請參照圖15A，在移除遮罩層401A之后，在介電層130上形成遮罩層402，其具有露出預定切割區(qū)120內部分的半導體基底100的開口。接著，進行蝕刻制程，移除露出的半導體基底100，形成一凹陷200。在一實施例中，可采用斜角度干蝕刻制程來形成凹陷200。
[0076]凹陷220位于預定切割區(qū)120內，且由第一表面100a朝第二表面100b延伸，并延伸于部分的遮罩層402之下。在一實施例中，所形成的凹陷220的側壁及底部可能凹凸不平而呈現(xiàn)鋸齒狀輪廓。
[0077]接著，請參照圖16A-1，在移除遮罩層402之后，選擇性進行蝕刻制程(例如，毯覆式蝕刻制程)，以使凹陷220的側壁及底部的輪廓平滑化。在一實施例中，在平滑化凹陷220的側壁及底部的輪廓期間，所采用的蝕刻制程可移除介電層130下方的部分的半導體基底100，進而形成另一凹陷230。凹陷220及230的側壁及底部大抵平滑，可利于后續(xù)于其上形成材料層。
[0078]接著，請參照圖16A-2，在介電層130上形成遮罩層403A，其具有露出凹陷220及230以及第二部分的介電層130的開口。接著，進行蝕刻制程，移除第二部分的介電層130，而露出凹陷220及230以及晶片區(qū)110內部分的半導體基底100。在一實施例中，所露出的半導體基底100的第一表面100a與凹陷220及230的底部為大抵彼此平行的平面。
[0079]圖14B、15B及16B繪示出不同于圖14A、15A、16A-1及16A-2的另一實施例的剖面示意圖。圖14B中的遮罩層401B的開口大于圖14A中的遮罩層401A的開口，以同時移除第一及第二部分的介電層130。接著，如圖15B所示，在移除遮罩層401B之后，在介電層130上形成遮罩層402，并進行蝕刻制程，形成一凹陷220。在一實施例中，可采用斜角度干蝕刻制程來形成凹陷220。
[0080]接著，請參照圖16B，在移除遮罩層402之后，在介電層130上形成圖案化遮罩層403B,并進行蝕刻制程(例如，毯覆式蝕刻制程)，以使凹陷220的側壁及底部的輪廓平滑化。在一實施例中，在平滑化凹陷220的側壁及底部的輪廓期間，所采用的蝕刻制程可移除一部分的半導體基底100,進而形成另一凹陷230。
[0081]請參照圖17，在移除遮罩層403A或圖案化遮罩層403B之后，在介電層130上形成絕緣層160。絕緣層160延伸至介電層130的開口內而覆蓋導電墊150，并進一步沿著凹陷230的側壁與底部延伸至凹陷220的側壁與底部。接著，在絕緣層160上形成遮罩層404，其具有露出導電墊150上方的部分的絕緣層160的開口，并進行蝕刻制程，移除部分的絕緣層116，以露出部分的導電墊150。
[0082]接著，請參照圖18，在移除遮罩層404之后，在絕緣層160上形成導線300。導線300延伸至露出的導電墊150而與其電性連接，并進一步延伸至凹陷220的側壁與底部上的絕緣層160上。在一實施例中，導線300未與切割道SC重疊，以利后續(xù)切割制程的進行。
[0083]接著，沿著切割道SC，從半導體基底100的第一表面100a朝第二表面100b，移除部分的絕緣層160及半導體基底100，以形成切割道SC的溝槽。切割道SC的溝槽通過凹陷220的底部，將凹陷220切割為分離的深側邊凹陷200a，且將凹陷230切割為分離的淺側邊凹陷200b。深側邊凹陷200a及淺側邊凹陷200b組成階梯狀的側邊凹陷200。
[0084]可以理解的是，側邊凹陷的實際數(shù)量取決于設計需求。舉例來說，在一實施例中，未進行毯覆式蝕刻制程，而于半導體基底100內形成由深側邊凹陷200a所構成的懸崖狀側邊凹陷。在另一實施例中，可通過進行多次蝕刻制程，在半導體基底100內形成由三個以上的連續(xù)側邊凹陷所構成的多階側邊凹陷。
[0085]請參照圖19，通過粘著層410，將暫時基底420固定于半導體基底100的第一表面100a上，并以暫時基底420為支撐，對半導體基底100的第二表面100b進行薄化制程，例如機械研磨制程或化學機械研磨制程，以減少半導體基底100的厚度，并露出切割道SC的溝槽，從而形成多個彼此分離的晶片封裝體。在一實施例中，暫時基底420可為玻璃基底或硅晶圓。
[0086]請參照圖20，在半導體基底100的第二表面100b上設置粘著層430及支撐基底440，且移除粘著層410及暫時基底420。在一實施例中，粘著層430中僅有面向半導體基底100的第一表面100a的表面具有黏性。在一實施例中，沿著切割道SC的溝槽進行切割制程，移除部分的粘著層430及支撐基底440，以將晶片封裝體500彼此分離。
[0087]在一實施例中，如圖21所示，可進一步將電路板600設置于晶片封裝體500的半導體基底100的第二表面100b上，且通過導電結構620，例如焊線，將延伸至側邊凹陷200的導線300電性連接至電路板600上的接觸墊610。在另一實施例中，如圖22所示，導電結構620可為焊球。在其他實施例中，可采用導電層、導電塊、其他適合的導電結構或上述的組合作為導電結構620。在本實施例中，導電結構620可低于介電層130內的上凹陷上方的導線300。
[0088]根據(jù)上述晶片封裝體的制造方法，每一晶片封裝體500具有側邊凹陷200位于晶片封裝體500的半導體基底100的第一側邊101，且至少橫跨第一側邊101的全部長度，如圖1A所不。由于側邊凹陷200的上表面低于半導體基底100的第一表面100a,因此當晶片封裝體通過導電結構620與電路板600電性連接時，能夠降低導電結構620的高度，進而有效降低晶片封裝體的整體尺寸。另外，由于側邊凹陷200橫跨半導體基底100的第一側邊101的全部長度或寬度，因此可增加晶片封裝體的輸出信號的布局彈性。
[0089]本發(fā)明所屬【技術領域】中技術人員可以理解，上述晶片封裝體的制造方法可應用于前述圖1A及1B、2至6、7A及8A、7B及8B、9至12的各種實施例的晶片封裝體。
[0090]以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術的人員，在不脫離本發(fā)明的精神和范圍內，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權利要求書所界定的范圍為準。
【權利要求】
1.一種晶片封裝體，其特征在于，包括: 一半導體基底，具有一第一表面及與該第一表面相對的一第二表面； 一介電層，位于該半導體基底的該第一表面上，其中該介電層包括一開口，該開口露出一導電墊； 一側邊凹陷，至少位于該半導體基底的一第一側邊，由該第一表面朝該第二表面延伸； 一上凹陷，至少位于該導電墊外側的該介電層的一側邊；以及 一導線，電性連接該導電墊，且延伸至該上凹陷及該側邊凹陷。
2.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該側邊凹陷還延伸至與該第一側邊相鄰的一第二側邊的至少一部分。
3.根據(jù)權利要求2所述的晶片封裝體，其特征在于，該導線延伸至位于該第二側邊的該側邊凹陷。
4.根據(jù)權利要求3所述的晶片封裝體，其特征在于，該導線還從該第二側邊的該側邊凹陷延伸至位于該第一側邊的該側邊凹陷。
5.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該側邊凹陷還延伸至與該第一側邊相鄰的兩側邊的各至少一部分。
6.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該晶片封裝體包括獨立的兩個側邊凹陷，分別位于該半導體基底的相對兩側邊，且各自橫跨該側邊的全部長度。
7.根據(jù)權利要求6所述的晶片封裝體，其特征在于，所述側邊凹陷中的至少一個還延伸至相鄰的一側邊的至少一部分。
8.根據(jù)權利要求6所述的晶片封裝體，其特征在于，所述側邊凹陷中的至少一個還延伸至相鄰的兩側邊的各至少一部分。
9.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該晶片封裝體包括連續(xù)的多個凹陷，所述凹陷位于該導電墊外側，且其中每一凹陷的一底部與一側壁頂端之間具有一凹陷深度，底部最接近該第二表面的一第一凹陷的凹陷深度最大。
10.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該晶片封裝體包括連續(xù)的多個凹陷，所述凹陷位于該導電墊外側，且其中每一凹陷的一底部具有一底部面積，底部最接近該第二表面的一第一凹陷的底部面積最大。
11.根據(jù)權利要求1所述的晶片封裝體，其特征在于，還包括一密封環(huán)，該密封環(huán)圍繞該導電墊，其中該密封環(huán)的形狀為一四邊形，該導線跨越該密封環(huán)而延伸至該上凹陷及該側邊凹陷。
12.根據(jù)權利要求11所述的晶片封裝體，其特征在于，該密封環(huán)的每一邊分別與該半導體基底的每一側邊之間的距離相同。
13.根據(jù)權利要求11所述的晶片封裝體，其特征在于，該密封環(huán)中接近該第一側邊的一邊與該第一側邊之間的距離大于該密封環(huán)的其余三邊分別與該半導體基底的其余三邊之間的距離。
14.根據(jù)權利要求1所述的晶片封裝體，其特征在于，還包括一絕緣層，該絕緣層設置于該導線下方且位于該介電層及該半導體基底上方，其中該導線延伸至該絕緣層的一凸起上或一溝槽內，且該導線包括鄰近于該凸起或該溝槽的一第一部分及與該第一部分連接的一第二部分,該第一部分的橫向寬度大于該第二部分的橫向寬度。
15.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該導線包括鄰近于該上凹陷或該側邊凹陷的一側壁頂端及一側壁底端的一第一部分及與該第一部分連接的一第二部分，該第一部分的橫向寬度大于該第二部分的橫向寬度。
16.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該導線還電性連接至另一導電墊。
17.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該上凹陷露出該半導體基底的該第一表面。
18.根據(jù)權利要求17所述的晶片封裝體，其特征在于，該導線包括一第一部分及與該第一部分連接的一第二部分，且其中該第一部分的橫向寬度大于該第二部分的橫向寬度。
19.根據(jù)權利要求1所述的晶片封裝體，其特征在于，該導線包括一第一部分及與該第一部分連接的一第二部分，且其中該第一部分的橫向寬度大于該第二部分的橫向寬度。
20.根據(jù)權利要求19所述的晶片封裝體，其特征在于，還包括一電路板，其中該導線通過一導電結構電性連接至該電路板上的一接觸墊。
21.根據(jù)權利要求20所述的晶片封裝體，其特征在于，該導電結構為一焊線或一焊球。
22.根據(jù)權利要求20所述的晶片封裝體，其特征在于，該導電結構低于該上凹陷上方的該導線。
【文檔編號】H01L23/488GK104377184SQ201410394689
【公開日】2015年2月25日 申請日期:2014年8月12日 優(yōu)先權日:2013年8月12日
【發(fā)明者】黃玉龍, 林超彥, 孫唯倫, 陳鍵輝 申請人:精材科技股份有限公司