具有槽屏蔽電極結(jié)構(gòu)的半導(dǎo)體器件的制作方法
【專利摘要】在一個實施方式中，具有槽屏蔽電極的半導(dǎo)體器件的結(jié)構(gòu)包括控制墊、控制澆道、屏蔽澆道和控制/屏蔽電極接觸結(jié)構(gòu)。該結(jié)構(gòu)配置成使用單層金屬來將各種部件連接在一起。在另一實施方式中，屏蔽澆道放置成從中心配置偏離。
【專利說明】具有槽屏蔽電極結(jié)構(gòu)的半導(dǎo)體器件
[0001] 本申請是申請日為2009年11月5日、 優(yōu)先權(quán)日:為2008年11月14日、申請?zhí)枮?200910208845. 9,發(fā)明名稱為"具有槽屏蔽電極結(jié)構(gòu)的半導(dǎo)體器件"發(fā)明專利申請的分案申 請。
[0002] 相關(guān)申請的交叉引用
[0003] 該申請涉及具有0NS01163F1的檔案號、具有共同的受讓人和共同的發(fā)明人的標(biāo) 題為"CONTACT STRUCTURE FOR SEMICONDUCTOR DEVICE HAVING TRENCH SHIELD ELECTRODE AND METHOD "的申請，該申請同此一起被同時提交。
[0004] 該申請涉及具有0NS01163F3的檔案號、具有共同的受讓人和共同的發(fā)明人的標(biāo) 題為"TRENCH SHIELDING STRUCTURE FOR SEMICONDUCTOR DEVICE AND METHOD"的申請，該 申請同此一起被同時提交。

【技術(shù)領(lǐng)域】
[0005] 本文件通常涉及半導(dǎo)體器件，且尤其是涉及絕緣柵極結(jié)構(gòu)（insulated gate structure)和形成方法。

【背景技術(shù)】
[0006] 金屬氧化物場效應(yīng)晶體管（M0SFET)器件用在很多功率轉(zhuǎn)換應(yīng)用例如dc-dc轉(zhuǎn)換 器中。在一般的M0SFET中，柵極電極給開啟和關(guān)閉控制提供適當(dāng)?shù)臇艠O電壓的施加。作為 例子，在η型增強模式M0SFET中，當(dāng)傳導(dǎo)的η型反型層（S卩，溝道區(qū)）響應(yīng)于正柵極電壓的 施加而在Ρ型主體區(qū)中形成時，出現(xiàn)開啟，該正柵極電壓超過內(nèi)在的閾值電壓。反型層將η 型源極區(qū)連接到η型漏極區(qū)，并允許在這些區(qū)之間的多數(shù)載流子傳導(dǎo)。
[0007] 有一類M0SFET器件，其中柵極電極在從半導(dǎo)體材料例如娃的主表面向下延伸的 槽中形成。此類器件中的電流主要是垂直的，且作為結(jié)果，器件單元可能更被更緊密地包 裝。在所有其它都相等的情況下，這增加了載流容量，并減小了器件的導(dǎo)通電阻。
[0008] 在某些應(yīng)用中，高頻轉(zhuǎn)換特征很重要，且某些設(shè)計技術(shù)用于減小電容效應(yīng)，從而提 高了轉(zhuǎn)換性能。作為例子，以前已知將柵極電極之下的額外電極合并在槽M0SFET器件中， 并將此額外電極連接到源電極或另一偏壓源極。該額外電極常常稱為"屏蔽電極"，并尤其 起作用來減小柵極到漏極電容。屏蔽電極以前也在平面M0SFET器件中使用。
[0009] 雖然屏蔽電極提高了器件性能，但仍然存在將其更有效地與其它器件結(jié)構(gòu)集成的 挑戰(zhàn)。這些挑戰(zhàn)包括避免額外的掩蔽步驟，處理非平面狀況，以及避免晶粒面積的額外消 耗。這些挑戰(zhàn)尤其影響成本和可制造性。此外，存在提供具有屏蔽電極的器件的機會，屏蔽 電極具有最佳和更可靠的性能。
[0010] 因此，需要結(jié)構(gòu)和制造方法來將屏蔽電極結(jié)構(gòu)與其它器件結(jié)構(gòu)有效地集成，并提 供最佳和更可靠的性能。

【專利附圖】

【附圖說明】
[0011] 圖1示出半導(dǎo)體結(jié)構(gòu)的第一實施方式沿圖2的參考線I-Ι截取的部分橫截面圖；
[0012] 圖2示出包括圖1的結(jié)構(gòu)的半導(dǎo)體器件的第一實施方式的頂部平面圖；
[0013] 圖3示出半導(dǎo)體器件的第二實施方式的頂部平面圖；
[0014] 圖4示出圖2的半導(dǎo)體器件的一部分沿參考線IV-IV截取的部分橫截面圖； [0015] 圖5-16示出圖4的所述部分在不同制造階段的部分橫截面圖；
[0016] 圖17示出根據(jù)第一實施方式的接觸結(jié)構(gòu)的部分頂部平面圖；
[0017] 圖18示出根據(jù)第二實施方式的接觸結(jié)構(gòu)的部分頂部平面圖；
[0018] 圖19示出根據(jù)第三實施方式的接觸結(jié)構(gòu)的部分頂部平面圖；
[0019] 圖20示出包括屏蔽結(jié)構(gòu)的第一實施方式的圖2的半導(dǎo)體器件的部分頂部平面 圖；
[0020] 圖21示出圖20的屏蔽結(jié)構(gòu)沿參考線XXI-XXI截取的橫截面圖；
[0021] 圖22示出包括屏蔽結(jié)構(gòu)的第二實施方式的圖2的半導(dǎo)體器件的部分頂部平面 圖；
[0022] 圖23示出包括屏蔽結(jié)構(gòu)的第三實施方式的圖2的半導(dǎo)體器件的部分頂部平面 圖；
[0023] 圖24示出圖2的半導(dǎo)體器件的一部分的部分頂部平面圖；以及
[0024] 圖25示出半導(dǎo)體器件的另一實施方式的橫截面圖。
[0025] 為了說明的簡潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參 考數(shù)字通常表示相同的元件。此外，為了描述的簡單而省略了公知的步驟和元件的說明與 細(xì)節(jié)。如這里所使用的載流電極（current carrying electrode)表示器件的一個元件， 該元件承載通過該器件如M0S晶體管的源極或漏極，或雙極晶體管的集電極或發(fā)射極，或 二極管的陰極或陽極的電流；而控制電極表示器件的一個元件，該元件控制通過該器件如 M0S晶體管的柵極或雙極晶體管的基極的電流。雖然這些器件在這里被解釋為某個N溝道 器件，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認(rèn)識到，依照本發(fā)明，P溝道器件或互補器件也是可 能的。為了附圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊緣和精確角度的角。但 是，本領(lǐng)域的技術(shù)人員應(yīng)理解，由于摻雜劑的擴散和活化，摻雜區(qū)的邊緣一般不是直線，并 且角可能不是精確的角。
[0026] 此外，本描述的結(jié)構(gòu)可體現(xiàn)蜂窩基礎(chǔ)設(shè)計（cellular base design)(其中主體區(qū) 是多個不同且分離的蜂窩或帶狀區(qū)）或單一基礎(chǔ)設(shè)計（single base design)(其中主體區(qū) 是以延長的圖案形成的單一區(qū)，一般呈蛇形圖案或具有連接的附屬部分的中央部分）。然 而，為了容易理解，本描述的一個實施方式在整個說明書中被描述為蜂窩基礎(chǔ)設(shè)計。應(yīng)理 解，意圖是本公開包括蜂窩基礎(chǔ)設(shè)計和單一基礎(chǔ)設(shè)計。

【具體實施方式】
[0027] 通常，本描述涉及具有多個控制電極和多個屏蔽電極的半導(dǎo)體器件配置。多個控 制電極使用控制接觸結(jié)構(gòu)、控制墊和控制燒道（control runner)連接在一起。多個屏蔽電 極使用屏蔽電極燒道（shield electrode runner)連接在一起。在一個實施方式中，該配 置利用單金屬層來實現(xiàn)各種連接，并將屏蔽電極接觸放置在從器件的中央部分偏離的位置 中。
[0028] 圖1示出具有屏蔽電極21的半導(dǎo)體器件或單元10的部分橫截面圖。該橫截面例 如沿著從圖2所示的器件20的有源區(qū)204起的參考線I-Ι截取。在該實施方式中，器件10 包括M0SFET結(jié)構(gòu)，但應(yīng)理解，該描述也適用于絕緣柵極雙極晶體管（IGBT)、M0S閘控晶閘管 等。
[0029] 器件10包括半導(dǎo)體材料區(qū)、半導(dǎo)體材料或半導(dǎo)體區(qū)11，其包括例如具有在從大約 0. 001ohm-cm到大約0. 005ohm-cm的范圍內(nèi)的電阻系數(shù)的η型娃襯底12。襯底12可摻雜 有磷或砷。在所示實施方式中，襯底12為器件10提供漏極接觸或第一載流接觸。半導(dǎo)體 層、漂移區(qū)或延伸的漏極區(qū)14在襯底12中或上形成或覆蓋在襯底12上。在一個實施方式 中，使用傳統(tǒng)的外延生長技術(shù)形成半導(dǎo)體層14?？蛇x地，使用傳統(tǒng)的摻雜和擴散技術(shù)形成半 導(dǎo)體層14。在適合于50伏器件的實施方式中，半導(dǎo)體層14是具有大約1. OxlO16原子/cm3 的摻雜劑濃度的η型，并具有從大約3微米到大約5微米的厚度。半導(dǎo)體層14的厚度和摻 雜劑濃度根據(jù)器件10的期望漏極到源極擊穿電壓（BV DSS)率來增加或減小。應(yīng)理解，其它材 料可用于半導(dǎo)體材料11或其包括硅鍺、硅鍺碳、摻碳硅、碳化硅等的部分。此外，在可選實 施方式中，襯底12的傳導(dǎo)類型轉(zhuǎn)換為與半導(dǎo)體層14的傳導(dǎo)類型相反，以形成例如IGBT實 施方式。
[0030] 器件10還包括從半導(dǎo)體材料11的主表面18延伸的主體、底部、PHV或摻雜區(qū)31。 主體區(qū)31具有與半導(dǎo)體層14的傳導(dǎo)類型相反的傳導(dǎo)類型。在本例中，主體區(qū)31是p型傳 導(dǎo)性。主體區(qū)31具有適合于形成反型層的摻雜劑濃度，反型層作為器件10的傳導(dǎo)溝道或 溝道區(qū)45操作。主體區(qū)31從主表面18延伸到例如從大約0. 5微米到大約2. 0微米的深 度。η型源極區(qū)、電流傳導(dǎo)區(qū)或載流區(qū)33在主體區(qū)31內(nèi)或中形成或覆蓋在主體區(qū)31上，并 從主表面18延伸到例如從大約0. 1微米到大約0. 5微米的深度。ρ型主體接觸或接觸區(qū) 36可在主體區(qū)31中形成，并配置成向主體區(qū)31提供較低的接觸電阻。
[0031] 器件10進一步包括槽控制、槽柵極或槽結(jié)構(gòu)19,其在實質(zhì)上垂直的方向上從主表 面18延伸。可選地，槽控制結(jié)構(gòu)19或其部分具有錐形形狀。槽結(jié)構(gòu)19包括在半導(dǎo)體層14 中形成的槽22。例如，槽22具有從大約1. 5微米到大約2. 5微米或更深的深度。在一個實 施方式中，槽22 -直延伸而通過半導(dǎo)體層14進入襯底12中。在另一實施方式中，槽22在 半導(dǎo)體層14內(nèi)終止。
[0032] 無源層、絕緣層、場絕緣層或區(qū)24在槽22的下部分上形成，并包括例如氧化物、氮 化物、其組合等。在一個實施方式中，絕緣層24是氧化硅并具有從大約0. 1微米到大約0. 2 微米的厚度。絕緣層24可以在厚度上是一致的或為可變的厚度。此外，層24的厚度可根 據(jù)期望的漏極到源極擊穿電壓（BV DSS)變化。在槽22的實質(zhì)上位于中央的下部分中形成覆 蓋在絕緣層24上的屏蔽電極21。在一個實施方式中，屏蔽電極21包括可被摻雜的多晶半 導(dǎo)體材料。在另一實施方式中，屏蔽電極21可包括其它傳導(dǎo)材料。在下面描述的接觸結(jié)構(gòu) 實施方式中，槽22在接觸結(jié)構(gòu)區(qū)域中的部分具有也沿著上側(cè)壁部分的絕緣層24。
[0033] 無源、電介質(zhì)或絕緣層26沿著槽22的上側(cè)壁部分形成，并配置為柵極電介質(zhì)區(qū)或 層。作為例子，絕緣層26包括氧化物、氮化物、五氧化二鉭、二氧化鈦、鈦酸鍶鋇、其組合等。 在一個實施方式中，絕緣層26是氧化硅，并具有從大約0. 01微米到大約0. 1微米的厚度。 在一個實施方式中，絕緣層24比絕緣層26厚。形成覆蓋在屏蔽電極21上的無源、電介質(zhì) 或絕緣層27,且在一個實施方式中，絕緣層27具有在絕緣層24和絕緣層26的厚度之間的 厚度。在一個實施方式中，絕緣層27具有大于絕緣層26的厚度的厚度，這提高了氧化物擊 穿電壓性能。
[0034] 槽結(jié)構(gòu)19進一步包括控制電極或柵極電極28,其形成為覆蓋在絕緣層26和27 上。在一個實施方式中，柵極電極28包括摻雜的多晶半導(dǎo)體材料，例如摻雜有η型摻雜劑 的多晶硅。在一個實施方式中，槽結(jié)構(gòu)19進一步包括鄰近柵極電極28或其上表面形成的 金屬或硅化物層29。層29配置成減小柵極電阻。
[0035] 層間電介質(zhì)（ILD)、電介質(zhì)、絕緣或無源層41形成為覆蓋在主表面18上并在槽結(jié) 構(gòu)19之上。在一個實施方式中，電介質(zhì)層41包括氧化娃并具有從大約0. 4微米到大約1. 0 微米的厚度。在一個實施方式中，電介質(zhì)層41包括摻雜有磷或硼的沉積的氧化硅以及磷。 在一個實施方式中，電介質(zhì)層41被平面化，以提供更均勻的表面狀況，這提高了可制造性。
[0036] 傳導(dǎo)區(qū)或插塞43通過在電介質(zhì)層41和半導(dǎo)體層14的部分中的開口或通孔形成， 以通過接觸區(qū)36提供與源極區(qū)33和主體區(qū)31的電接觸。在一個實施方式中，傳導(dǎo)區(qū)43 是傳導(dǎo)插塞或插塞結(jié)構(gòu)。在一個實施方式中，傳導(dǎo)區(qū)43包括傳導(dǎo)屏障結(jié)構(gòu)或襯板加傳導(dǎo)填 充材料。在一個實施方式中，屏障結(jié)構(gòu)包括金屬/金屬氮化物配置，例如鈦/氮化鈦等。在 另一實施方式中，屏障結(jié)構(gòu)進一步包括金屬硅化物結(jié)構(gòu)。在一個實施方式中，傳導(dǎo)填充材料 包括鎢。在一個實施方式中，傳導(dǎo)區(qū)43被平面化，以提供更均勻的表面狀況。
[0037] 傳導(dǎo)層44形成為覆蓋在主表面18上，且傳導(dǎo)層46形成為覆蓋在半導(dǎo)體材料11 的與主表面18相對的表面上。傳導(dǎo)層44和46配置成提供器件10的各個器件部件和下一 級組件之間的電連接。在一個實施方式中，傳導(dǎo)層44是鈦/氮化鈦/鋁銅等，并配置為源 電極或端子。在一個實施方式中，傳導(dǎo)層46是可軟焊的金屬結(jié)構(gòu)，例如鈦鎳銀、鉻鎳金等， 并配置為漏電極或端子。在一個實施方式中，形成覆蓋在傳導(dǎo)層44上的另一無源層（未示 出）。在一個實施方式中，屏蔽電極21 (在另一平面內(nèi)）連接到傳導(dǎo)層44,以便當(dāng)器件10 在使用中時屏蔽電極21配置為處于與源極區(qū)33相同的電勢。在另一實施方式中，屏蔽電 極21配置成被獨立地偏壓。
[0038] 在一個實施方式中，如下地進行器件10的操作。假定源電極（或輸入端子）44和 屏蔽電極21在零伏的電勢Vs下操作，柵極電極28接收大于器件10的傳導(dǎo)閾值的2. 5伏 的控制電壓Ve，而漏極電極（或輸出端子）46在5. 0伏的漏極電勢VD下操作。Ve和Vs的值 使主體區(qū)31顛倒相鄰的柵極電極28以形成溝道45,其將源極區(qū)33電連接到半導(dǎo)體層14。 器件電流I DS從漏電極46流出并途經(jīng)源極區(qū)33、溝道45和半導(dǎo)體層14,到達(dá)源電極44。在 一個實施方式中，IDS大約為1. 〇安培。為了將器件10轉(zhuǎn)換成關(guān)閉狀態(tài)，小于器件10的傳 導(dǎo)閾值的控制電壓\被施加到柵極電極28 (例如，Ve〈2. 5伏）。這移除了溝道45,且IDS不 再流經(jīng)器件10。
[0039] 屏蔽電極21配置成控制主體區(qū)31和半導(dǎo)體層14之間的耗盡層的寬度，這增加了 源極到漏極擊穿電壓。此外，屏蔽電極21幫助減小器件10的柵極到漏極電荷。另外，因為 與其它結(jié)構(gòu)相比，有柵極電極28與半導(dǎo)體層14的較少疊蓋，所以，器件10的柵極到漏極電 容減小了。這些特征增強了器件10的開關(guān)特性。
[0040] 圖2示出包括圖1的器件10的半導(dǎo)體器件、晶粒或管芯20的頂部平面圖。為了 透視，圖2通常在圖1所示的半導(dǎo)體材料11的主表面18處向下看。在該實施方式中，器件 20由晶粒邊緣51限制，當(dāng)以晶片形式時，其可為用于將管芯20與其它器件分開的劃線的中 心。器件20包括控制墊、柵極金屬墊或柵極墊52,其配置成通過柵極金屬澆道（gate metal runner)或柵極燒道或進料槽（feed) 53、54和56電接觸柵極電極28 (圖1中示出）。在該 實施方式中，柵極金屬墊52放置在器件20的角部分238中。在一個實施方式中，柵極澆道 54與器件20的邊緣202相鄰，且柵極澆道56與器件20的另一邊緣201相鄰，邊緣201與 邊緣202相對。在一個實施方式中，槽22在從邊緣201到邊緣202的方向上延伸。在一個 實施方式中，器件20的中央部分203沒有任何柵極澆道。也就是說，在一個實施方式中，柵 極澆道只放置在器件20的外圍或邊緣部分中。
[0041] 在該實施方式中配置為源極金屬層的傳導(dǎo)層44在器件20的有源部分204和206 上形成。在一個實施方式中，傳導(dǎo)層44的部分444包圍在柵極澆道54的端部部分541周 圍。傳導(dǎo)層44的部分446包圍在柵極燒道56的端部部分561周圍，并被表不為結(jié)構(gòu)239。 結(jié)構(gòu)239進一步在圖24中更詳細(xì)地示出。傳導(dǎo)層44進一步配置成形成屏蔽電極接觸、澆 道或進料槽64和66,其在該實施方式中提供與屏蔽電極21的接觸。在此配置中，傳導(dǎo)層 44連接到屏蔽電極21。在上述包圍在周圍的配置中，傳導(dǎo)層44、部分444和446、屏蔽電極 澆道64和66以及柵極澆道54和56在同一平面中，且彼此不疊蓋。該配置提供了單個金 屬層的使用，這簡化了制造。
[0042] 在一個實施方式中，屏蔽電極燒道66放置在器件20的邊緣201和柵極燒道56之 間，而屏蔽電極澆道64放置在器件20的邊緣202和柵極澆道54之間。在一個實施方式 中，在屏蔽接觸區(qū)、接觸區(qū)或帶67中產(chǎn)生與屏蔽電極21的額外的接觸，其將器件20的有源 區(qū)分成部分204和206。接觸區(qū)67是器件20上的另一位置，在該位置產(chǎn)生傳導(dǎo)層44和屏 蔽電極21之間的接觸。接觸區(qū)67配置成將柵極電極28分成在器件20內(nèi)的兩個部分。這 兩個部分包括從柵極澆道54提供的一個部分和從柵極澆道56提供的另一部分。在此配置 中，柵極電極材料28缺乏接觸區(qū)67。也就是說，柵極電極28不通過接觸區(qū)67。
[0043] 在將柵極墊52放置在器件20的角（例如，角23)中的實施方式中，柵極電阻的效 應(yīng)可最佳地分布在器件20內(nèi)的接觸區(qū)67的整個選定或預(yù)定布置中。該預(yù)定布置提供更均 勻的開關(guān)特性。在一個實施方式中，接觸區(qū)67從中心203偏移，以便與邊緣201相比，接觸 區(qū)67更接近于邊緣202,且柵極墊52位于與邊緣201相鄰的角部分238中。也就是說，接 觸區(qū)67放置成更接近于與柵極墊52被放置的角和邊緣相對的邊緣。該配置減小了在有源 區(qū)206中的柵極電極28的長度，并增加了在有源區(qū)204中的柵極電極28的長度，這提供了 柵極電阻負(fù)載的更有效的分布。
[0044] 在一個實施方式中，接觸區(qū)67置于器件20上的偏移位置中，以將有源區(qū)206中的 柵極電阻減小柵極澆道53的電阻的大約一半，并將有源區(qū)204中的柵極電阻增加?xùn)艠O澆道 53的電阻的大約一半。該實施方式中，有源區(qū)206的柵極電阻由下式給出：
[0045] 2RgFET2(l6+R53_ (R53/2)
[0046] 其中，RgFET2Q6是當(dāng)接觸區(qū)67置于器件20的中心時有源區(qū)206中的柵極電極28的 電阻，而R 53是金屬澆道53的電阻。有源區(qū)204的柵極電阻由下式給出：
[0047] 2RgFET204+R53/2
[0048] 其中，RgFET2Q4是當(dāng)接觸區(qū)67置于器件20的中心時有源區(qū)204中的柵極電極28的 電阻。這是最佳化柵極電阻的分布的接觸區(qū)域67的預(yù)定布置的例子。
[0049] 在另一實施方式中，屏蔽接觸區(qū)67是用于產(chǎn)生與屏蔽電極21的接觸的唯一的屏 蔽接觸，并置于器件20的內(nèi)部部分中。也就是說，在該實施方式中，不使用屏蔽電極澆道64 和66。該實施方式例如在轉(zhuǎn)換速度不重要時是適當(dāng)?shù)模渲衅谕帘坞姌O的resurf效 應(yīng)。在一個實施方式中，屏蔽接觸區(qū)67置于器件20的中心。在另一實施方式中，屏蔽接觸 區(qū)67放置成從器件20的中心偏離。在這些實施方式中，屏蔽接觸區(qū)67提供與槽22中或 內(nèi)部的屏蔽電極21的接觸，而控制電極澆道54和56產(chǎn)生與在邊緣201和202附近的槽22 中或內(nèi)部的控制電極28的接觸。該實施方式進一步節(jié)省了器件20內(nèi)的空間。在另一實施 方式中，控制電極28延伸并疊蓋在主表面18上，且控制電極澆道54和56產(chǎn)生與槽22外 部的控制電極的接觸。
[0050] 圖3是半導(dǎo)體器件、晶?；蚬苄?0的另一實施方式的頂視圖。在該實施方式中， 類似于器件20,柵極墊52置于器件30的角部分238中。器件30類似于器件20,除了柵極 澆道54和56配置成降低柵極電阻的從左到右的不一致性。在一個實施方式中，柵極澆道 56在實質(zhì)上中央的位置562處通向、連接或鏈接到額外的柵極澆道560。柵極澆道560接 著連接到有源區(qū)204中的柵極電極28 (在圖1中示出）。在另一實施方式中，柵極澆道54 在實質(zhì)上中央的位置542處通向、連接或鏈接到柵極澆道540。柵極澆道540接著連接到有 源區(qū)206中的柵極電極28 (在圖1中示出）。應(yīng)理解，柵極澆道54和56中的一個或兩個能 夠以這樣的方式配置。此外，如果被使用，則屏蔽接觸區(qū)67可如圖2所示的那樣在器件30 中偏移。在一個實施方式中，屏蔽電極燒道66置于柵極燒道56和560與邊緣201之間，而 屏蔽電極澆道64置于柵極澆道54和540與邊緣202之間。圖3的柵極澆道配置也可用在 不包括屏蔽電極的器件中，以減小柵極電阻的從左到右的不一致性。
[0051] 圖4示出在圖2中沿參考線IV-IV截取的柵極/屏蔽電極接觸結(jié)構(gòu)、連接結(jié)構(gòu)或 接觸結(jié)構(gòu)或區(qū)40的放大的橫截面圖。通常，結(jié)構(gòu)40是在柵極電極28與柵極澆道54和56 之間產(chǎn)生接觸以及在屏蔽電極21與屏蔽電極澆道64和66之間產(chǎn)生接觸的接觸區(qū)。在以 前已知的柵極/屏蔽電極接觸結(jié)構(gòu)中，多晶硅或其它傳導(dǎo)材料的雙重堆棧（double stack) 置于在器件的外圍或場區(qū)域中的襯底的主表面的頂部上，以便能夠產(chǎn)生接觸。材料的這樣 的雙重堆?？蓪Ρ砻鏍顩r增加超過1. 2微米的厚度。主表面上的材料的雙重堆棧產(chǎn)生了一 些問題，其包括非平面的表面狀況，這影響隨后的光刻步驟和可制造性。這些以前已知的結(jié) 構(gòu)也增加了晶粒尺寸。
[0052] 結(jié)構(gòu)40配置成尤其處理以前已知的器件的雙重多晶硅堆棧問題。特別地，屏蔽電 極21的上表面210和柵極電極28的上表面280都在半導(dǎo)體材料11的主表面18之下凹進， 以便在槽22內(nèi)或直接在其內(nèi)部產(chǎn)生與屏蔽電極21和柵極電極28的接觸。也就是說，在一 個實施方式中，柵極電極28和屏蔽電極21在主表面18上不重疊或延伸。傳導(dǎo)結(jié)構(gòu)431將 柵極澆道56連接到柵極電極28,而傳導(dǎo)結(jié)構(gòu)432將屏蔽電極澆道66連接到屏蔽電極21。 傳導(dǎo)結(jié)構(gòu)431和432類似于結(jié)合圖1描述的傳導(dǎo)結(jié)構(gòu)43。結(jié)構(gòu)40使用平面化的電介質(zhì)層 41和平面化的傳導(dǎo)結(jié)構(gòu)431和432來提供更平坦的表面狀況。該結(jié)構(gòu)在功率器件技術(shù)中實 現(xiàn)亞微米級光刻和全局平面化。此外，該配置使傳導(dǎo)層44的部分444能夠包圍在柵極澆道 54的端部部分541周圍（如圖2所示），以及使部分446能夠包圍在柵極澆道56的端部部 分561周圍（如圖2所示），并且在不消耗太多晶粒面積的情況下這么做。
[0053] 在另一實施方式中，屏蔽電極21疊蓋在主表面18上，且在那里產(chǎn)生與屏蔽電極21 的接觸，同時柵極電極28保持在槽22內(nèi)，而不疊蓋住屏蔽層21的上表面210或主表面18， 且在槽22內(nèi)或上產(chǎn)生與柵極電極28的接觸。該實施方式在圖25中示出，圖25是結(jié)構(gòu)401 的橫截面圖，結(jié)構(gòu)401類似于結(jié)構(gòu)40,除了屏蔽電極21疊蓋住主表面18,如上所述。在該 實施方式中，屏蔽電極21和傳導(dǎo)層44包圍在端部部分541和561 (在圖2中示出）周圍， 且源極金屬44通過電介質(zhì)層41中的開口產(chǎn)生與屏蔽電極21的接觸。
[0054] 結(jié)構(gòu)40的另一特征是絕緣層24和27,其比絕緣層26 (在圖1中示出）厚，甚至在 屏蔽電極21接近主表面18的地方過多地圍繞屏蔽電極21。在以前已知的結(jié)構(gòu)中，較薄的 柵極氧化物在場或外圍區(qū)域中將柵極電極與屏蔽電極分開。在以前已知的結(jié)構(gòu)中，氧化物 在產(chǎn)生兩個柵極屏蔽定線的頂部表面到槽界面處較薄。然而，柵極或屏蔽氧化物變薄的這 樣的結(jié)構(gòu)容易受到氧化物擊穿和器件故障。結(jié)構(gòu)40通過使用較厚的絕緣層24和27減小 了這種易感性。該特征進一步在圖17-18中示出。
[0055] 現(xiàn)在轉(zhuǎn)到作為部分橫截面圖的圖5-16,描述了制造圖4的結(jié)構(gòu)40的方法。應(yīng)理 解，用于形成結(jié)構(gòu)40的處理步驟可為與用于形成圖1的器件10以及圖20-23所述的屏蔽 結(jié)構(gòu)相同的步驟。圖5示出在早期制造步驟的結(jié)構(gòu)40。電介質(zhì)層71在半導(dǎo)體材料11的主 表面18上形成。在一個實施方式中，電介質(zhì)層71是氧化層，例如低溫沉積的氧化硅，并具 有從大約0. 25微米到大約0. 4微米的厚度。接著，掩蔽層例如圖案化的光致抗蝕層72在 電介質(zhì)層71上形成，然后電介質(zhì)層71被圖案化以提供開口 73。在該實施方式中，開口 73 相應(yīng)于用于形成槽22的很多槽開口之一。電介質(zhì)層71的未掩蔽部分接著使用傳統(tǒng)技術(shù)被 移除，然后層72被移除。
[0056] 圖6示出在槽22之一被蝕刻到半導(dǎo)體層14中之后的結(jié)構(gòu)40。為了透視，該視圖 平行于槽22在器件20和30上延伸的方向。也就是說，在圖6中，槽22從左到右延伸。作 為例子，使用具有碳氟化合物化學(xué)性質(zhì)的等離子蝕刻技術(shù)來蝕刻槽22。在一個實施方式中， 槽22具有大約2. 5微米的深度，且電介質(zhì)層71的一部分在用于形成槽22的過程期間被移 除。在一個實施方式中，槽22具有大約0. 4微米的寬度，并可逐漸變細(xì)或向外張開到0. 6 微米，其中形成例如傳導(dǎo)結(jié)構(gòu)431和432,以將柵極電極28和屏蔽電極21分別電連接到柵 極燒道54或56和屏蔽電極燒道56或66。槽22的表面可在其形成之后使用傳統(tǒng)技術(shù)被清 潔。
[0057] 圖7示出在額外的處理之后的結(jié)構(gòu)40。具有大約0.1微米厚度的犧牲氧化層形 成為覆蓋在槽22的表面上。該過程配置成與槽22的下部分比較朝著槽22的頂部提供更 厚的氧化物，這在槽中安排了斜坡。該過程也移除了損壞，并沿著槽22的下表面形成曲線。 接著，犧牲氧化層和電介質(zhì)層71被移除。絕緣層24接著在槽22的表面上形成。作為例 子，絕緣層24是氧化硅，并具有從大約0. 1微米到大約0. 2微米的厚度。多晶半導(dǎo)體材料 層接著被沉積而覆蓋在主表面18上并在槽22內(nèi)。在一個實施方式中，多晶半導(dǎo)體材料包 括多晶硅并摻雜有磷。在一個實施方式中，多晶硅具有從大約〇. 45微米到大約0. 5微米的 厚度。在一個實施方式中，多晶硅在升高的溫度下退火，以減少或消除任何空隙。多晶硅接 著被平面化以形成區(qū)215。在一個實施方式中，使用化學(xué)機械平面化處理來平面化多晶硅， 該處理對多晶硅是優(yōu)先選擇的。區(qū)215被平面化成絕緣層24的部分245,絕緣層24配置為 阻擋層。
[0058] 圖8示出在隨后的處理之后的結(jié)構(gòu)40。掩蔽層（未示出）形成為覆蓋在結(jié)構(gòu)40 上并被圖案化以保護區(qū)215的將不被蝕刻的那些部分，例如部分217。區(qū)215的被暴露部分 接著被蝕刻，以便被蝕刻的部分在主表面18之下凹進而形成屏蔽電極21。在一個實施方式 中，區(qū)215在主表面18之下被蝕刻到大約0.8微米。在一個實施方式中，選擇性的各向同 性蝕刻用于該步驟。各向同性蝕刻進一步提供圓形部分216,其中屏蔽電極21轉(zhuǎn)變成部分 217,部分217朝著主表面18向上延伸。該步驟進一步從槽22的上表面的被暴露部分清除 多晶半導(dǎo)體材料。可接著移除任何其余的掩蔽材料。在一個實施方式中，絕緣層24的部分 245被暴露給蝕刻劑以減小其厚度。在一個實施方式中，移除大約0.05微米。接著，從屏蔽 電極21移除額外的多晶材料，以便包括部分217的屏蔽電極21的上表面210在主表面18 之下凹進，如圖9所示。在一個實施方式中，移除大約0. 15微米的材料。
[0059] 圖10示出在更進一步的處理之后的結(jié)構(gòu)40。絕緣層24的一部分被移除，其中屏 蔽電極21的部分217凹進。這形成氧化物短柱結(jié)構(gòu)247,其配置成在隨后的處理步驟期間 減小應(yīng)力效應(yīng)。在氧化物短柱結(jié)構(gòu)247形成之后，氧化層（未示出）形成為覆蓋在屏蔽電 極21和槽22的上表面上。在一個實施方式中，使用熱氧化硅生長過程，其使覆蓋在屏蔽電 極21上的較厚的氧化物生長，因為屏蔽電極21是多晶材料和沿著槽22的被暴露側(cè)壁的較 薄的氧化物，因為這些側(cè)壁實質(zhì)上是單晶半導(dǎo)體材料。在一個實施方式中，氧化硅生長并在 槽22的側(cè)壁上具有大約0. 05微米的厚度。該氧化物有助于使屏蔽電極21的上表面平滑。 該氧化物接著從槽22的側(cè)壁移除，同時留下氧化物的覆蓋在屏蔽電極21上的那一部分。接 著，形成覆蓋在槽22的上側(cè)壁上的絕緣層26,這也增加了已經(jīng)覆蓋在屏蔽電極21上或在 屏蔽電極21上形成的電介質(zhì)材料的厚度，以在其上形成絕緣層27。在一個實施方式中，氧 化硅生長，以形成絕緣層26和27。在一個實施方式中，絕緣層26具有大約0. 05微米的厚 度，且絕緣層27具有大于大約0. 1微米的厚度。
[0060] 圖11示出在形成覆蓋在主表面18上的多晶半導(dǎo)體材料之后的結(jié)構(gòu)40。在一個實 施方式中，使用摻雜的多晶娃，磷為適當(dāng)?shù)膿诫s劑。在一個實施方式中，大約〇. 5微米的多 晶硅沉積而覆蓋在主表面18上。在一個實施方式中，多晶硅接著在升高的溫度下退火，以 移除任何空隙。接著使用傳統(tǒng)技術(shù)移除任何表面氧化物，且多晶硅接著被平面化以形成柵 極電極28。在一個實施方式中，使用化學(xué)機械平面化，氧化物覆蓋在主表面18上，提供阻擋 層。
[0061] 接著，柵極電極28經(jīng)受蝕刻處理，以使主表面18之下的上表面280凹進，如圖12 所示。在一個實施方式中，干燥蝕刻用于使具有相對于多晶硅和氧化硅選擇的化學(xué)性質(zhì)的 上表面280凹進。在一個實施方式中，氯化學(xué)性質(zhì)、溴化學(xué)性質(zhì)或這兩種化學(xué)性質(zhì)的混合用 于此步驟。使用該蝕刻步驟來從部分217的表面210上的氧化層移除多晶半導(dǎo)體是方便的， 以便當(dāng)硅化物層用在柵極電極28上時，它不在表面210上形成，這將在隨后的處理步驟中 復(fù)雜化屏蔽電極21的接觸。
[0062] 圖13示出在形成覆蓋在表面280上的硅化物層29之后的結(jié)構(gòu)40。在一個實施方 式中，硅化物層29是鈦。在另一實施方式中，硅化物層29是鈷。在進一步的實施方式中， 自對準(zhǔn)的硅化物（salicide)處理用于形成層29。例如，在第一個步驟中，從主表面280移 除任何殘留氧化物。然后，鈦或鈷沉積而覆蓋在結(jié)構(gòu)40上。接著，低溫快速熱步驟（大約 650攝氏度）用于使金屬和被暴露的多晶半導(dǎo)體材料起反應(yīng)。結(jié)構(gòu)40接著在選擇的蝕刻劑 中被蝕刻，以僅移除未反應(yīng)的鈦或鈷。高溫（大于約750攝氏度）下的第二快速熱步驟接 著用于穩(wěn)定化膜并降低其電阻系數(shù)，以形成層29。
[0063] 在下一序列的步驟中，形成覆蓋在結(jié)構(gòu)40上的ILD 41，如圖14所示。在一個實 施方式中，使用大氣壓化學(xué)氣相沉積來沉積摻入氧化硅的大約〇. 5微米的磷。接著，基于大 約0. 5微米的硅烷的等離子增強型化學(xué)氣相沉積氧化物在摻雜有磷的氧化物上形成。氧化 層接著使用例如化學(xué)機械平面花被平面化回大約0.7微米的最終厚度，以形成ILD 41。在 圖14中，絕緣層27和短柱247顯示為不再在ILD 41內(nèi)，因為在該實施方式中它們都包括 氧化物，但應(yīng)理解，它們可存在于最終結(jié)構(gòu)中。
[0064] 圖15示出在槽開口 151和152已經(jīng)在ILD 41中形成以暴露硅化物層29和屏蔽 電極21的一部分之后的結(jié)構(gòu)40。傳統(tǒng)的光刻和蝕刻步驟用于形成開口 151和152。接著， 屏蔽電極21的被暴露部分進一步被蝕刻以使表面210之下的部分217的部分凹進。
[0065] 接著，傳導(dǎo)結(jié)構(gòu)或插塞431和432分別在開口 151和152內(nèi)形成，如圖16所示。在 一個實施方式中，傳導(dǎo)結(jié)構(gòu)431和432是鈦/氮化鈦/鎢插塞結(jié)構(gòu)，并使用傳統(tǒng)技術(shù)形成。 在一個實施方式中，使用例如化學(xué)機械平面化來平面化傳導(dǎo)結(jié)構(gòu)431和432,所以ILD 41以 及傳導(dǎo)結(jié)構(gòu)431和432的上表面更均勻。其后，傳導(dǎo)層形成為覆蓋在結(jié)構(gòu)40上并被圖案化， 以形成傳導(dǎo)柵極澆道56、屏蔽電極澆道66和源極金屬層44,如圖4所示。在一個實施方式 中，傳導(dǎo)層44是鈦/氮化鈦/鋁銅等。該實施方式的特征是，相同的傳導(dǎo)層用于形成源電 極44、柵極燒道54和65,以及屏蔽電極56和66,如圖2所不。此夕卜，傳導(dǎo)層46相鄰于襯底 12形成，如圖4所示。在一個實施方式中，傳導(dǎo)層46是可軟焊的金屬結(jié)構(gòu)，例如鈦鎳銀、鉻 鎳金等。
[0066] 圖17是根據(jù)第一實施方式的接觸或連接結(jié)構(gòu)170的部分頂部平面圖，接觸或連 接結(jié)構(gòu)170配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的 接觸結(jié)構(gòu)。也就是說，結(jié)構(gòu)170配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在 槽22內(nèi)部或內(nèi)產(chǎn)生。為了透視，連接結(jié)構(gòu)170是沒有傳導(dǎo)柵極澆道56、屏蔽電極澆道66、 傳導(dǎo)結(jié)構(gòu)431和432以及ILD 41的結(jié)構(gòu)40的頂視圖的一個實施方式。該視圖也顯示與柵 極電極28相鄰的絕緣層26,如圖1所示。此外，該視圖顯示該實施方式的一個優(yōu)點。特別 是，連接結(jié)構(gòu)170中的屏蔽電極21被比絕緣層26厚的絕緣層24和27圍繞。此特征減小 了以前已知的結(jié)構(gòu)的氧化物擊穿問題，這提供了更可靠的器件。在該實施方式中，結(jié)構(gòu)170 是帶狀形狀，且在較寬或張開的部分171內(nèi)產(chǎn)生與柵極電極28和屏蔽電極21的接觸。當(dāng) 結(jié)構(gòu)170接近例如器件的有源區(qū)時，結(jié)構(gòu)170接著逐漸變細(xì)為較窄的部分172。如圖17所 示，柵極電極28在張開的部分171中具有比張開部分171內(nèi)屏蔽電極21的寬度176寬的 寬度174。在該實施方式中，槽22的端部部分173以屏蔽電極21終止，屏蔽電極21被比絕 緣層或柵極電介質(zhì)層26厚的絕緣層24和27包圍。在一個實施方式中，端部部分173相鄰 于或接近于圖2和3所示的器件20或器件30的邊緣201或邊緣202。
[0067] 圖18是根據(jù)第二實施方式的接觸連接結(jié)構(gòu)180的部分頂部平面圖，接觸連接結(jié) 構(gòu)180配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的接觸 結(jié)構(gòu)。也就是說，結(jié)構(gòu)180配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在槽22 內(nèi)部或內(nèi)產(chǎn)生。在該實施方式中，結(jié)構(gòu)180包括薄帶狀部分221和比帶狀部分221寬的張 開部分222。在該實施方式中，張開部分222提供用于產(chǎn)生與屏蔽電極21的接觸的較寬的 接觸部分。結(jié)構(gòu)180進一步包括比帶狀部分221寬的另一單獨的張開部分223,用于產(chǎn)生 與柵極電極28的接觸。像結(jié)構(gòu)170 -樣，屏蔽電極21被比絕緣層26厚的絕緣層24和27 包圍。在一個實施方式中，屏蔽電極21包括在帶狀部分221內(nèi)的窄部分211和在張開部分 222內(nèi)的較寬的部分212。在該實施方式中，絕緣層24在張開部分222內(nèi)，并進一步延伸到 薄帶狀部分221中。在該實施方式中，絕緣層26僅在薄帶狀部分221和張開部分223內(nèi)。 在該實施方式中，槽22的端部部分183以屏蔽電極21終止，屏蔽電極21被較厚的絕緣層 24和27包圍。在一個實施方式中，端部部分183相鄰于或接近于圖2和3所示的器件20 或器件30的邊緣201或邊緣202。
[0068] 圖19是根據(jù)第三實施方式的接觸或連接結(jié)構(gòu)190的部分頂部平面圖，接觸或連接 結(jié)構(gòu)190配置成提供用于在槽22內(nèi)或內(nèi)部產(chǎn)生與柵極電極28和屏蔽電極21的接觸的接 觸結(jié)構(gòu)。也就是說，結(jié)構(gòu)90配置成使得與柵極電極28和屏蔽電極21的傳導(dǎo)接觸可在槽22 內(nèi)部或內(nèi)產(chǎn)生。在該實施方式中，槽22包括薄帶狀部分224和比帶狀部分224寬的張開部 分226。在該實施方式中，張開部分226提供用于產(chǎn)生與柵極電極28和屏蔽電極21的接觸 的較寬的接觸部分。屏蔽電極21被比絕緣層26厚的絕緣層24和27包圍。在一個實施方 式中，柵極電極28包括在帶狀部分224內(nèi)的窄部分286和在張開部分226內(nèi)的較寬的部分 287。在該實施方式中，絕緣層26在薄帶狀部分224內(nèi)，并進一步延伸到張開部分226中。 在該實施方式中，較厚的絕緣層24和27僅在張開部分224內(nèi)。在一個實施方式中，屏蔽電 極21僅在張開部分226中。應(yīng)理解，結(jié)構(gòu)170、180和190的組合或單獨的結(jié)構(gòu)170、180和 190可用在具有器件20和30的結(jié)構(gòu)40中。在該實施方式中，槽22的端部部分193以屏 蔽電極21終止，屏蔽電極21被較厚的絕緣層24和27包圍。在一個實施方式中，端部部分 193相鄰于或接近于圖2和3所示的器件20或器件30的邊緣201或邊緣202。
[0069] 現(xiàn)在轉(zhuǎn)到圖20-23,描述了各種屏蔽結(jié)構(gòu)實施方式。圖20示出根據(jù)第一實施方式 的槽屏蔽結(jié)構(gòu)261的部分頂部平面圖。屏蔽結(jié)構(gòu)261適合于用在例如器件20和30上，并使 用用于形成前面描述的器件或單元10和結(jié)構(gòu)40的處理步驟來方便地形成。屏蔽結(jié)構(gòu)261 是屏蔽結(jié)構(gòu)的實施方式，其在柵極墊52之下或下面至少部分地延伸，以從半導(dǎo)體層14更好 地隔離或絕緣柵極墊52。結(jié)構(gòu)261包括至少部分地在柵極墊52下面形成的多個槽229。槽 229與槽22同時方便地形成。槽229的部分以虛線示出，以說明它們在柵極墊52和屏蔽電 極燒道66下面。
[0070] 圖21是結(jié)構(gòu)261的沿圖20的參考線XXI-XXI截取的部分橫截面圖，如在圖21中 進一步示出的，在結(jié)構(gòu)261中，槽229每個順著絕緣層24排列并包括屏蔽電極21。然而，在 結(jié)構(gòu)261的一個實施方式中，槽229不包含任何柵極電極材料28。也就是說，在該實施方 式中，結(jié)構(gòu)261不包括任何柵極或控制電極。如圖20所示，屏蔽電極21連接到屏蔽電極澆 道66,且在一個實施方式中電連接到源極金屬44。在本實施方式的另一特征中，ILD 41從 柵極墊52分離屏蔽電極21，且在柵極墊52和結(jié)構(gòu)261之間沒有覆蓋在主表面18上的其它 介入的多晶層或其它傳導(dǎo)層。也就是說，結(jié)構(gòu)261配置成從半導(dǎo)體區(qū)11更好地隔離柵極墊 52,而不添加覆蓋在主表面上的更多的屏蔽層，如在以前已知的器件中使用的。該配置有助 于減小柵極到漏極電容，并在沒有額外的掩蔽和/或處理步驟的情況下這么做。在一個實 施方式中，在結(jié)構(gòu)261中，相鄰的槽229之間的間隔88小于大約0. 3微米。在另一實施方 式中，間隔88小于槽22的深度89(在圖21中示出）的一半，以提供最佳的屏蔽。在一個 實施方式中，發(fā)現(xiàn)與1. 5微米的間隔88相比，大約0. 3微米的間隔88能提供柵極到漏極電 容的大約15%的減小。在結(jié)構(gòu)261的一個實施方式中，槽229和屏蔽電極21不是自始至終 通過柵極墊52下面。在另一實施方式中，結(jié)構(gòu)261和屏蔽電極21自始至終通過柵極墊52。 在又一實施方式中，柵極墊52在柵極墊52的邊緣部分521處接觸柵極電極28,如圖20所 /_J、1 〇
[0071] 圖22示出根據(jù)第二實施方式的槽屏蔽結(jié)構(gòu)262的部分頂部平面圖。結(jié)構(gòu)262類 似于結(jié)構(gòu)261，除了結(jié)構(gòu)262放置成通過柵極墊52和柵極澆道53之下或下面的多個槽229 和屏蔽電極21，以從半導(dǎo)體層14進一步隔離柵極墊52和柵極澆道53。在結(jié)構(gòu)262的一個 實施方式中，在如圖22所示的屏蔽電極澆道64和66處產(chǎn)生與屏蔽電極21的接觸，屏蔽電 極澆道64和66進一步連接到源極金屬44。結(jié)構(gòu)262配置成從半導(dǎo)體區(qū)11更好地隔離柵 極墊52和柵極澆道53。在結(jié)構(gòu)262中，槽229的一部分自始至終通過柵極墊52或通過在 柵極墊52的至少一部分下面。也就是說，在一個實施方式中，至少一個槽229從柵極墊52 的至少一個邊緣或側(cè)面延伸到柵極墊52的另一相對的邊緣。
[0072] 圖23示出根據(jù)第三實施方式的槽屏蔽結(jié)構(gòu)263的部分頂部平面圖。結(jié)構(gòu)263類 似于結(jié)構(gòu)261，除了結(jié)構(gòu)263放置成通過柵極墊52和柵極澆道56的至少一部分之下或下面 的多個槽229和屏蔽電極21。在一個實施方式中，槽229和屏蔽電極21的在柵極澆道56 之下的那一部分自始至終通過柵極澆道56之下或經(jīng)過柵極澆道56。在另一實施方式中， 槽229和屏蔽電極21的在柵極澆道56之下的那一部分只在柵極澆道56之下經(jīng)過一部分。 在另一實施方式中，柵極燒道56的一部分在邊緣部分568處產(chǎn)生與柵極電極28的接觸，如 圖23所示。結(jié)構(gòu)263配置成從半導(dǎo)體層14更好地隔離柵極墊52和柵極澆道56的至少一 部分。應(yīng)理解，結(jié)構(gòu)261、262和263之一或組合可用在例如器件20和30上。
[0073] 圖24示出來自圖2所示的器件20的結(jié)構(gòu)239的部分頂部平面圖。如圖24所示， 傳導(dǎo)層44包括部分446,其包圍在柵極澆道56的端部561周圍，并連接到屏蔽電極澆道66， 在屏蔽電極澆道66中，產(chǎn)生與屏蔽電極21的接觸。圖24進一步示出槽22和柵極電極28 的位置的例子，在該位置處，產(chǎn)生柵極澆道56和柵極電極28之間的接觸。此外，圖24示出 槽22,槽22具有帶狀形狀，并在從有源區(qū)到接觸區(qū)的方向上延伸，傳導(dǎo)層44位于有源區(qū)， 柵極澆道56和屏蔽澆道66位于接觸區(qū)。應(yīng)理解，圖17、18和19的連接結(jié)構(gòu)可單獨地或組 合地用于結(jié)構(gòu)239。結(jié)構(gòu)239進一步示出提供一個金屬層的使用以連接不同結(jié)構(gòu)的實施方 式。
[0074] 總之，描述了一種具有屏蔽電極的半導(dǎo)體器件的結(jié)構(gòu)。該結(jié)構(gòu)包括控制墊、控制澆 道、屏蔽澆道和控制/屏蔽電極接觸結(jié)構(gòu)。該結(jié)構(gòu)配置成使用單層金屬來將各種部件連接 在一起，這提高了可制造性。在另一實施方式中，屏蔽澆道放置成從中心配置偏離，以提高 性能。
[0075] 雖然參考其中的特定實施方式描述和示出了本發(fā)明，但并不表明本發(fā)明被限制到 這些例證性的實施方式。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，可進行更改和變形，而不偏離本發(fā)明的 實質(zhì)。因此，意圖是本發(fā)明包括落在所附權(quán)利要求的范圍內(nèi)的所有這樣的變形和更改。
【權(quán)利要求】
1. 一種半導(dǎo)體器件結(jié)構(gòu)，其包括： 半導(dǎo)體材料區(qū)，其具有主表面以及第一邊緣和相對的第二邊緣； 槽，其在從所述第一邊緣到所述第二邊緣的第一方向上延伸； 屏蔽電極，其在所述槽中形成； 與所述屏蔽電極接觸的第一接觸，所述第一接觸相鄰于所述第一邊緣而形成； 與所述屏蔽電極接觸的第二接觸，所述第二接觸相鄰于所述第二邊緣而形成；以及 與所述屏蔽電極接觸的第三接觸，所述第三接觸從沿著所述第一方向的所述半導(dǎo)體器 件結(jié)構(gòu)的中心偏離，以便所述第三接觸更接近所述第一邊緣而不是更接近所述第二邊緣。
2. 如權(quán)利要求1所述的結(jié)構(gòu)，其進一步包括在所述槽中形成的第一柵極電極，所述第 一柵極電極相鄰于所述第一邊緣而延伸并在所述第三接觸之前終止。
3. 如權(quán)利要求2所述的結(jié)構(gòu)，其進一步包括第一柵極澆道，所述第一柵極澆道與相鄰 于所述第一邊緣的所述第一柵極電極接觸，其中，所述第一柵極澆道具有第一端部部分，且 其中，所述第一接觸進一步包圍在所述第一端部部分周圍。
4. 一種半導(dǎo)體器件結(jié)構(gòu)，其包括： 半導(dǎo)體材料區(qū)，其具有主表面、第一邊緣和相對的第二邊緣以及內(nèi)部部分； 槽，其在從所述第一邊緣到所述第二邊緣的第一方向上延伸； 屏蔽電極，其在所述槽中形成； 控制電極，其在所述槽的一部分中形成并延伸到所述第一邊緣； 第一接觸，其與相鄰于所述第一邊緣的所述控制電極接觸；以及 第二接觸，其在所述內(nèi)部部分處與所述屏蔽電極接觸，其中所述第二接觸從沿著所述 第一方向的所述半導(dǎo)體器件結(jié)構(gòu)的中心偏離，以便所述第二接觸更接近所述第一邊緣而不 是更接近所述第二邊緣。
【文檔編號】H01L29/739GK104157688SQ201410397676
【公開日】2014年11月19日 申請日期:2009年11月5日 優(yōu)先權(quán)日:2008年11月14日
【發(fā)明者】P·溫卡特拉曼 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司