互補(bǔ)式金屬氧化物半導(dǎo)體相容晶圓鍵合層與工藝的制作方法
【專(zhuān)利摘要】本發(fā)明涉及互補(bǔ)式金屬氧化物半導(dǎo)體相容晶圓鍵合層與工藝，揭露一種晶圓鍵合層及使用晶圓鍵合層鍵合晶圓的晶圓鍵合工藝。該晶圓鍵合工藝包含設(shè)置第一晶圓，設(shè)置第二晶圓，及設(shè)置晶圓鍵合層。該晶圓鍵合層是分開(kāi)設(shè)置在第一和第二晶圓的接觸表面層，而成為CMOS相容工藝配方的一部份。
【專(zhuān)利說(shuō)明】互補(bǔ)式金屬氧化物半導(dǎo)體相容晶圓鍵合層與工藝

【技術(shù)領(lǐng)域】
[0001 ] 本案關(guān)于一種晶圓鍵合層與晶圓鍵合工藝。

【背景技術(shù)】
[0002]近年來(lái)由于3-D芯片技術(shù)上的創(chuàng)新，裸片及晶圓集成(在下文中統(tǒng)稱(chēng)為堆棧結(jié)構(gòu)(stack structure))使裝置的微小化及科技的進(jìn)展能夠在速度和密度上都有所提升，且同時(shí)能夠減低耗能及成本。晶圓鍵合是一種晶圓級(jí)的封裝技術(shù)，能夠允許兩個(gè)以上的晶圓進(jìn)行垂直堆迭，并能晶圓與晶圓間提供電接連(electrical connect1n)和氣密封裝(hermetical sealing)。
[0003]現(xiàn)在各式的晶圓鍵合技術(shù)已經(jīng)正在發(fā)展并應(yīng)用于鍵合兩同型或異型的晶圓。然而，傳統(tǒng)的鍵合技術(shù)缺乏靈活性且無(wú)法被應(yīng)用于異質(zhì)(heterogeneous)的裝置集成，也無(wú)法用于非硅型的表面。此外，業(yè)界對(duì)于使用互補(bǔ)式金屬氧化物半導(dǎo)體代工相容材料將第一類(lèi)晶圓如互補(bǔ)式金屬氧化物半導(dǎo)體晶圓，與第二類(lèi)晶圓如微機(jī)電晶圓進(jìn)行鍵合的封裝工藝的需求也不斷上升。
[0004]從過(guò)去的討論，希望能提供一種互補(bǔ)式金屬氧化物半導(dǎo)體相容，且可用于鍵合同類(lèi)或不同類(lèi)型的晶圓的鍵合工藝。另外，也希望能夠提供一種具靈活度且提供氣密封裝和電接連的晶圓鍵合方法。


【發(fā)明內(nèi)容】

[0005]此實(shí)施例涉及晶圓鍵合層及工藝其使用相同的鍵合層鍵合晶圓。
[0006]在一實(shí)施例中，該晶圓層包含一鍺層和一阻障層。該鍺層位于該阻障層上。在另一實(shí)施例中，該鍺層為單一的阻障層。在另一實(shí)施例中，該鍺層為鍺/鋁多層，其包含以交替方式與一系列薄鋁層穿插的一系列薄鍺層。該障礙層可為導(dǎo)電或不導(dǎo)電。
[0007]在一個(gè)實(shí)施例中，該晶圓鍵合工藝包含了設(shè)置第一晶圓，設(shè)置第二晶圓并設(shè)置晶圓接合層。該晶圓鍵合層會(huì)分別形成于第一或第二晶圓的接觸表面層而成為互補(bǔ)式金屬氧化物半導(dǎo)體相容工藝配方的一部分。
[0008]在另一個(gè)實(shí)施例中，該晶圓鍵合工藝含設(shè)置第一晶圓，設(shè)置第二晶圓，并設(shè)置晶圓接合層。該晶圓鍵合層會(huì)分別形成于第一或第二晶圓的接觸表面層而成為互補(bǔ)式金屬氧化物半導(dǎo)體相容工藝配方的一部分，而另一晶圓的表面接觸層則為鋁層。
[0009]這些和其他在此公開(kāi)的實(shí)施例的優(yōu)點(diǎn)及特征，將會(huì)透過(guò)以下的敘述和圖示更加顯而易見(jiàn)。此外，這里需要被了解的是，在此所敘述的實(shí)施例的特征并非彼此互斥，而能夠在不同的排列組合中存在。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]在圖示中，相同的參考字元通常代表在不同的視角中相同的部份。此外，圖示不一定按比例繪制，相對(duì)地，重點(diǎn)通常放在說(shuō)明本發(fā)明的原理。本發(fā)明的各種實(shí)施例，將參照以下圖示進(jìn)行描述，其中:
[0011]圖1a至Ic中為各種晶圓組件的實(shí)施例；
[0012]圖2a至2d為在共晶鍵合工藝中的晶圓鍵合層的實(shí)施例的剖面圖；
[0013]圖3a至3d為共晶鍵合工藝中的晶圓鍵合層的其他實(shí)施例的剖面圖。

【具體實(shí)施方式】
[0014]實(shí)施例基本上將涉及晶圓鍵合方法，其使用可在晶圓的接觸表面層上形成共晶鍵合的個(gè)別的互補(bǔ)式金屬氧化物半導(dǎo)體代工相容材料，以使兩個(gè)或以上的同型或異型晶圓鍵合。在一些實(shí)施例中，該晶圓鍵合層和工藝允許兩個(gè)或以上的同型或異型晶圓鍵合只要其中之一的晶圓其頂部/接觸表面為鋁層。在下面描述的晶圓鍵合層和工藝將可相容于微機(jī)電(MEMS)和互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)之間。舉例而言，一些實(shí)施例涉及CMOS晶圓，其可進(jìn)行垂直整合而達(dá)到提高M(jìn)EMS效能的目的，以符合對(duì)功能添加、小型化、及更高的晶粒晶圓數(shù)(gross dies per wafer)的需求的提升。此外，此晶圓鍵合工藝由于無(wú)需使用昂貴的鍵合材料如金-錫或銀-錫，因此將能降低成本。
[0015]圖1a至Ic為各種晶圓級(jí)組件的實(shí)施例。如圖1a所示，第一晶圓110與第二晶圓120進(jìn)行鍵合，形成了晶圓組件100a。在一個(gè)實(shí)施例中，該第一晶圓和該第二晶圓是不同類(lèi)型的晶圓。在一個(gè)實(shí)施例中，該第一晶圓110是一 MEMS晶圓而該第二晶圓120是一 CMOS封蓋晶圓(cap wafer) 0其他合適類(lèi)型的晶圓也可能適用。在其他實(shí)施例中，該第一晶圓和該第二晶圓為同類(lèi)型。該第一晶圓110藉由位于第一接觸表面層HO1和第二接觸表面層1402之間的晶圓結(jié)合層130與該第二晶圓120鍵合。該第一接觸表面層HO1位于該第一晶圓的表面上而該第二接觸表面層1402位于該第二晶圓120的表面上。
[0016]舉例而言，該第一接觸表面層HO1可為該第一晶圓110的最上面的導(dǎo)電層或金屬層，而第二接觸表面層1402則可為該第二晶圓120的最上面的導(dǎo)電層或金屬層。例如，若該第二晶圓120是CMOS封蓋晶圓，該第二接觸表面層1402可為CMOS晶圓的最頂端的金屬層或接觸墊(contact pad),若該第一晶圓110為MEMS晶圓，該第一接觸表面層HO1可以是MEMS晶圓最頂部的導(dǎo)電或金屬層，其已經(jīng)適當(dāng)?shù)貓D案化以匹配相對(duì)應(yīng)的CMOS封蓋晶圓的第二接觸表面層1402。該第一晶圓的該第一接觸表面層HO1與該第二晶圓的該第二接觸表面層1402的鍵合是經(jīng)由設(shè)置一非原生(non-native)于該第一晶圓或該第二晶圓的晶圓鍵合層130而促成。例如，該晶圓鍵合層為個(gè)別設(shè)置的且并非為該第一晶圓或該第二晶圓的接觸表面層或金屬化層的一部份。
[0017]圖1b為另一個(gè)晶圓組件10b的實(shí)施例，其類(lèi)似于圖1a所示的晶圓組件100a。共同元件將不再詳加說(shuō)明。該晶圓組件10b標(biāo)示出第一型晶圓110，其藉由一晶圓鍵合層130與第二型晶圓120鍵合。舉例而言，該第一型晶圓包括了 MEMS晶圓，而該第二型晶圓，例如包括了多層CMOS封蓋晶圓120，用以產(chǎn)生一 3D集成電路。為了說(shuō)明的目的，三層CMOS晶圓1201； 1202和1203被包含于多層CMOS封蓋晶圓120。
[0018]然而，應(yīng)當(dāng)理解的是，該多層CMOS封蓋晶圓120可包括兩個(gè)或兩個(gè)以上的CMOS封蓋晶圓。多個(gè)CMOS晶圓中相鄰的CMOS晶圓是經(jīng)由使用晶圓鍵合層130鍵合在一起，并經(jīng)由娃晶穿孔(silicon vias) 150互聯(lián)。如圖所示，晶圓鍵合層130也可用于鍵合同型的晶圓。而圖1b為利用晶圓鍵合層130鍵合在一起的CMOS封蓋晶圓。但是應(yīng)當(dāng)理解的是，晶圓鍵合層130還可以用于將兩個(gè)或兩個(gè)以上的MEMS晶圓鍵合在一起。在其他的實(shí)施例中，晶圓鍵合層130也可用于鍵合彼此為同類(lèi)型的晶圓。
[0019]如圖1c所示為另一實(shí)施例的晶圓組件100c，與圖1a所示的晶圓組件10a相似。因此，相同的組成將不多加描述或詳細(xì)說(shuō)明。如圖1c所示，第一晶圓110經(jīng)由晶圓鍵合層130與第二晶圓120鍵合，類(lèi)似于圖1a所示。于一個(gè)實(shí)施例中，該第一晶圓110為一 MEMS晶圓而該第二晶圓120為虛擬封蓋晶圓(dummy cap wafer)。如圖所示,該MEMS晶圓110經(jīng)由晶圓鍵合層130與測(cè)試封裝晶圓120進(jìn)行鍵合。該虛擬封蓋晶圓120包括一半導(dǎo)體基板，如硅基板，且其中無(wú)嵌入任何裝置。因此，它僅用于當(dāng)MEMS晶圓110和虛擬封蓋晶圓120之間沒(méi)有電接連時(shí)與MEMS晶圓110進(jìn)行密封接合。盡管如此，電接點(diǎn)有時(shí)會(huì)存于該虛擬封蓋晶圓內(nèi)部并將虛擬封蓋晶圓接地，因此使虛擬封蓋晶圓可作為一種保護(hù)屏障。
[0020]正如以上所述的所有晶圓組件中，該第一晶圓乃經(jīng)由晶圓鍵合層130與該第二晶圓進(jìn)行鍵合。在一個(gè)實(shí)施例中，前述接觸表面層140中之一為一鋁層且前述晶圓鍵合層130也可用于鍵合該第一晶圓與該第二晶圓。如前所述，該第一和第二晶圓可為同型或不同型。在一個(gè)實(shí)施例中，該晶圓鍵合層130可促進(jìn)或使該第一和第二晶圓其中之一上鋁接觸表面層可與另外一晶圓的接觸表面層進(jìn)行鍵合，且不論其材料的類(lèi)型。如此一來(lái)，在一個(gè)實(shí)施例中，兩個(gè)待鍵合的晶圓中僅需前述第一晶圓或前述第二晶圓中之一含有鋁接觸表面層。盡管如此，前述晶圓鍵合層130也可使用于該第一晶圓和該第二晶圓皆具有一鋁接觸表面層。
[0021]圖2a至2d為前述晶圓鍵合層130于一共晶鍵合工藝中的實(shí)施例剖面圖，可施行于任何晶圓組件如圖1a至Ic所示。如圖2a所示，在使用晶圓鍵合層130于一鍵合工藝中，在晶圓之間需要有大量的電接連以進(jìn)行鍵結(jié)。如圖2a左側(cè)所示的第一晶圓和第二晶圓。該第一晶圓與該第二晶圓皆各自擁有各自的介電層(dielectric layer) 206其分別位于晶圓110和接觸表面層HO1之間，與晶圓120和接觸表面層1402之間。在一個(gè)實(shí)施例中，該第一晶圓是第一類(lèi)型的晶圓而第二晶圓是第二類(lèi)型的晶圓，其中所述第一類(lèi)型和第二類(lèi)型是不同的。舉例而言，該第一晶圓110和該第二晶圓120包含了一 MEMS晶圓和一 CMOS晶圓，但其他合適的晶圓組合也可能適用。另外，該第一類(lèi)型和第二類(lèi)型的晶圓可以是相同類(lèi)型的。例如，該第一接觸表面層HO1和第二接觸表面層1402包含鋁層。
[0022]該晶圓結(jié)合層130為非原生non-native于該第一晶圓或該第二晶圓。例如，該晶圓鍵合層為個(gè)別設(shè)置且不為該第一晶圓或第二晶圓的接觸表面層或金屬化層的一部分。該晶圓鍵合層可沉積為一個(gè)別的層在晶圓110或晶圓120上。例如，晶圓鍵合層130可以沉積在晶圓110/120中互相面對(duì)的表面的任一面。在一個(gè)實(shí)施例中，該晶圓鍵合層130包含了一鍵合層131及一阻障層133。例如，鍵合層131包含一可與包含如鋁的接觸表面層形成共晶鍵結(jié)合的CMOS代工相容材料。在一個(gè)實(shí)施例中，鍵合層131包括了一鍺層。該鍺層沉積在阻障層133之上，而形成了前述晶圓鍵合層130。其他合適的金屬材料，其為CMOS代工相容且可與接觸表面材料形成共晶鍵合者，也可以作為鍵合層。在此實(shí)施例中，阻障層133為一擴(kuò)散阻障層且包括一導(dǎo)電材料。阻障層133被包含于晶圓鍵合層130中，于晶圓鍵合層130的鍺層131與任一晶圓110或120任一個(gè)上的鋁層140之間提供了一擴(kuò)散阻障層，其取決于晶圓鍵合層130被沉積在哪一個(gè)晶圓上，以避免在共晶鍵合工藝中因熔融鋁鍺而造成的過(guò)度的交互擴(kuò)散(inter-diffus1n)和擠壓。
[0023]在一個(gè)實(shí)施例中，阻障層包含鈦、氮化鈦、鉭、氮化鉭、或任何其它相關(guān)合金。其他合適種類(lèi)的擴(kuò)散阻障層也可能可以適用，其取決于，如鍵合層的材料及阻障層的附著性質(zhì)和蝕刻特性。如圖2a所示，該晶圓鍵合層130形成于晶圓120的鋁層1402上。另外，該晶圓鍵合層也被設(shè)置在晶圓110的鋁層HO1上。若晶圓鍵合層設(shè)置在晶圓110的鋁層HO1上，則該晶圓鍵合層130的阻障層133將會(huì)直接地被設(shè)置在鋁層HO1上方。藉由晶圓鍵合層130的使用，任意兩晶圓間的鍵合將更具靈活性，只要兩晶圓表面其中之一擁有鋁接觸表面層，鍵合便是可能的，無(wú)論此鍵合中是哪一個(gè)晶圓表面擁有鋁接觸表面層。在該第一晶圓和該第二晶圓是有源晶圓(active wafers)時(shí),該晶圓鍵合層將在其包括的鍵合層及阻障層皆為導(dǎo)電的情況下時(shí)，為該第一晶圓和該第二活動(dòng)晶圓間提供電接連。
[0024]如圖2a的右側(cè)所示為在晶圓110和晶圓120形成共晶鍵合后的晶圓鍵合層130。如圖所示，晶圓鍵合層130的鍺層131促進(jìn)了與晶圓110的鋁層HO1的鍵合，而晶圓鍵合層130的阻障層133則在與晶圓鍵合層130的鍺層進(jìn)行反應(yīng)時(shí)保護(hù)晶圓120的鋁層1402。這個(gè)工藝因此十分穩(wěn)定，且不需要在進(jìn)行共晶鍵合工藝時(shí)進(jìn)行太多控制。
[0025]圖2b呈現(xiàn)了另一個(gè)實(shí)施例，其中，晶圓鍵合層130包括如鍺層的單一鍵合層131，但晶圓110和120則具有與圖2b相同的層。因此，相同的元件便不進(jìn)行詳細(xì)說(shuō)明。如圖2b所示，晶圓鍵合層130是形成于晶圓120的鋁層1402上?？梢岳斫獾氖牵摼A鍵合層130也可能形成于晶圓110的鋁層HO1I，而非在晶圓120上的鋁層1402之上。在此實(shí)施例中，有鑒于該晶圓鍵合層130包括了單一的鍺層；該共晶鍵合工藝必須經(jīng)由嚴(yán)謹(jǐn)?shù)目刂埔源_保鍵合時(shí)間不會(huì)過(guò)長(zhǎng)、該鍺層131有足夠的厚度而不會(huì)被耗盡、以及在晶圓110和120上的鋁層140有足夠的厚度使鍺層至晶圓110與120上的鋁金屬層140進(jìn)行均勻的擴(kuò)散。透過(guò)使用單一的鍺層131作為鍵合層，可簡(jiǎn)化接合的工藝，且可適用于更為靈活的設(shè)計(jì)，以容納在兩晶圓110與120上的鍺層131和鋁層140之間有更大的交互擴(kuò)散(inter-diffus1n)。
[0026]圖2c呈現(xiàn)另一個(gè)在共晶鍵合工藝中的晶圓鍵合層130的實(shí)施例，其與圖2a及圖2b相似。因此，相同的元件便不進(jìn)行詳細(xì)說(shuō)明。如圖2c所示，該晶圓鍵合層130包括鍵合層131和阻障層133。該鍵合層131和該阻障層133與圖2a所示相同。此實(shí)施例所呈現(xiàn)的是在鍵合工藝時(shí)，沒(méi)有許多的電接連在被鍵合的兩晶圓之間。因此，當(dāng)晶圓110與圖2a擁有相同的層時(shí)，晶圓120可以?xún)H包括晶圓基板層(wafer substrate layer)。該晶圓基板包括硅時(shí)是為佳。其余合適的材料種類(lèi)，例如，但不限于玻璃、絕緣層覆硅(silicon-on-1nsulator, SOI)、砷化鎵或者氮化鎵，皆可能適用。在此情況下，前述晶圓鍵合層130可能被直接沉積在該晶圓120的晶圓基板表面，同時(shí)晶圓鍵合層130中的擴(kuò)散阻障層133則在晶圓鍵合層130的鍺層131與晶圓120的晶圓基板表面之間提供了更穩(wěn)固或良好的附著力。
[0027]可以看出，以下的共晶鍵合，鍵合層131如鍺層，與晶圓110的鋁層HO1形成共晶鍵合。同時(shí)，晶圓層130上的阻障層133將保護(hù)晶圓120的基板或硅表面，避免其與晶圓鍵合層130的鍺層131反應(yīng)。這個(gè)工藝因此十分穩(wěn)定，且進(jìn)行共晶鍵合工藝時(shí)需要較少的控制。
[0028]圖2d呈現(xiàn)另一個(gè)實(shí)施例，其中晶圓鍵合層130包括了一結(jié)合鍺金屬層131于一圖案化的非晶硅層235上。非晶硅層是絕緣體，它可以避免通過(guò)其而產(chǎn)生電接連。因此，通孔圖案可被形成在非晶硅層235上，以促進(jìn)晶圓110與晶圓120兩者上的鋁層140之間通過(guò)晶圓鍵合層130的鍺層131的電接連。在一個(gè)實(shí)施例中，通孔被成形于前述非晶硅層235上，而鍺層131被沉積在該晶圓的接觸表面層中其中之一。
[0029]在此實(shí)施例中，晶圓110和晶圓120與圖2a所示的層相同。因此，如圖2a所示，晶圓鍵合層130形成于晶圓120的鋁層1402上，但它在另一個(gè)實(shí)施例中，也可以形成于晶圓110的鋁層HO1上。參考圖2d的右側(cè)，一導(dǎo)電的通孔接面(via contact) 212在經(jīng)由前述晶圓鍵合層130的鍺/鋁多層138與晶圓110和晶圓120上的鋁層140間的擴(kuò)散所產(chǎn)生的晶圓110和晶圓120的共晶鍵合之后形成。該通孔接面212提供了在前述第一晶圓與第二晶圓之間的電接連。另外，該工藝也非常穩(wěn)定，在此過(guò)程中不需要太多的控制，而是藉由非晶硅控制鍺在鋁層1402的擴(kuò)散。
[0030]圖3a至3d為在共晶鍵合工藝中晶圓鍵合層130于其他實(shí)施例中的剖面圖，其可應(yīng)用于任意前述晶圓組件如圖1a至lc。圖3a至3d也與圖2a至2d也相似，除了該鍵合層包括單一 CMOS代工相容材料被取代為CMOS代工相容材料堆棧。例如，晶圓鍵合層130之鍺層131被替換為鍺/鋁多層138以促進(jìn)晶圓鍵合層130和晶圓110與120的鋁層140的擴(kuò)散更為均勻，從而得到更穩(wěn)固的鍵合。如圖所示，鍺/鋁多層138可包括以交替方式與一系列薄鋁層交插的一系列薄鍺層。
[0031]圖3a顯示出晶圓鍵合層130在鍵合工藝中，在欲進(jìn)行鍵合的晶圓之間需要大量的電接連。如圖3a左側(cè)所示，其具有第一晶圓110與第二晶圓120。在一個(gè)實(shí)施例中，該第一晶圓與該第二晶圓為不同類(lèi)型的晶圓。在一個(gè)實(shí)施例中，該第一晶圓110為MEMS晶圓，而第二晶圓120為CMOS封蓋晶圓。其他合適種類(lèi)的晶圓也可能適用于此。在其他實(shí)施例中，該第一晶圓與該第二晶圓為相同類(lèi)型的晶圓。該第一晶圓110與該第二晶圓120個(gè)別具有介電層206，其成形于該晶圓110與接觸表面層HO1之間和晶圓120與接觸表面層1402之間。舉例而言，該接觸表面層1401與1402包括鋁層。其他合適種類(lèi)的導(dǎo)電表面層也可能適用于此。
[0032]如圖3a所示，晶圓鍵合層130包括一用以和接觸表面材料形成共晶鍵合的CMOS代工相容材料堆棧138和一可沉積在任一晶圓110或120上的阻障層133。晶圓鍵合層130可以被沉積在晶圓110/120的任何鋁表面上。在一個(gè)實(shí)施例中，該CMOS加代工相容材料堆棧138包括鍺/鋁多層138，且前述阻障層133為一擴(kuò)散阻障層，與上方的圖2a所述相同。其他合適的材料也可以用以形成CMOS加代工相容材料堆棧。如圖3a所示，晶圓鍵合層130成形于晶圓120的鋁層1402上，但在另一個(gè)實(shí)施例中，也可成形于晶圓110的鋁層HO1上。
[0033]如圖3a的右側(cè)所示為在晶圓110和晶圓120共晶鍵合形成后的晶圓鍵合層130。正如所見(jiàn)，晶圓鍵合層130的該鍺/鋁多層138促進(jìn)了與晶圓110的鋁層HO1的鍵合，同時(shí)晶圓鍵合層130的阻障層133保護(hù)了晶圓120的鋁層1402免于與晶圓鍵合層130的鍺/鋁多層進(jìn)行反應(yīng)。正如所見(jiàn)，鍺/鋁多層138在擴(kuò)散進(jìn)晶圓110的鋁層HO1之前先均勻地相互擴(kuò)散。因此這個(gè)工藝是非常穩(wěn)定的，且不需要在共晶鍵合工藝中經(jīng)過(guò)太多控制。前述晶圓鍵合層130便鍵合了該第一晶圓與該第二晶圓。在第一晶圓和第二晶圓都是有源晶圓的情況下，該晶圓鍵合層130也在該第一晶圓和該第二有源晶圓之間提供電接連，而晶圓鍵合層所包括的鍵合層與阻障層皆為導(dǎo)電。
[0034]圖3b為一個(gè)替代的實(shí)施例，其中，前述晶圓鍵合層130包括鍺/鋁多層138，但晶圓110與晶圓120則與圖3a具有相同的層。因此，相同的元件便不進(jìn)行詳細(xì)說(shuō)明。如圖3b所示，晶圓鍵合層130形成于晶圓120的鋁層1402上，但在另一個(gè)實(shí)施例中，也可以成形于晶圓110的鋁層HO1I，與圖2b所示相似。例如，如圖2b所示的工藝，其中晶圓鍵合層130包括單一的鍺層131 ;共晶鍵合工藝的該工藝參數(shù)必須經(jīng)過(guò)非常嚴(yán)謹(jǐn)?shù)目刂埔源_保鍺層131至晶圓110和晶圓120的鋁層140能夠均勻的擴(kuò)散。
[0035]相反地，如圖3b所示工藝，顯示出使用鍺/鋁多層138不需要經(jīng)由過(guò)多的控制來(lái)確保共晶鍵合工藝中鍺/鋁多層138至晶圓110和晶圓120的鋁層140能夠均勻的擴(kuò)散，從而省下時(shí)間及人力而降低成本。正如所見(jiàn)，該鍺/鋁多層138將在擴(kuò)散進(jìn)晶圓110與晶圓120的鋁層140前先進(jìn)行均勻地相互擴(kuò)散。這使互連金屬化能有更好的控制。
[0036]如圖3c所示為晶圓鍵合層130在共晶鍵合工藝中的又一實(shí)施例，其與圖3a和3b所述相似。因此，相同的元件便不進(jìn)行詳細(xì)說(shuō)明。如圖3c所示，晶圓鍵合層130包括該鍺/鋁多層138及阻障層133。此實(shí)施例顯示出一鍵合工藝，其在兩欲進(jìn)行鍵合的晶圓間無(wú)許多電接連。因此，雖然晶圓110與圖3a所示有相同的層，晶圓120則有可能僅包括一前述晶圓基板層。
[0037]晶圓基板以包含硅為佳。但也應(yīng)了解到其他合適的材料，如但不限于玻璃、絕緣層覆娃(silicon-on-1nsulator, SOI)、砷化鎵或者氮化鎵，皆可能適用。在此情況下,該晶圓鍵合層130可直接沉積在晶圓120的晶圓基板表面上，而在晶圓鍵合層130中的擴(kuò)散阻障層133則在晶圓鍵合層130的鍺/鋁多層138及晶圓120的基板表面之間提供更穩(wěn)固或良好的附著力。
[0038]正如所見(jiàn)，在共晶鍵接后，前述晶圓鍵合層130的鍺/鋁多層138促進(jìn)與晶圓110的鋁層HO1的鍵接，同時(shí)前述晶圓鍵合層130的阻障層133則為晶圓120的基板或硅表面提供保護(hù)，以免于和該晶圓鍵合層130的鍺/鋁多層138反應(yīng)。此方法因此非常穩(wěn)定且不需在共晶鍵合工藝時(shí)進(jìn)行太多的控制。如圖所示，該鍺/鋁多層138將會(huì)在擴(kuò)散進(jìn)晶圓110和120的鋁層140之前先均勻地?cái)U(kuò)散。這使互連金屬化能有更好的控制。
[0039]如圖3d所示為又一實(shí)施例，其中，前述晶圓鍵合層130包括一組合的鍺/鋁多層138和一圖案化的非晶硅層235。而非晶硅層為絕緣體，它可以防止通過(guò)其所產(chǎn)生的電接連。因此，通孔圖案也可形成在非晶硅層235上，以促進(jìn)晶圓110和晶圓120兩者的鋁層140通過(guò)晶圓鍵合層130的鍺/鋁多層138的電接連。
[0040]在本實(shí)施例中，晶圓110和120包括與圖3a相同的層。因此，如圖3a所示，該晶圓鍵合層130形成于晶圓120的鋁層1402上，但在另一個(gè)實(shí)施例中，也可形成于晶圓110的鋁層HO1上。如圖3d的右側(cè)所示，一導(dǎo)電通孔接面212在經(jīng)由前述晶圓鍵合層130的鍺/鋁多層138與晶圓110和晶圓120上的鋁層140間的擴(kuò)散所產(chǎn)生的晶圓110和晶圓120的共晶鍵合之后形成。這個(gè)工藝因此十分穩(wěn)定，而且不需要在工藝中進(jìn)行太多控制。
[0041]在以上所述的所有實(shí)施例中，晶圓鍵合層130可以被沉積為CMOS相容工藝的工藝配方的一部分，從而提高加工工藝的處理能力。在一個(gè)實(shí)施例中，前述晶圓鍵合層130的鍵合層與阻障層，如鍺、鈦、和鉭金屬層，舉例而言，是以蒸鍍或?yàn)R鍍形成。在另一個(gè)實(shí)施例中，前述晶圓鍵合層的非晶硅層是以等離子化學(xué)氣相沉積技術(shù)成形。其他合適類(lèi)型的技術(shù)也可能可以用以形成晶圓鍵合層130。在一個(gè)實(shí)施例中，晶圓鍵合層130的厚度約為0.3至0.9微米。其他在合適厚度范圍的晶圓鍵合層也可能可以適用。此處的晶圓鍵合層130包括在阻障層133上的鍺金屬層131的組合，該鍺層131的厚度在0.2至0.6微米為佳，而該阻障層133的厚度在0.1至0.3微米為佳。
[0042]其中，上述晶圓鍵合層130包括在非晶硅層235上的鍺金屬層131的組合，該鍺層131的厚度在0.2至0.6微米為佳，而該非晶硅層235的厚度則在0.2至1.0微米為佳。其他在合適厚度范圍的鍺層與非晶硅層也可能可以適用。此處晶圓鍵合層130包括鍺/鋁多層138，該薄鍺層和該薄鋁層各約為0.1至0.2微米。其他在合適厚度范圍的鍺層與非晶硅層也可能為有用的，如于鍺層使其可以與晶圓上的該鋁層140擁有良好的共晶鍵合。
[0043]本發(fā)明可以以其他特定形式來(lái)體現(xiàn)而不脫離其精神或本質(zhì)特征。因此，上述實(shí)施例，乃為在全方面地說(shuō)明本發(fā)明，而非用于限制本發(fā)明。因此，本發(fā)明的權(quán)利保護(hù)范圍應(yīng)如權(quán)利要求書(shū)所述，而非由前面的描述，且所有衍生的等效的手段和范圍的變化也被包含在權(quán)利要求書(shū)中。
【權(quán)利要求】
1.一種晶圓鍵合工藝，包含下列步驟: 設(shè)置第一晶圓； 設(shè)置第二晶圓；以及 設(shè)置晶圓鍵合層，其中，該晶圓鍵合層是分開(kāi)設(shè)置在該第一或第二晶圓的接觸表面層，以做為CMOS相容工藝配方的一部分。
2.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該晶圓鍵合層設(shè)置于該第二晶圓的該接觸表面層上，而該第一晶圓的該接觸表面層為鋁層。
3.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該晶圓鍵合層包含一CMOS代工相容材料的鍵合層，其與該第一或第二晶圓的鋁接觸表面層形成共晶鍵合。
4.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該晶圓鍵合層包括至少一鍺層。
5.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該晶圓鍵合層包括一鍺層和一阻障層。
6.如權(quán)利要求5所述的晶圓鍵合工藝，其中，阻擋層包含鈦、氮化鈦、鉭、氮化鉭、或其I=1-Wl O
7.如權(quán)利要求5所述的晶圓鍵合工藝，其中，該Ge層的厚度為約0.2至0.6微米，而阻障層的厚度在0.1至0.3微米為佳。
8.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該第一和第二晶圓包含相同類(lèi)型的晶圓。
9.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該第一和第二晶圓包含一CMOS晶圓。
10.如權(quán)利要求1所述的晶圓鍵合工藝，其中，該第一晶圓包含一CMOS晶圓和該第二晶圓包含一 MEMS晶圓。
11.一晶圓鍵合層，包含: 阻障層上方的鍺層，其中，該阻障層可為導(dǎo)體或絕緣體。
12.如權(quán)利要求11所述的晶圓鍵合層，其中，該阻障層為一電導(dǎo)體且包含鈦、氮化鈦、鉭、氮化鉭、或其合金，其厚度為約0.1至0.3微米。
13.如權(quán)利要求11所述的晶圓鍵合層，其中，該阻障層為一電絕緣體，其包含厚度約為0.2至1.0微米的非晶硅。
14.如權(quán)利要求11所述的晶圓鍵合層，其中，該鍺層包含一鍺/鋁多層，該鍺/鋁多層包含以交替方式與一系列薄鋁層穿插的一系列薄鍺層。
15.如權(quán)利要求14所述的晶圓鍵合層，其中，該薄鍺層和該薄鋁層，厚度各約為0.1至0.2微米。
16.一種晶圓鍵合工藝，包含: 設(shè)置第一晶圓； 設(shè)置第二晶圓；以及 設(shè)置晶圓鍵合層，其中，該晶圓鍵合層是分開(kāi)設(shè)置在該第一或第二晶圓的接觸表面層，以做為CMOS相容工藝配方的一部分，其中，另一個(gè)晶圓的該接觸層為鋁層。
17.如權(quán)利要求16所述的晶圓鍵合工藝，其中，該晶圓鍵合層包含一鍺/鋁多層，該鍺/鋁多層包含以交替方式與一系列薄鋁層穿插的一系列薄鍺層。
18.如權(quán)利要求17所述的晶圓鍵合工藝，其中，該晶圓鍵合層包含該鍺/鋁多層和一阻障層。
19.如權(quán)利要求17所述的晶圓鍵合工藝，其中，該晶圓鍵合層包含該鍺/鋁多層和非晶娃層。
20.如權(quán)利要求17所述的晶圓鍵合工藝，其中，該第一晶圓包括一 CMOS晶圓而該第二晶圓包含一 MEMS晶圓。
【文檔編號(hào)】H01L21/768GK104377163SQ201410405897
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2014年8月18日 優(yōu)先權(quán)日:2013年8月16日
【發(fā)明者】R·納加拉賈, 陳福勤, 盧家輝, 易俊豪, 吳稼祺, 田晶澤, P·R·耶勒漢卡, R·庫(kù)馬爾 申請(qǐng)人:新加坡商格羅方德半導(dǎo)體私人有限公司