形成多孔超低介電材料的方法
【專利摘要】本發(fā)明提供一種形成多孔超低介電材料的方法，包括：步驟S01：在一半導體襯底上依次沉積介電阻擋層以及含有致孔劑的低介電常數(shù)層；步驟S02：對低介電常數(shù)層表面進行氧氣等離子體處理；步驟S03：去除氧化層；步驟S04：去除致孔劑；步驟S05：在處理后的低介電常數(shù)層表面依次形成介電阻擋層以及金屬硬質(zhì)掩膜層。本發(fā)明提供的形成多孔超低介電材料的方法中，通過去除低介電常數(shù)層表面的氧化層，可以提高去除致孔劑的效率，在紫外線處理或加熱處理過程中，使得低介電常數(shù)層中的有機物被充分分解，從而得到較低的低介電常數(shù)。此外，通過去除氧化層可以避免溝槽結(jié)構(gòu)的側(cè)壁出現(xiàn)凹陷，保持刻蝕后的溝槽結(jié)構(gòu)的側(cè)壁平坦化。
【專利說明】形成多孔超低介電材料的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體集成電路及其制造領(lǐng)域，尤其涉及一種形成多孔超低介電材料 的方法。

【背景技術(shù)】
[0002] 隨著集成電路的集成度不斷提高，半導體技術(shù)也持續(xù)的飛速發(fā)展。在半導體制造 工藝中，由于鋁互連線具有良好的導電性能，且鋁與介電質(zhì)材料、半導體材料之間具有很好 的粘附性能，所以被廣泛的應用于集成電路的后段互連；然而，隨著集成度的進一步提高， 使得導線的尺寸越來越小，而鋁導線的電阻就顯得較高，已經(jīng)難以滿足高電流密度的要求， 因此鋁互連線逐漸過渡到銅導線。
[0003] 另外，由于電容電阻延遲效應的逐漸增加，為了降低線間延時，兩層互連金屬間的 介質(zhì)層要求有較低的介電常數(shù)，介電質(zhì)材料從最初的氧化硅（介電常數(shù)為4左右）過渡到 氟硅玻璃（介電常數(shù)為3. 7左右）直至摻碳的氧化硅（介電常數(shù)為3左右），45nm及其以 下的工藝中，甚至采用具有一定孔洞的超低介電常數(shù)材料（介電常數(shù)小于2. 5)。
[0004] 目前現(xiàn)有的形成超低介質(zhì)常數(shù)薄膜的方法是：首先在半導體襯底上沉積介電阻擋 層以及含有致孔劑的低介電常數(shù)層；然后對低介電常數(shù)層表面進行氧氣等離子體處理，以 去除低介電常數(shù)層30表面殘留的反應物前驅(qū)物；最后去除低介電常數(shù)層中的致孔劑，以形 成微孔的低介電常數(shù)層。
[0005] 上述方法由于采用等離子體增強化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，簡稱：PECVD)的方法沉積摻碳低介電常數(shù)層之后，通常會采用氧氣等離 子體處理去除反應腔內(nèi)殘留的反應物，而這會導致?lián)教嫉徒殡姵?shù)層表面形成一層相對 致密的氧化硅層，該氧化層的存在會影響后續(xù)工藝制程，會導致以下缺陷：
[0006] 缺陷一：該氧化硅層的存在將阻礙在下一步驟的紫外線照射，紫外線處理可以有 機致孔劑趕出低介電常數(shù)層，得到有孔的摻碳低介電常數(shù)層，孔洞的引入能夠降低介電常 數(shù)，而氧化硅層的存在降低了去除致孔劑的效率，導致低介電常數(shù)層中的有機物沒有完全 分解，不能將有機物被完全趕出，從而導致了低介電常數(shù)層不能達到理想的低介電常數(shù)。
[0007] 缺陷二：如圖7所示，該氧化硅層50的存在，在后續(xù)采用化學溶液刻蝕溝槽70的 過程中，由于氧化層50在化學溶液中的刻蝕速率通常大于低介電常數(shù)層30的刻蝕速率，從 而導致溝槽70結(jié)構(gòu)的側(cè)壁往往出現(xiàn)凹陷80,凹陷80的存在會影響后續(xù)的工藝制程，例如在 后續(xù)的銅填充工藝中，容易形成銅填充空穴等缺陷。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的是提供了一種形成多孔超低介電材料的方法，不僅有效地提高致孔 劑的去除效率，同時避免后續(xù)制程中的溝槽結(jié)構(gòu)出現(xiàn)凹陷，使低介電常數(shù)薄膜達到理想的 介電常數(shù)，降低了兩層金屬互間的延時，提高了半導體器件的速度。
[0009] 為解決上述問題，本發(fā)明提供一種形成多孔超低介電材料的方法，包括：
[0010] 步驟SOI :在一半導體襯底上依次沉積介電阻擋層以及低介電常數(shù)層，其中，所述 低介電常數(shù)層含有致孔劑；
[0011] 步驟S02 :對所述低介電常數(shù)層表面進行氧氣等離子體處理，以去除其表面殘留 的反應物；
[0012] 步驟S03 :去除所述低介電常數(shù)層表面的氧化層；
[0013] 步驟S04 :對所述低介電常數(shù)層進行紫外線處理或加熱處理，以去除所述致孔劑；
[0014] 步驟S05 :在處理后的低介電常數(shù)層表面依次形成介電阻擋層以及金屬硬質(zhì)掩膜 層。
[0015] 優(yōu)選的，所述步驟S03中采用濕法刻蝕工藝去除所述低介電常數(shù)層表面的氧化 層。
[0016] 優(yōu)選的，采用稀氫氟酸溶液去除所述低介電常數(shù)層表面的氧化層。
[0017] 優(yōu)選的，所述步驟S03中采用干法刻蝕工藝或化學機械研磨工藝去除所述低介電 常數(shù)層表面的氧化層。
[0018] 優(yōu)選的，所述步驟so 1中所述低介電常數(shù)層的表面沉積介電層，其中，所述介電層 的厚度為100?500A。
[0019] 優(yōu)選的，所述介電層的材質(zhì)為Si02或SiON。
[0020] 優(yōu)選的，所述低介電常數(shù)層采用等離子體化學氣相沉積或者旋涂-凝膠法沉積。
[0021] 優(yōu)選的，步驟S05中所述低介電常數(shù)層為摻雜碳的多孔氧化硅層。
[0022] 優(yōu)選的，步驟，所述步驟S1中的介電阻擋層的材質(zhì)為SiN或SiCN。
[0023] 優(yōu)選的，所述氧化層的材質(zhì)為Si02。
[0024] 從上述技術(shù)方案可以看出，本發(fā)明提供的形成多孔超低介電材料的方法中，通過 去除低介電常數(shù)層表面的氧化層，可以提高去除致孔劑的效率，在紫外線處理或加熱處理 過程中，使得低介電常數(shù)層中的有機物被充分分解，從而得到較低的低介電常數(shù)。此外，通 過去除氧化層可以避免溝槽結(jié)構(gòu)的側(cè)壁出現(xiàn)凹曲形貌，保持刻蝕后的溝槽結(jié)構(gòu)的側(cè)壁平坦 化。本發(fā)明提供的方法易于實現(xiàn)，且低介電常數(shù)層的處理效果更加顯著，提高了器件的可靠 性。

【專利附圖】

【附圖說明】
[0025] 圖1為本發(fā)明形成多孔超低介電材料的方法一個實施方式的流程示意圖；
[0026] 圖2至圖6為本發(fā)明形成多孔超低介電材料的方法一個實施例中所形成低介電常 數(shù)層的剖面結(jié)構(gòu)示意圖；
[0027] 圖7為現(xiàn)有的超低介質(zhì)常數(shù)薄膜的剖面結(jié)構(gòu)示意圖。

【具體實施方式】
[0028] 為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一 步說明。當然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也 涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明 實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。
[0029] 上述及其它技術(shù)特征和有益效果，將結(jié)合實施例及附圖1至圖6對本發(fā)明的形成 多孔超低介電材料的方法進行詳細說明。圖1為本發(fā)明形成多孔超低介電材料的方法的一 較佳具體實施例的流程示意圖；圖2?6為采用圖1所示形成方法所形成低介電常數(shù)層的 示意圖。
[0030] 請參閱圖1，在本實施例中，本發(fā)明提供一種形成多孔超低介電材料的方法具體包 括以下步驟：
[0031] 步驟S01 :在一半導體襯底10上依次沉積介電阻擋層20以及低介電常數(shù)層30,其 中，所述低介電常數(shù)層30含有致孔劑40 (如圖2所示）。
[0032] 其中，半導體襯底10的材料為單晶硅，可以是硅、鍺硅還可以是其它半導體材料， 在此不再贅述。
[0033] 具體的，在本實施例中，介電阻擋層20的材質(zhì)可以但不限于SiN或SiCN，低介電常 數(shù)層30優(yōu)選為含有致孔劑40的氧化硅層，所述介電阻擋層20或低介電常數(shù)層30均可以 采用現(xiàn)有的等離子體化學氣相沉積或者旋涂-凝膠法生長，形成過程中所采用的參數(shù)比如 壓強、反應氣體流量、溫度等可以根據(jù)實際工藝要求來設定。沉積過程包括致孔劑40的引 入，致孔劑40為有機物，主要有碳和氫構(gòu)成，紫外線照射或加熱后會解離并揮發(fā)形成空洞， 從而降低低介電常數(shù)層30的介電常數(shù)值。
[0034] 步驟S02 :對所述低介電常數(shù)層30表面進行氧氣等離子體處理，以去除其表面殘 留的反應物（如圖3所示）。
[0035] 具體的，在本實施例中，在半導體襯底10上依次沉積介電阻擋層20以及低介電常 數(shù)層30均在反應腔室內(nèi)進行，在沉積結(jié)束后，反應腔室內(nèi)往往殘留一些未反應的反應前驅(qū) 體，因此，通常對低介電常數(shù)層30表面進行氧氣等離子體處理，以去除低介電常數(shù)層30表 面殘留的反應物以及反應腔室內(nèi)殘留的反應物。
[0036] 步驟S03 :去除所述低介電常數(shù)層30表面的氧化層50 (如圖4所示）。
[0037] 具體的，在本實施例中，所述氧化層50的材質(zhì)可以但不限于Si02,去除所述低介 電常數(shù)層30表面的氧化層50優(yōu)選采用濕法刻蝕工藝，也可采用干法刻蝕工藝或化學機械 研磨工藝。
[0038] 當采用濕法刻蝕工藝去除氧化層50時，優(yōu)選采用稀氫氟酸（Dilute Hydrofluoric Acid，DHF)溶液去除所述低介電常數(shù)層30表面的氧化層50。濕法刻蝕工藝的溫度、時間等 參數(shù)可以根據(jù)實際工藝要求設定，現(xiàn)有方法中對DHF的濃度和時間的參數(shù)要求較嚴格。DHF 的濃度優(yōu)選用低濃度，也可采用高濃度，采用高濃度的DHF可加快去除氧化層的效率，DHF 的濃度一般選用200 : 1，所述DHF的濃度比值為去離子水和49%的氫氟酸的體積比。
[0039] 當采用干法刻蝕工藝或化學機械研磨工藝時，為了防止去除氧化層50時損傷低 介電常數(shù)層30,可在步驟S01中所述低介電常數(shù)層30的表面預先沉積介電層（圖中未示 出），其中，所述介電層的厚度為100?500A，介電層的材質(zhì)可以為Si02或SiON。
[0040] 通過去除氧化層50可以提高后續(xù)去除致孔劑40的效率，在紫外線處理或加熱處 理過程中，使得低介電常數(shù)層30中的有機物被充分分解，從而得到較低的低介電常數(shù)。此 夕卜，通過去除氧化層50可以避免溝槽結(jié)構(gòu)的側(cè)壁出現(xiàn)凹曲形貌，保持刻蝕后的溝槽結(jié)構(gòu)的 側(cè)壁平坦化。
[0041] 步驟S04 :對所述低介電常數(shù)層30進行紫外線處理或加熱處理，以去除所述致孔 劑40 (如圖5所示）。
[0042] 具體的，在本實施例中，紫外線照射或加熱處理能夠?qū)⒂袡C物分解，然后以氣體的 形式脫離薄膜，形成孔洞，同時紫外線還會將薄膜中的硅碳鍵重新鏈接，形成更致密的骨架 結(jié)構(gòu)，這樣來支撐孔洞。紫外線處理的時間優(yōu)選為20s-500s之間，處理溫度為300度-480 度之間。
[0043] 步驟S05 :在處理后的低介電常數(shù)層30表面依次形成介電阻擋層20以及金屬硬 質(zhì)掩膜層60 (如圖6所示）。其中，所述低介電常數(shù)層30優(yōu)選為摻雜碳的多孔氧化硅層，金 屬硬質(zhì)掩膜層60可為采用鎢、銅、鋁或錫。
[0044] 綜上所述，本發(fā)明提供的形成多孔超低介電材料的方法中，通過去除低介電常數(shù) 層30表面的氧化層50,可以提高去除致孔劑的效率，在紫外線處理或加熱處理過程中，使 得低介電常數(shù)層30中的有機物被充分分解，從而得到較低的低介電常數(shù)。此外，通過去除 氧化層50可以避免溝槽結(jié)構(gòu)的側(cè)壁出現(xiàn)凹曲形貌，保持刻蝕后的溝槽結(jié)構(gòu)的側(cè)壁平坦化。 本發(fā)明提供的方法易于實現(xiàn)，且低介電常數(shù)層的處理效果更加顯著，提高了器件的可靠 性。
[0045] 以上的僅為本發(fā)明的優(yōu)選實施例，實施例并非用以限制本發(fā)明的專利保護范圍， 因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應包含在本發(fā)明的 保護范圍內(nèi)。
【權(quán)利要求】
1. 一種形成多孔超低介電材料的方法，其特征在于，包括： 步驟SOl:在一半導體襯底上依次沉積介電阻擋層以及低介電常數(shù)層，其中，所述低介 電常數(shù)層含有致孔劑； 步驟S02 :對所述低介電常數(shù)層表面進行氧氣等離子體處理，以去除其表面殘留的反 應物； 步驟S03 :去除所述低介電常數(shù)層表面的氧化層； 步驟S04 :對所述低介電常數(shù)層進行紫外線處理或加熱處理，以去除所述致孔劑； 步驟S05 :在處理后的低介電常數(shù)層表面依次形成介電阻擋層以及金屬硬質(zhì)掩膜層。
2. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，所述步驟S03中采 用濕法刻蝕工藝去除所述低介電常數(shù)層表面的氧化層。
3. 如權(quán)利要求2所述的形成多孔超低介電材料的方法，其特征在于，采用稀氫氟酸溶 液去除所述低介電常數(shù)層表面的氧化層。
4. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，所述步驟S03中采 用干法刻蝕工藝或化學機械研磨工藝去除所述低介電常數(shù)層表面的氧化層。
5. 如權(quán)利要求4所述的形成多孔超低介電材料的方法，其特征在于，所述步驟SOl中， 在所述低介電常數(shù)層的表面沉積介電層，其中，所述介電層的厚度為100?500A。
6. 如權(quán)利要求5所述的形成多孔超低介電材料的方法，其特征在于，所述介電層的材 質(zhì)為Si02或SiON。
7. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，所述低介電常數(shù) 層采用等離子體化學氣相沉積或者旋涂-凝膠法沉積。
8. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，步驟S05中所述低 介電常數(shù)層為摻雜碳的多孔氧化硅層。
9. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，步驟，所述步驟Sl 中的介電阻擋層的材質(zhì)為SiN或SiCN。
10. 如權(quán)利要求1所述的形成多孔超低介電材料的方法，其特征在于，所述氧化層的材 質(zhì)為Si02。
【文檔編號】H01L21/311GK104505344SQ201410411961
【公開日】2015年4月8日 申請日期:2014年8月20日 優(yōu)先權(quán)日:2014年8月20日
【發(fā)明者】鮑宇, 桑寧波, 雷通 申請人:上海華力微電子有限公司