功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備方法
【專(zhuān)利摘要】本發(fā)明提供了一種功率半導(dǎo)體芯片正面結(jié)構(gòu)及其制備方法，所述制備方法包括：提供第一導(dǎo)電類(lèi)型的襯底；所述襯底包括襯底正面；所述襯底正面包括第一子表面、第二子表面和第三子表面；在襯底的第一子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第一導(dǎo)電類(lèi)型的溝道截止環(huán)；其中，所述電極區(qū)至少包括一個(gè)電極，每個(gè)電極包括第一導(dǎo)電類(lèi)型的源極區(qū)；所述溝道截止環(huán)與所述源極區(qū)同時(shí)形成。本發(fā)明提供的制備方法簡(jiǎn)化了功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備工藝流程，降低了工藝成本。另外，本發(fā)明提供的功率半導(dǎo)體芯片正面結(jié)構(gòu)不會(huì)降低芯片的耐壓性能。
【專(zhuān)利說(shuō)明】功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，尤其涉及一種功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備 方法。

【背景技術(shù)】
[0002] -般地，為了防止半導(dǎo)體芯片的襯底硅表面反型，并且為了保持硅表面穩(wěn)定，降低 反向漏電流，防止擊穿電壓的蠕動(dòng)，提高芯片的耐壓及耐壓穩(wěn)定性，在功率半導(dǎo)體芯片正面 的最外圍設(shè)置溝道截止環(huán)。該溝道截止環(huán)采用與芯片襯底相同導(dǎo)電類(lèi)型的摻雜。例如，襯 底的導(dǎo)電類(lèi)型為N型，則溝道截止環(huán)的摻雜雜質(zhì)的導(dǎo)電類(lèi)型也為N型。
[0003] 現(xiàn)有的功率半導(dǎo)體芯片的常規(guī)結(jié)構(gòu)中，通常將溝道截止環(huán)的結(jié)深設(shè)計(jì)得很深，以 防止硅表面反型，提高芯片的耐壓穩(wěn)定性。因而，這就需要在進(jìn)行芯片正面工藝時(shí)，需要首 先專(zhuān)門(mén)單獨(dú)進(jìn)行溝道截止環(huán)的工藝制程，然后再進(jìn)行芯片正面的其它工藝制程。
[0004] 這種需要專(zhuān)門(mén)單獨(dú)進(jìn)行溝道截止環(huán)的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備工藝流 程復(fù)雜。而且由于需要將溝道截止環(huán)的結(jié)深達(dá)到較深的深度，所以，還需要較高的高溫處理 過(guò)程，這就導(dǎo)致芯片的工藝成本提高。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的發(fā)明人在做芯片的反向耐壓試驗(yàn)時(shí)發(fā)現(xiàn)，當(dāng)終端結(jié)構(gòu)區(qū)與溝道截止環(huán)相 隔預(yù)設(shè)距離時(shí)，芯片內(nèi)部的電場(chǎng)線沒(méi)有達(dá)到芯片的溝道截止環(huán)，也就是說(shuō)，芯片內(nèi)部的電場(chǎng) 線在終端結(jié)構(gòu)區(qū)就終止了。而且，本發(fā)明的發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，溝道截止環(huán)的結(jié)深與器件 本身的耐壓性能沒(méi)有直接關(guān)系，如圖1所示。圖1是不同結(jié)深的溝道截止環(huán)對(duì)器件的耐壓 性能的影響關(guān)系不意圖。從圖1中可以看出，設(shè)直有結(jié)深為〇. 8μηι、2μηι及ΙΟμπι的溝道 截止環(huán)的器件的耐壓性能基本相同。
[0006] 基于上述發(fā)現(xiàn)可知，增大溝道截止環(huán)的結(jié)深不會(huì)提高芯片的耐壓性能。但是，現(xiàn)有 技術(shù)中形成結(jié)深較大的溝道截止環(huán)的工藝復(fù)雜，為了簡(jiǎn)化功率半導(dǎo)體芯片的工藝流程，降 低功率半導(dǎo)體芯片的工藝成本，所以，在不影響器件耐壓前提下，可以將溝道截止環(huán)的結(jié)深 減小。
[0007] 有鑒于此，本發(fā)明提供了一種功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備方法。
[0008] 為了達(dá)到上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案：
[0009] -種功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法，包括：
[0010] 提供第一導(dǎo)電類(lèi)型的襯底；所述襯底包括襯底正面；所述襯底正面包括第一子表 面、第二子表面和第三子表面，其中，所述第二子表面包圍所述第一子表面，所述第三子表 面包圍所述第二子表面，所述第三子表面和所述第二子表面之間相隔預(yù)設(shè)距離；
[0011] 在所述第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)；所述第二導(dǎo)電類(lèi)型與所 述第一導(dǎo)電類(lèi)型相反；
[0012] 在所述第一子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第一導(dǎo)電類(lèi)型的 溝道截止環(huán)；
[0013] 其中，所述電極區(qū)至少包括一個(gè)電極，每個(gè)電極包括第一導(dǎo)電類(lèi)型的源極區(qū)；所述 溝道截止環(huán)與所述源極區(qū)同時(shí)形成。
[0014] 進(jìn)一步地，所述功率半導(dǎo)體芯片為溝槽柵功率半導(dǎo)體芯片或平面柵功率半導(dǎo)體芯 片。
[0015] 進(jìn)一步地，當(dāng)所述功率半導(dǎo)體芯片為溝槽柵功率半導(dǎo)體芯片時(shí)，所述在所述第一 子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第一導(dǎo)電類(lèi)型的溝道截止環(huán)，具體包 括：
[0016] 在所述第一子表面區(qū)域形成第二導(dǎo)電類(lèi)型的基區(qū)；
[0017] 刻蝕所述基區(qū)的第一預(yù)定位置以在所述第一預(yù)定位置形成若干個(gè)溝槽；
[0018] 在所述溝槽的底部、側(cè)面以及所述襯底正面上方形成絕緣層；
[0019] 采用多晶硅填充所述溝槽；
[0020] 刻蝕所述基區(qū)的第二預(yù)定位置上方以及所述第三子表面上方的絕緣層，以形成離 子注入窗口；
[0021] 依據(jù)所述離子注入窗口，對(duì)所述基區(qū)的第二預(yù)定位置和所述第三子表面區(qū)域進(jìn)行 第一導(dǎo)電類(lèi)型的離子注入摻雜；
[0022] 對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述基區(qū)的第二預(yù)定位置形 成源極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)。
[0023] 進(jìn)一步地，當(dāng)所述功率半導(dǎo)體芯片為平面柵功率半導(dǎo)體芯片時(shí)，所述在所述第一 子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第一導(dǎo)電類(lèi)型的溝道截止環(huán)，具體包 括：
[0024] 在所述襯底正面上方依次形成柵氧化層和多晶硅層；
[0025] 刻蝕所述第一子表面區(qū)域上方的柵氧化層和多晶硅層，以形成第一注入窗口；
[0026] 依據(jù)所述第一注入窗口對(duì)所述第一子表面區(qū)域進(jìn)行第二導(dǎo)電類(lèi)型的離子注入摻 雜；
[0027] 對(duì)注入的第二導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在襯底的第一子表面區(qū)域形成第二 導(dǎo)電類(lèi)型的基區(qū)；
[0028] 在所述基區(qū)上方以及多晶硅層上方形成絕緣層；
[0029] 對(duì)所述絕緣層進(jìn)行刻蝕，以在所述第一子表面區(qū)域的預(yù)定位置以及所述第三子表 面區(qū)域上方形成第二注入窗口；
[0030] 依據(jù)所述第二注入窗口，對(duì)所述第一子表面區(qū)域的預(yù)定位置以及所述第三子表面 區(qū)域進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜；
[0031] 對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述第一子表面區(qū)域的預(yù)定 位置形成源極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)。
[0032] -種功率半導(dǎo)體芯片的正面結(jié)構(gòu)，包括：
[0033] 第一導(dǎo)電類(lèi)型的襯底，所述襯底包括襯底正面；所述襯底正面包括第一子表面、第 二子表面和第三子表面，其中，所述第二子表面包圍所述第一子表面，所述第三子表面包圍 所述第二子表面，所述第三子表面和所述第二子表面之間相隔預(yù)設(shè)距離；
[0034] 位于所述第二子表面區(qū)域的第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)，所述第二導(dǎo)電類(lèi)型與所 述第一導(dǎo)電類(lèi)型相反；
[0035] 位于所述第一子表面區(qū)域的電極區(qū)；其中，所述電極區(qū)至少包括一個(gè)電極，每個(gè)電 極包括第一導(dǎo)電類(lèi)型的源極區(qū)；
[0036] 位于所述第三子表面區(qū)域的第一導(dǎo)電類(lèi)型的溝道截止環(huán)；
[0037] 其中，所述源極區(qū)與所述溝道截止環(huán)的摻雜濃度及結(jié)深相同。
[0038] 進(jìn)一步地，所述功率半導(dǎo)體芯片為溝槽柵功率半導(dǎo)體芯片或平面柵功率半導(dǎo)體芯 片。
[0039] 相較于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果：
[0040] 在本發(fā)明提供的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備方法中，采用同一工藝條件同 時(shí)制備電極源極區(qū)與溝道截止環(huán)，而不需采用單獨(dú)的工藝流程形成溝道截止環(huán)。因此，本發(fā) 明提供的制備方法中，形成源極區(qū)和溝道截止環(huán)采用一張光刻板即可，并且源極區(qū)和溝道 截止環(huán)的形成通過(guò)同一步光刻摻雜過(guò)程即可實(shí)現(xiàn)。因此，相較于現(xiàn)有技術(shù)，本發(fā)明提供的制 備方法中省略了一張單獨(dú)制作溝道截止環(huán)的光刻板和單獨(dú)的一個(gè)光刻摻雜工藝過(guò)程。所 以，相較于現(xiàn)有技術(shù)，本發(fā)明提供的制備方法簡(jiǎn)化了功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備工藝 流程，降低了工藝成本。
[0041] 此外，本發(fā)明提供的功率半導(dǎo)體芯片的正面結(jié)構(gòu)中，相較于現(xiàn)有技術(shù)，溝道截止環(huán) 的結(jié)深減少，因此，不再需要單獨(dú)的溝道截止環(huán)的摻雜和單獨(dú)的高溫?zé)崽幚砉に?，從而降?了工藝難度，進(jìn)而降低了芯片的制備成本。而且由于溝道截止環(huán)的結(jié)深對(duì)芯片的耐壓性能 沒(méi)有影響，因此，本發(fā)明提供的結(jié)深減小的溝道截止環(huán)的功率半導(dǎo)體芯片的正面結(jié)構(gòu)，不會(huì) 降低芯片的耐壓性能。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0042] 為了清楚地理解本發(fā)明的技術(shù)方案，下面對(duì)描述本發(fā)明的技術(shù)方案的過(guò)程中需要 用到的附圖做一簡(jiǎn)要說(shuō)明。顯而易見(jiàn)地，這些附圖僅是本發(fā)明的一部分附圖，本領(lǐng)域普通技 術(shù)人員在未付出創(chuàng)造性勞動(dòng)的前提下還可以獲得其它的附圖。
[0043] 圖1是不同結(jié)深的溝道截止環(huán)對(duì)器件的耐壓性能的影響關(guān)系示意圖；
[0044] 圖2是本發(fā)明實(shí)施例提供的溝槽柵結(jié)構(gòu)的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備方 法流程不意圖；
[0045] 圖3(1)至圖3(12)是本發(fā)明實(shí)施例提供的溝槽柵結(jié)構(gòu)的功率半導(dǎo)體芯片的正面 結(jié)構(gòu)的一系列制程對(duì)應(yīng)的結(jié)構(gòu)示意圖；
[0046] 圖4是本發(fā)明實(shí)施例提供的平面柵結(jié)構(gòu)的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備方 法流程示意圖；
[0047] 圖5(1)至圖5(13)是本發(fā)明實(shí)施例提供的平面柵結(jié)構(gòu)的功率半導(dǎo)體芯片的正面 結(jié)構(gòu)的一系列制程對(duì)應(yīng)的結(jié)構(gòu)示意圖；
[0048] 圖6是本發(fā)明實(shí)施例提供的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的截面示意圖。

【具體實(shí)施方式】
[0049] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)描述。
[0050] 基于發(fā)明人的研究發(fā)現(xiàn)可知，當(dāng)終端結(jié)構(gòu)區(qū)與溝道截止環(huán)相隔預(yù)設(shè)距離時(shí)，溝道 截止環(huán)的結(jié)深對(duì)芯片本身的耐壓能力沒(méi)有直接關(guān)系，因而，可以將溝道截止環(huán)的結(jié)深減小。 又由于溝道截止環(huán)的摻雜類(lèi)型與電極源極區(qū)的摻雜類(lèi)型相同，所以可以將電極源極區(qū)的形 成工藝過(guò)程與溝道截止環(huán)的形成工藝過(guò)程結(jié)合到一起同時(shí)制備電極源極區(qū)和溝道截止環(huán)， 從而節(jié)省一步光刻工藝和一步摻雜工藝流程，進(jìn)而達(dá)到優(yōu)化功率半導(dǎo)體芯片的正面工藝流 程的目的。
[0051] 基于此，本發(fā)明提供了一種新的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備方法，以簡(jiǎn)化 芯片正面工藝流程，降低芯片的工藝成本。首先需要說(shuō)明的是，本發(fā)明實(shí)施例所述的功率半 導(dǎo)體芯片可以為溝槽柵結(jié)構(gòu)也可以為平面柵結(jié)構(gòu)。
[0052] 下面結(jié)合附圖對(duì)溝槽柵結(jié)構(gòu)的功率半導(dǎo)體芯片正面結(jié)構(gòu)和平面柵結(jié)構(gòu)的功率半 導(dǎo)體芯片正面結(jié)構(gòu)的制備方法分別介紹。
[0053] 首先介紹溝槽柵結(jié)構(gòu)的功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法。
[0054] 當(dāng)功率半導(dǎo)體芯片為溝槽柵結(jié)構(gòu)時(shí)，本發(fā)明實(shí)施例提供的功率半導(dǎo)體芯片正面結(jié) 構(gòu)的制備方法的流程示意圖如圖2所示。其具體包括以下步驟：
[0055] S201、提供第一導(dǎo)電類(lèi)型的襯底：
[0056] 參見(jiàn)圖3(1)和圖3(1'），圖3(1)是第一導(dǎo)電類(lèi)型的襯底20的剖面示意圖，圖 3(1'）是第一導(dǎo)電類(lèi)型的襯底20的截面示意圖。
[0057] 如圖3(1)和圖3(1'）所示，所述襯底20包括襯底正面；所述襯底正面包括第一 子表面si、第二子表面s2和第三子表面s3,其中，所述第二子表面s2包圍所述第一子表面 si，所述第三子表面s3包圍所述第二子表面s2,所述第三子表面s3和所述第二子表面s2 之間相隔預(yù)設(shè)距離。本發(fā)明實(shí)施例所述的第一導(dǎo)電類(lèi)型以N型為例進(jìn)行說(shuō)明。
[0058] S202、在所述第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)；所述第二導(dǎo)電類(lèi) 型與所述第一導(dǎo)電類(lèi)型相反：
[0059] 具體地，采用本領(lǐng)域的慣用技術(shù)手段在襯底20正面上方進(jìn)行光刻圖案化，在第二 子表面區(qū)域上方形成第一光刻窗口，并根據(jù)形成的第一光刻窗口對(duì)襯底的第二子表面區(qū)域 進(jìn)行摻雜劑的注入。所述摻雜劑的導(dǎo)電類(lèi)型為第二導(dǎo)電類(lèi)型，這樣摻雜后就可以在襯底的 第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)21。其中，第二導(dǎo)電類(lèi)型與第一導(dǎo)電類(lèi)型 相反，在本發(fā)明實(shí)施例中，第二導(dǎo)電類(lèi)型為P型。該制程對(duì)應(yīng)的結(jié)構(gòu)剖面示意圖如圖3(2) 所示。
[0060] S203、在襯底的第一子表面區(qū)域形成第二導(dǎo)電類(lèi)型的基區(qū)：
[0061] 采用本領(lǐng)域的慣用技術(shù)手段，對(duì)襯底正面再次進(jìn)行光刻圖案化，以在襯底的第一 子表面區(qū)域形成第二光刻窗口，根據(jù)該第二光刻窗口，對(duì)襯底的第一子表面區(qū)域進(jìn)行第二 導(dǎo)電類(lèi)型的摻雜雜質(zhì)的摻雜，以在襯底的第一子表面區(qū)域形成第二導(dǎo)電類(lèi)型的基區(qū)22。該 制程對(duì)應(yīng)的結(jié)構(gòu)剖面示意圖如圖3(3)所示。
[0062] S204、刻蝕所述基區(qū)的第一預(yù)定位置以在所述第一預(yù)定位置形成若干個(gè)溝槽：
[0063] 如圖3(4)所示，采用本領(lǐng)域的慣用技術(shù)手段刻蝕基區(qū)22的第一預(yù)定位置以在所 述第一預(yù)定位置形成若干個(gè)溝槽23。
[0064] S205、在所述溝槽的底部、側(cè)面以及所述襯底的正面上方形成絕緣層：
[0065] 如圖3(5)所示，在所述溝槽23的底部、側(cè)面以及所述襯底20的正面上方形成絕 緣層24。所述絕緣層24的材質(zhì)可以為二氧化硅。
[0066] S206、采用多晶硅填充所述溝槽：
[0067] 如圖3(6)所示，采用多晶硅填充所述溝槽23以形成多晶硅柵極25。
[0068] S207、刻蝕所述基區(qū)的第二預(yù)定位置上方以及所述第三子表面上方的絕緣層，以 形成離子注入窗口：
[0069] 如圖3(7)所示，刻蝕所述基區(qū)22的第二預(yù)定位置上方的絕緣層24以及襯底第三 子表面區(qū)域上方的絕緣層24,以形成離子注入窗口 26。需要說(shuō)明的是，所述基區(qū)22的第二 預(yù)定位置位于相鄰兩個(gè)溝槽23之間。
[0070] S208、依據(jù)所述離子注入窗口，在所述基區(qū)的第二預(yù)定位置和所述襯底的第三子 表面區(qū)域進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜：
[0071] 如圖3(8)所示，采用本領(lǐng)域的慣用技術(shù)手段依據(jù)所述離子注入窗口 26,在所述基 區(qū)22的第二預(yù)定位置和所述襯底的第三子表面區(qū)域進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜。
[0072] S209、對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述基區(qū)的第二預(yù)定 位置形成源極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)：
[0073] 如圖3(9)所示，對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，將所述第一導(dǎo)電 類(lèi)型的離子進(jìn)一步推進(jìn)到基區(qū)22和所述襯底20 -定結(jié)深的位置處，以在所述基區(qū)22的第 二預(yù)定位置區(qū)域形成源極區(qū)27,在所述第三子表面區(qū)域形成溝道截止環(huán)28。
[0074] 需要說(shuō)明的是，本步驟所述的熱處理的溫度能夠使源極區(qū)27達(dá)到合適的結(jié)深。該 合適的結(jié)深可以為源極區(qū)的常規(guī)結(jié)深。由于源極區(qū)27和溝道截止環(huán)28是采用同樣的工藝 條件形成的，所以，兩者的摻雜濃度相同，并且兩者在襯底內(nèi)部的結(jié)深相同。具體地說(shuō)，在本 實(shí)施例中，溝道截止環(huán)的結(jié)深與本領(lǐng)域中的源極區(qū)的常規(guī)結(jié)深相同。而現(xiàn)有技術(shù)中，溝道截 止環(huán)的結(jié)深一般會(huì)大于源極區(qū)的常規(guī)結(jié)深。所以，本發(fā)明實(shí)施例形成的溝道截止環(huán)的結(jié)深 相較于現(xiàn)有技術(shù)的結(jié)深減小了。
[0075] S210、在襯底的整個(gè)正面上方形成鈍化保護(hù)層29 :
[0076] 如圖3(10)所示，為了保護(hù)形成的結(jié)構(gòu)，在襯底20的整個(gè)正面上方形成鈍化保護(hù) 層29。
[0077] 需要說(shuō)明的是，所述鈍化保護(hù)層29的材質(zhì)可以與前述形成的絕緣層24相同，具體 可以為二氧化硅。
[0078] S211、在所述鈍化保護(hù)層29的上方進(jìn)行光刻圖案化，并根據(jù)光刻圖案進(jìn)行刻蝕， 以形成發(fā)射極電極窗口 210:
[0079] 如圖3(11)所示，在所述鈍化保護(hù)層29的上方進(jìn)行光刻圖案化，并根據(jù)光刻圖案 對(duì)部分鈍化保護(hù)層29以及源極區(qū)27進(jìn)行刻蝕，以形成發(fā)射極電極窗口 210。
[0080] S212、用金屬填充所述發(fā)射極電極窗口 210,形成發(fā)射極金屬電極211。
[0081] 如圖3(12)所示，用金屬填充所述發(fā)射極電極窗口 210,形成發(fā)射極金屬電極211。 最終形成了功率半導(dǎo)體芯片的正面結(jié)構(gòu)。
[0082] 通過(guò)以上功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法可知，在形成源極區(qū)27的同時(shí)，就 形成了溝道截止環(huán)28。換句話說(shuō)，溝道截止環(huán)28與源極區(qū)27是同時(shí)形成的。因而，本發(fā)明 提供的制備方法不再需要單獨(dú)進(jìn)行溝道截止環(huán)28的光刻工藝，也不再需要單獨(dú)進(jìn)行溝道 截止環(huán)28注入摻雜工藝，因而，本發(fā)明提供的制備方法簡(jiǎn)化了正面結(jié)構(gòu)的工藝步驟，降低 了工藝成本。
[0083] 此外，基于溝道截止環(huán)的結(jié)深對(duì)器件的耐壓性能沒(méi)有影響的發(fā)現(xiàn)，本發(fā)明實(shí)施例 提供的功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法中，不需要將溝道截止環(huán)的結(jié)深設(shè)計(jì)得很深， 所以，本發(fā)明實(shí)施例提供的制備方法不再需要對(duì)溝道截止環(huán)注入摻雜的離子采用單獨(dú)的高 溫工藝，因而降低了工藝難度。
[0084] 需要著重說(shuō)明的是，本發(fā)明的研究發(fā)現(xiàn)克服了本領(lǐng)域的技術(shù)偏見(jiàn)，即克服了溝道 截止環(huán)的結(jié)深越大，器件的耐壓性能越好的偏見(jiàn)。該研究發(fā)現(xiàn)對(duì)于本領(lǐng)域技術(shù)人員改進(jìn)功 率半導(dǎo)體芯片的制備工藝具有很大的幫助。基于該研究發(fā)現(xiàn)，避免了本領(lǐng)域的技術(shù)人員為 了提高器件的耐壓性能的目的而繼續(xù)做增大溝道截止環(huán)的結(jié)深的努力。
[0085] 當(dāng)功率半導(dǎo)體芯片為平面柵結(jié)構(gòu)時(shí)，本發(fā)明實(shí)施例提供的功率半導(dǎo)體芯片正面結(jié) 構(gòu)的制備方法的流程示意圖如圖4所示。其具體包括以下步驟：
[0086] S401、提供第一導(dǎo)電類(lèi)型的襯底：
[0087] 參見(jiàn)圖5(1)和圖5(1'），圖5(1)是第一導(dǎo)電類(lèi)型的襯底40的剖面不意圖，圖 5(1'）是第一導(dǎo)電類(lèi)型的襯底40的截面示意圖。
[0088] 如圖5(1)和圖5(1'）所示，所述襯底40包括襯底正面；所述襯底正面包括第一 子表面si、第二子表面s2和第三子表面s3,其中，所述第二子表面s2包圍所述第一子表面 si，所述第三子表面s3包圍所述第二子表面s2,所述第三子表面s3和所述第二子表面s2 之間相隔預(yù)設(shè)距離。本發(fā)明實(shí)施例所述的第一導(dǎo)電類(lèi)型以N型為例進(jìn)行說(shuō)明。
[0089] S402、在所述第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)；所述第二導(dǎo)電類(lèi) 型與所述第一導(dǎo)電類(lèi)型相反：
[0090] 具體地，采用本領(lǐng)域的慣用技術(shù)手段在襯底40正面上方進(jìn)行光刻圖案化，在第二 子表面區(qū)域上方形成第一光刻窗口，并根據(jù)形成的第一光刻窗口對(duì)襯底的第二子表面區(qū)域 進(jìn)行摻雜劑的注入。所述摻雜劑的導(dǎo)電類(lèi)型為第二導(dǎo)電類(lèi)型，這樣摻雜后就可以在襯底的 第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)41。其中，第二導(dǎo)電類(lèi)型與第一導(dǎo)電類(lèi)型 相反，在本發(fā)明實(shí)施例中，第二導(dǎo)電類(lèi)型為P型。該制程對(duì)應(yīng)的結(jié)構(gòu)剖面示意圖如圖5(2) 所示。
[0091] S403、在所述襯底正面上方依次形成柵氧化層和多晶硅層：
[0092] 如圖5(3)所示，在所述襯底40的正面上方依次形成柵氧化層42和多晶硅層43。
[0093] S404、刻蝕所述第一子表面區(qū)域上方的柵氧化層和多晶硅層，以形成第一注入窗 Π ：
[0094] 如圖5(4)所示，采用本領(lǐng)域的慣用技術(shù)手段刻蝕所述襯底的第一子表面區(qū)域上 方的柵氧化層42和對(duì)晶硅層43,以在所述第一子表面區(qū)域上方形成第一注入窗口 44。 [0095] S405、依據(jù)所述第一注入窗口對(duì)所述第一子表面區(qū)域進(jìn)行第二導(dǎo)電類(lèi)型的離子注 入摻雜：
[0096] 如圖5 (5)所示，依據(jù)所述第一注入窗口 44對(duì)所述襯底40的第一子表面區(qū)域進(jìn)行 第二導(dǎo)電類(lèi)型的離子注入摻雜。
[0097] S406、對(duì)注入的第二導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在襯底的第一子表面區(qū)域形 成第二導(dǎo)電類(lèi)型的基區(qū)；
[0098] 如圖5(6)所示，對(duì)注入的第二導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在襯底的第一子表 面區(qū)域形成第二導(dǎo)電類(lèi)型的基區(qū)45。
[0099] S407、在所述基區(qū)上方以及多晶硅層上方形成絕緣層；
[0100] 如圖5(7)所示，在所述基區(qū)45以及多晶硅層43的上方形成絕緣層46。
[0101] S408、對(duì)所述絕緣層進(jìn)行刻蝕，以在所述第一子表面區(qū)域的預(yù)定位置以及所述第 三子表面區(qū)域上方形成第二注入窗口；
[0102] 如圖5 (8)所示，對(duì)所述絕緣層46進(jìn)行選擇性刻蝕，以在所述第一子表面區(qū)域的預(yù) 定位置以及所述第三子表面區(qū)域上方形成第二注入窗口 47。
[0103] S409、依據(jù)所述第二注入窗口，對(duì)所述第一子表面區(qū)域的預(yù)定位置以及所述第三 子表面區(qū)域進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜；
[0104] 如圖5(9)所示，依據(jù)所述第二注入窗口 47,對(duì)所述第一子表面區(qū)域的預(yù)定位置以 及所述第三子表面區(qū)域進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜。
[0105] S410、對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述第一子表面區(qū)域 的預(yù)定位置形成源極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)。
[0106] 如圖5(10)所示，對(duì)注入的第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述第一子表 面區(qū)域的預(yù)定位置形成源極區(qū)48,在所述第三子表面區(qū)域形成溝道截止環(huán)49。
[0107] 需要說(shuō)明的是，本步驟所述的熱處理的溫度能夠使源極區(qū)48達(dá)到合適的結(jié)深。該 合適的結(jié)深可以為源極區(qū)的常規(guī)結(jié)深。由于源極區(qū)48和溝道截止環(huán)49是采用同樣的工藝 條件形成的，所以，兩者在襯底內(nèi)部的結(jié)深也相同。具體地說(shuō)，在本實(shí)施例中，溝道截止環(huán)的 結(jié)深與本領(lǐng)域中的源極區(qū)的常規(guī)結(jié)深相同。而現(xiàn)有技術(shù)中，溝道截止環(huán)的結(jié)深一般會(huì)大于 源極區(qū)的常規(guī)結(jié)深。所以，本發(fā)明實(shí)施例形成的溝道截止環(huán)的結(jié)深相較于現(xiàn)有技術(shù)的結(jié)深 減小了。
[0108] S411、在襯底的整個(gè)正面上方形成鈍化保護(hù)層：
[0109] 如圖5(11)所示，為了保護(hù)形成的結(jié)構(gòu)，在襯底40的整個(gè)正面上方形成鈍化保護(hù) 層 410。
[0110] 需要說(shuō)明的是，所述鈍化保護(hù)410的材質(zhì)可以與前述形成的絕緣層42相同，具體 可以為二氧化硅。
[0111] S412、在所述鈍化保護(hù)層410的上方進(jìn)行光刻圖案化，并根據(jù)光刻圖案進(jìn)行刻蝕， 以形成發(fā)射極電極窗口 411 :
[0112] 如圖5(12)所示，在所述鈍化保護(hù)層410的上方進(jìn)行光刻圖案化，并根據(jù)光刻圖案 對(duì)部分鈍化保護(hù)層410以及源極區(qū)48進(jìn)行刻蝕，以形成發(fā)射極電極窗口 411。
[0113] S413、用金屬填充所述發(fā)射極電極窗口 411，形成發(fā)射極金屬電極412。
[0114] 如圖5(13)所不，用金屬填充所述發(fā)射極電極窗口 411，形成發(fā)射極金屬電極412， 最終形成了功率半導(dǎo)體芯片的正面結(jié)構(gòu)。
[0115] 以上為平面柵結(jié)構(gòu)的功率半導(dǎo)體芯片的正面結(jié)構(gòu)的制備方法。在該制備方法的具 體實(shí)施方式中，溝道截止環(huán)49與源極區(qū)48是同時(shí)形成的。因而，相較于現(xiàn)有技術(shù)，本發(fā)明 提供的制備方法不再需要單獨(dú)進(jìn)行溝道截止環(huán)49的光刻工藝，也不再需要單獨(dú)進(jìn)行溝道 截止環(huán)49注入摻雜工藝，因而，本發(fā)明提供的制備方法簡(jiǎn)化了正面結(jié)構(gòu)的工藝步驟，降低 了工藝成本。
[0116] 此外，本發(fā)明實(shí)施例提供的功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法中，不需要將溝 道截止環(huán)的結(jié)深設(shè)計(jì)得很深，所以，本發(fā)明實(shí)施例提供的制備方法不再需要對(duì)溝道截止環(huán) 注入摻雜的離子采用單獨(dú)的高溫工藝，因而降低了工藝難度。
[0117] 以上實(shí)施例是以溝槽柵結(jié)構(gòu)的功率半導(dǎo)體芯片和平面柵結(jié)構(gòu)的功率半導(dǎo)體芯片 為例進(jìn)行說(shuō)明的。作為本發(fā)明實(shí)施例的擴(kuò)充，所述功率半導(dǎo)體芯片還可以為其它結(jié)構(gòu)。
[0118] 在功率半導(dǎo)體芯片的正面結(jié)構(gòu)中，一般均包括電極區(qū)，并且電極區(qū)內(nèi)的每個(gè)電極 均包括源極區(qū)，并且該源極區(qū)的導(dǎo)電類(lèi)型與襯底的導(dǎo)電類(lèi)型相同。又因?yàn)闇系澜刂弓h(huán)的導(dǎo) 電類(lèi)型與襯底的導(dǎo)電類(lèi)型也相同，并且無(wú)需將溝道截止環(huán)的結(jié)深設(shè)計(jì)的很深，所以，不論功 率半導(dǎo)體芯片是什么結(jié)構(gòu)，均可以在形成源極區(qū)的同時(shí)形成溝道截止環(huán)。
[0119] 另外，為了更加清楚地理解本發(fā)明實(shí)施例制備出的功率半導(dǎo)體芯片的正面結(jié)構(gòu)， 本發(fā)明實(shí)施例還提供了該正面結(jié)構(gòu)的截面結(jié)構(gòu)示意圖，如圖6所示。
[0120] 該功率半導(dǎo)體芯片的正面結(jié)構(gòu)包括：電極區(qū)、終端結(jié)構(gòu)區(qū)以及溝道截止環(huán)。其中， 終端結(jié)構(gòu)區(qū)位于所述電極區(qū)的外圍，溝道截止環(huán)位于所述終端結(jié)構(gòu)區(qū)21的外圍。并且所述 溝道截止環(huán)28與所述終端結(jié)構(gòu)區(qū)21之間相隔一定的距離。其中，電極區(qū)內(nèi)設(shè)置有發(fā)射極 和柵極。在該電極區(qū)內(nèi)包括第二導(dǎo)電類(lèi)型的基區(qū)、第一導(dǎo)電類(lèi)型的源極區(qū)、絕緣層、多晶硅 柵極和發(fā)射極（圖中未示出）。
[0121] 當(dāng)將正面結(jié)構(gòu)的各個(gè)結(jié)構(gòu)與襯底正面劃分的各個(gè)子表面相對(duì)應(yīng)時(shí)，其對(duì)應(yīng)關(guān)系如 下：所述電極區(qū)位于襯底的第一子表面區(qū)域sl，所述終端結(jié)構(gòu)區(qū)21位于襯底的第二子表面 區(qū)域s2,所述溝道截止環(huán)28位于襯底的第三子表面區(qū)域S3。
[0122] 需要說(shuō)明的是，在本發(fā)明實(shí)施例中，由于源極區(qū)和溝道截止環(huán)是同時(shí)形成的，并且 采用的摻雜工藝條件也相同，所以，形成的源極區(qū)的結(jié)深與溝道截止環(huán)的結(jié)深相同。
[0123] 基于上述實(shí)施例提供的功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備方法，本發(fā)明實(shí)施例 還提供了一種功率半導(dǎo)體芯片。該功率半導(dǎo)體芯片的正面結(jié)構(gòu)及其制備方法采用上述實(shí)施 例所述的結(jié)構(gòu)和方法。
[0124] 以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。
[0125] 雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1. 一種功率半導(dǎo)體芯片正面結(jié)構(gòu)的制備方法，其特征在于，包括： 提供第一導(dǎo)電類(lèi)型的襯底；所述襯底包括襯底正面；所述襯底正面包括第一子表面、 第二子表面和第三子表面，其中，所述第二子表面包圍所述第一子表面，所述第三子表面包 圍所述第二子表面，所述第三子表面和所述第二子表面之間相隔預(yù)設(shè)距離； 在所述第二子表面區(qū)域形成第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)；所述第二導(dǎo)電類(lèi)型與所述第 一導(dǎo)電類(lèi)型相反； 在所述第一子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第一導(dǎo)電類(lèi)型的溝道 截止環(huán)； 其中，所述電極區(qū)至少包括一個(gè)電極，每個(gè)電極包括第一導(dǎo)電類(lèi)型的源極區(qū)；所述溝道 截止環(huán)與所述源極區(qū)同時(shí)形成。
2. 根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述功率半導(dǎo)體芯片為溝槽柵功率 半導(dǎo)體芯片或平面柵功率半導(dǎo)體芯片。
3. 根據(jù)權(quán)利要求2所述的制備方法，其特征在于，當(dāng)所述功率半導(dǎo)體芯片為溝槽柵功 率半導(dǎo)體芯片時(shí)，所述在所述第一子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第 一導(dǎo)電類(lèi)型的溝道截止環(huán)，具體包括： 在所述第一子表面區(qū)域形成第二導(dǎo)電類(lèi)型的基區(qū)； 刻蝕所述基區(qū)的第一預(yù)定位置以在所述第一預(yù)定位置形成若干個(gè)溝槽； 在所述溝槽的底部、側(cè)面以及所述襯底正面上方形成絕緣層； 采用多晶硅填充所述溝槽； 刻蝕所述基區(qū)的第二預(yù)定位置上方以及所述第三子表面上方的絕緣層，以形成離子注 入窗口； 依據(jù)所述離子注入窗口，對(duì)所述基區(qū)的第二預(yù)定位置和所述第三子表面區(qū)域進(jìn)行第一 導(dǎo)電類(lèi)型的離子注入摻雜； 對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述基區(qū)的第二預(yù)定位置形成源 極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)。
4. 根據(jù)權(quán)利要求2所述的制備方法，其特征在于，當(dāng)所述功率半導(dǎo)體芯片為平面柵功 率半導(dǎo)體芯片時(shí)，所述在所述第一子表面區(qū)域形成電極區(qū)，在所述第三子表面區(qū)域形成第 一導(dǎo)電類(lèi)型的溝道截止環(huán)，具體包括： 在所述襯底正面上方依次形成柵氧化層和多晶硅層； 刻蝕所述第一子表面區(qū)域上方的柵氧化層和多晶硅層，以形成第一注入窗口； 依據(jù)所述第一注入窗口對(duì)所述第一子表面區(qū)域進(jìn)行第二導(dǎo)電類(lèi)型的離子注入摻雜； 對(duì)注入的第二導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在襯底的第一子表面區(qū)域形成第二導(dǎo)電 類(lèi)型的基區(qū)； 在所述基區(qū)上方以及多晶硅層上方形成絕緣層； 對(duì)所述絕緣層進(jìn)行刻蝕，以在所述第一子表面區(qū)域的預(yù)定位置以及所述第三子表面區(qū) 域上方形成第二注入窗口； 依據(jù)所述第二注入窗口，對(duì)所述第一子表面區(qū)域的預(yù)定位置以及所述第三子表面區(qū)域 進(jìn)行第一導(dǎo)電類(lèi)型的離子注入摻雜； 對(duì)注入的所述第一導(dǎo)電類(lèi)型的離子進(jìn)行熱處理，以在所述第一子表面區(qū)域的預(yù)定位置 形成源極區(qū)，在所述第三子表面區(qū)域形成溝道截止環(huán)。
5. -種功率半導(dǎo)體芯片的正面結(jié)構(gòu)，其特征在于，包括： 第一導(dǎo)電類(lèi)型的襯底，所述襯底包括襯底正面；所述襯底正面包括第一子表面、第二子 表面和第三子表面，其中，所述第二子表面包圍所述第一子表面，所述第三子表面包圍所述 第二子表面，所述第三子表面和所述第二子表面之間相隔預(yù)設(shè)距離； 位于所述第二子表面區(qū)域的第二導(dǎo)電類(lèi)型的終端結(jié)構(gòu)區(qū)，所述第二導(dǎo)電類(lèi)型與所述第 一導(dǎo)電類(lèi)型相反； 位于所述第一子表面區(qū)域的電極區(qū)；其中，所述電極區(qū)至少包括一個(gè)電極，每個(gè)電極包 括第一導(dǎo)電類(lèi)型的源極區(qū)； 位于所述第三子表面區(qū)域的第一導(dǎo)電類(lèi)型的溝道截止環(huán)； 其中，所述源極區(qū)與所述溝道截止環(huán)的摻雜濃度及結(jié)深相同。
6. 根據(jù)權(quán)利要求5所述的正面結(jié)構(gòu)，其特征在于，所述功率半導(dǎo)體芯片為溝槽柵功率 半導(dǎo)體芯片或平面柵功率半導(dǎo)體芯片。
【文檔編號(hào)】H01L21/28GK104157682SQ201410421269
【公開(kāi)日】2014年11月19日 申請(qǐng)日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】劉國(guó)友, 覃榮震, 黃建偉 申請(qǐng)人:株洲南車(chē)時(shí)代電氣股份有限公司