一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法
【專利摘要】本發(fā)明公開了一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，通過在MOS器件作為接觸孔刻蝕停止層的高張應(yīng)力氮化硅層上，以由氮化硅層和氧化硅層交替組成的多層疊層作為PMOS區(qū)域的紫外光阻擋層，對PMOS、NMOS區(qū)域的高張應(yīng)力氮化硅層進(jìn)行選擇性的紫外光固化處理，得到在PMOS區(qū)域上覆蓋張應(yīng)力相對較低的高張應(yīng)力氮化硅層，而在NMOS區(qū)域上覆蓋張應(yīng)力相對較高的高張應(yīng)力氮化硅層，實(shí)現(xiàn)在PMOS、NMOS區(qū)域具有選擇性的不同高張應(yīng)力的氮化硅接觸孔刻蝕停止層，既避免了單步高張應(yīng)力氮化硅沉積對PMOS器件空穴遷移率的消極影響，又避免了兩步氮化硅沉積形成雙接觸孔刻蝕停止層工藝的復(fù)雜性，實(shí)現(xiàn)用較低的成本提升了器件的電性能。
【專利說明】一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造【技術(shù)領(lǐng)域】，更具體地，涉及一種基于應(yīng)變硅技術(shù)的通過高應(yīng)力氮化硅改善器件性能的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法。

【背景技術(shù)】
[0002]隨著CMOS集成電路制造工藝的發(fā)展以及關(guān)鍵尺寸的縮小，很多新的方法被運(yùn)用到器件制造工藝中，用以改善器件性能。其中，高應(yīng)力氮化硅薄膜由于能夠有效提高M(jìn)OS管載流子遷移率，進(jìn)而提高器件運(yùn)行速度，因此被弓丨入到集成電路制造工藝中。PMOS溝道方向上的壓應(yīng)力能提高PMOS器件中空穴遷移率，而NMOS溝道方向上的張應(yīng)力能提高NMOS器件中電子遷移率。
[0003]請參閱圖1，圖1是現(xiàn)有的在MOS器件上形成高應(yīng)力氮化硅薄膜接觸孔刻蝕停止層的器件結(jié)構(gòu)示意圖。如圖所示，在MOS器件I上形成有高應(yīng)力氮化硅薄膜2作為接觸孔刻蝕停止層。從器件的性能上講，PMOS器件上需要壓應(yīng)力高的氮化硅接觸孔刻蝕停止層，而NMOS器件上需要張應(yīng)力高的氮化硅接觸孔刻蝕停止層。這就要求應(yīng)用Dual CESL工藝(雙接觸孔刻蝕停止層工藝)。
[0004]傳統(tǒng)的Dual CESL工藝需要進(jìn)行兩步氮化硅沉積，其主要流程為高張應(yīng)力氮化硅沉積(包括紫外光固化工藝)一氧化硅掩膜層沉積一光刻一去除PMOS區(qū)域的高張應(yīng)力氮化硅層一高壓應(yīng)力氮化硅沉積一光刻一去除NMOS區(qū)域的高壓應(yīng)力氮化硅層。由于在傳統(tǒng)的Dual CESL工藝中需要進(jìn)行兩步光刻，以去除PMOS區(qū)域的高張應(yīng)力氮化硅和NMOS區(qū)域的高壓應(yīng)力氮化硅，因此，該工藝極大地增加了工藝成本以及工藝復(fù)雜性。所以，目前廣泛采用的還是Single CESL工藝，即采用單步氮化硅沉積工藝形成CESL層(接觸孔刻蝕停止層)。一般而言，由于NMOS器件中的電子遷移率指標(biāo)顯得更關(guān)鍵，所以，一般的Single CESL工藝就是在PMOS區(qū)域和NMOS區(qū)域同時(shí)采用高張應(yīng)力氮化硅形成接觸孔刻蝕停止層。
[0005]高張應(yīng)力氮化娃薄膜(High Tensile Stress SiN)是在PECVD(等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng))中沉積得到的，反應(yīng)物為硅烷(SiH4)和氨氣(NH3),需要利用射頻激發(fā)等離子體維持反應(yīng)的進(jìn)行。由于這種方法形成的氮化硅薄膜中含有大量的H(氫原子)，其結(jié)構(gòu)疏松，以致應(yīng)力達(dá)不到要求，只有約0.7Gpa。所以，接下來還需要對薄膜進(jìn)行UV cure (紫外光固化)，利用紫外光破壞薄膜中的氫鍵，使氫原子形成氫氣析出，而留下的懸掛鍵S1-與N-能形成S1-N鍵。這樣，氮化硅薄膜的空間網(wǎng)絡(luò)結(jié)構(gòu)發(fā)生變化，從而可形成應(yīng)力滿足要求的高張應(yīng)力氮化硅薄膜。目前，通過PECVD沉積得到的張應(yīng)力氮化硅薄膜的應(yīng)力極限為1.7Gpa左右(經(jīng)紫外光固化之后)，能夠顯著提高NMOS的性能。所以，通常以這種氮化硅薄膜作為接觸孔刻蝕阻擋層，其厚度一般為300?600A。
[0006]但是，采用Single CESL工藝在PMOS區(qū)域和NMOS區(qū)域同時(shí)形成了紫外光固化后具有極限應(yīng)力的高張應(yīng)力氮化硅接觸孔刻蝕停止層，而具有極限應(yīng)力的高張應(yīng)力氮化硅的存在對PMOS器件的電性能是有不利影響的，故Single CESL工藝畢竟是以犧牲PMOS器件中的空穴遷移率為代價(jià)的一種折中方法。因此，如何避免單步高張應(yīng)力氮化硅沉積對PMOS器件的消極影響，以及避免兩步氮化硅沉積形成雙接觸孔刻蝕停止層工藝的復(fù)雜性，成為當(dāng)前業(yè)界的一個(gè)重要課題。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，通過在MOS器件上沉積高張應(yīng)力氮化硅層作為接觸孔刻蝕停止層、沉積ILD氧化硅層作為高張應(yīng)力氮化硅層的保護(hù)層，并以由氮化硅層和氧化硅層交替組成的多層疊層作為MOS器件PMOS區(qū)域的紫外光阻擋層，對MOS器件PMOS、NMOS區(qū)域的高張應(yīng)力氮化硅層進(jìn)行選擇性的紫外光固化處理，實(shí)現(xiàn)在PMOS、NMOS區(qū)域具有選擇性張應(yīng)力的高張應(yīng)力氮化硅雙接觸孔刻蝕停止層，從而既可避免單步高張應(yīng)力氮化硅沉積對PMOS器件空穴遷移率的消極影響，又可避免兩步氮化硅沉積形成雙接觸孔刻蝕停止層工藝的復(fù)雜性。
[0008]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0009]一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，包括以下步驟:
[0010]步驟一:提供一MOS器件，在所述MOS器件上沉積一層高張應(yīng)力氮化硅層作為接觸孔刻蝕停止層；
[0011]步驟二:在所述高張應(yīng)力氮化硅層上沉積一層ILD氧化硅層并平坦化，作為所述高張應(yīng)力氮化硅層的保護(hù)層；
[0012]步驟三:在所述ILD氧化硅層上依次交替沉積氮化硅層、氧化硅層，形成由所述氮化硅層和所述氧化硅層組成的多層疊層，作為紫外光阻擋層；
[0013]步驟四:將所述MOS器件NMOS區(qū)域的所述疊層去除；
[0014]步驟五:對所述高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理；
[0015]步驟六:將所述MOS器件PMOS區(qū)域的所述疊層去除，然后，去除所述ILD氧化硅層，以在所述MOS器件上形成具有選擇性張應(yīng)力的高張應(yīng)力氮化硅接觸孔刻蝕停止層。
[0016]在上述技術(shù)方案中，由于PMOS區(qū)域在紫外光固化的過程中依然保留著由氮化硅層和氧化硅層交替組成的多層疊層，而此多層疊層可通過具有不同折射率的空氣、氮化硅層和氧化硅層的介質(zhì)界面，對紫外光進(jìn)行反射，使紫外光在通過多層疊層、ILD(層間介質(zhì))氧化硅層到達(dá)下面的高張應(yīng)力氮化硅層的過程中光強(qiáng)逐步衰減。氮化硅層和氧化硅層交替沉積的重復(fù)次數(shù)(重疊層數(shù))，決定了最終到達(dá)高張應(yīng)力氮化硅層的紫外光的強(qiáng)度。所以，在經(jīng)過紫外光固化后，PMOS區(qū)域的高張應(yīng)力氮化硅層的張應(yīng)力的提高程度將受到明顯影響。這種相對較低的張應(yīng)力狀態(tài)明顯降低了對PMOS器件電性能的不利影響。而對于NMOS區(qū)域的高張應(yīng)力氮化硅層，因由氮化硅層和氧化硅層交替組成的多層疊層已被去除，所以其紫外光固化過程不會(huì)受到影響，在紫外光固化工藝之后，該區(qū)域的高張應(yīng)力氮化硅層將可以達(dá)到1.7Gpa左右的極限張應(yīng)力，能夠顯著提高NMOS器件中的電子遷移率。
[0017]本發(fā)明通過將由氮化硅層和氧化硅層交替組成的多層疊層作為PMOS區(qū)域的紫外光阻擋層，對PMOS、NMOS區(qū)域的高張應(yīng)力氮化硅層進(jìn)行選擇性的紫外光固化過程，實(shí)現(xiàn)在PM0S.NM0S區(qū)域具有不同高張應(yīng)力的氮化硅雙接觸孔刻蝕停止層，即可在PMOS區(qū)域上覆蓋張應(yīng)力相對較低的高張應(yīng)力氮化硅層,在NMOS區(qū)域上覆蓋張應(yīng)力相對較高的高張應(yīng)力氮化硅層。因此，本發(fā)明可以避免單步高張應(yīng)力氮化硅沉積對PMOS器件的消極影響，又可避免兩步氮化硅沉積形成雙接觸孔刻蝕停止層工藝的復(fù)雜性。而且，本發(fā)明的工藝方法相對傳統(tǒng)的雙接觸孔刻蝕停止層工藝要更簡單，成本更低。
[0018]優(yōu)選的，步驟二中，先采用高密度等離子體工藝或高深寬比填充工藝沉積所述ILD氧化硅層，并將所述MOS器件的溝槽區(qū)域填滿，然后，再采用PECVD工藝?yán)^續(xù)沉積所述ILD氧化硅層，最后，再采用化學(xué)機(jī)械研磨的方式對所述ILD氧化硅層進(jìn)行平坦化。
[0019]優(yōu)選的，步驟二中，所述ILD氧化硅層的沉積厚度為5000?10000A。
[0020]優(yōu)選的，步驟三中，所述疊層中的所述氮化硅層或所述氧化硅層的層數(shù)為2?10層。
[0021]優(yōu)選的，步驟三中，所述疊層中的每層所述氮化硅層或所述氧化硅層的厚度為50 ?10A0
[0022]優(yōu)選的，步驟三中，所述疊層的總厚度不大于1000A。
[0023]優(yōu)選的，步驟四中，采用光刻工藝，用光刻膠覆蓋所述MOS器件的PMOS區(qū)域，然后，采用干法刻蝕工藝去除所述MOS器件NMOS區(qū)域的所述疊層。
[0024]優(yōu)選的，步驟五中，采用波長為190?380nm的紫外光對所述高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理，處理時(shí)間為100?1000秒。
[0025]優(yōu)選的，步驟六中，采用化學(xué)機(jī)械研磨的方式去除所述MOS器件PMOS區(qū)域的所述疊層，ILD氧化硅層可以成為研磨時(shí)高張應(yīng)力氮化硅層的保護(hù)層。
[0026]優(yōu)選的，步驟六中，采用SiCoNi工藝去除所述ILD氧化硅層。
[0027]從上述技術(shù)方案可以看出，本發(fā)明通過在MOS器件上沉積高張應(yīng)力氮化硅層作為接觸孔刻蝕停止層、沉積ILD氧化硅層作為高張應(yīng)力氮化硅層的保護(hù)層，并在ILD氧化硅層上以由氮化硅層和氧化硅層交替組成的多層疊層作為MOS器件PMOS區(qū)域的紫外光阻擋層，對MOS器件PM0S、NM0S區(qū)域的高張應(yīng)力氮化硅層進(jìn)行選擇性的紫外光固化處理，得到在PMOS區(qū)域上覆蓋張應(yīng)力相對較低的高張應(yīng)力氮化硅層，在NMOS區(qū)域上覆蓋張應(yīng)力相對較高的高張應(yīng)力氮化硅層，實(shí)現(xiàn)在PMOS、NMOS區(qū)域具有選擇性的不同高張應(yīng)力的氮化硅雙接觸孔刻蝕停止層，既可以避免單步高張應(yīng)力氮化硅沉積對PMOS器件空穴遷移率的消極影響，又可避免兩步氮化硅沉積形成雙接觸孔刻蝕停止層工藝的復(fù)雜性。而且，本發(fā)明的工藝方法相對傳統(tǒng)的雙接觸孔刻蝕停止層工藝要更簡單，成本更低，因而具有用較低的成本提升了器件電性能的顯著進(jìn)步。

【專利附圖】

【附圖說明】
[0028]圖1是現(xiàn)有的在MOS器件上形成高應(yīng)力氮化硅薄膜接觸孔刻蝕停止層的器件結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法的流程圖；
[0030]圖3?圖10是本發(fā)明一實(shí)施例中根據(jù)圖2的制作方法制作接觸孔刻蝕停止層的器件結(jié)構(gòu)示意圖；
[0031]圖11是本發(fā)明一實(shí)施例中多層疊層的局部結(jié)構(gòu)放大示意圖。

【具體實(shí)施方式】
[0032]下面結(jié)合附圖，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說明。當(dāng)然本發(fā)明并不局限于下述具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0033]需要說明的是，在下述的實(shí)施例中，利用圖3?圖11的示意圖對按本發(fā)明的雙接觸孔刻蝕停止層的制作方法形成的器件結(jié)構(gòu)進(jìn)行了詳細(xì)的表述。在詳述本發(fā)明的實(shí)施方式時(shí)，為了便于說明，各示意圖不依照一般比例繪制并進(jìn)行了局部放大及省略處理，因此，應(yīng)避免以此作為對本發(fā)明的限定。
[0034]請參閱圖2，圖2是本發(fā)明一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法的流程圖。同時(shí)，請對照參考圖3?圖10以及圖11，圖3?圖10是本發(fā)明一實(shí)施例中根據(jù)圖2的制作方法制作接觸孔刻蝕停止層的器件結(jié)構(gòu)示意圖；圖11是本發(fā)明一實(shí)施例中作為紫外光阻擋層的氮化硅-氧化硅多層疊層的局部結(jié)構(gòu)放大示意圖。圖3?圖10中示意的器件結(jié)構(gòu)，分別與圖2中的各制作步驟相對應(yīng)，以便于對本發(fā)明方法的理解。
[0035]如圖2所示，本發(fā)明提供了一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，包括以下步驟:
[0036]如框I所示，步驟一:提供一 MOS器件，在所述MOS器件上沉積一層高張應(yīng)力氮化硅層作為接觸孔刻蝕停止層。
[0037]請參考圖3，在已制作完成的MOS器件3上沉積一層高張應(yīng)力氮化硅層4作為接觸孔刻蝕停止層。MOS器件3的制作工藝與現(xiàn)有工藝相同，MOS器件3具有NMOS區(qū)域9和PMOS區(qū)域8。氮化硅層4可采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)方法沉積形成，反應(yīng)氣體可包括SiH4 (硅烷)和NH3 (氨氣)，但不限于此。沉積厚度為300?1000A。反應(yīng)過程需要利用射頻激發(fā)等離子體以維持反應(yīng)的進(jìn)行。作為一個(gè)實(shí)例，氮化硅層4的沉積厚度可為405.6A，此時(shí)氮化硅層4的應(yīng)力大概為690.6Mpa左右。
[0038]如框2所示，步驟二:在所述高張應(yīng)力氮化硅層上沉積一層ILD氧化硅層并平坦化，作為所述高張應(yīng)力氮化硅層的保護(hù)層。
[0039]請參考圖4，在高張應(yīng)力氮化硅層4上沉積一層ILD氧化硅層5，并采用化學(xué)機(jī)械研磨的方式進(jìn)行平坦化，作為高張應(yīng)力氮化硅層4的保護(hù)層。在后續(xù)的步驟中，由于需要去除ILD氧化硅層5上的紫外光阻擋層(詳見后文說明)，為了避免去除紫外光阻擋層時(shí)對高張應(yīng)力氮化硅層4造成破壞，因而沉積此ILD氧化硅層5，作為高張應(yīng)力氮化硅層4在去除紫外光阻擋層時(shí)的刻蝕阻擋層(針對NMOS區(qū)域)和研磨阻擋層(針對PMOS區(qū)域)，來保護(hù)下面的高張應(yīng)力氮化硅層4薄膜。作為一可選的實(shí)施例，可先采用高密度等離子體(HighDensity Plasma, HDP)工藝沉積ILD氧化娃層5,也可采用高深寬比填充(High AspectRat1 Process, HARP)工藝沉積ILD氧化硅層5，并將MOS器件的溝槽區(qū)域填滿，避免出現(xiàn)空隙。然后，再采用PECVD (等離子體增強(qiáng)化學(xué)氣相沉積)工藝?yán)^續(xù)沉積ILD氧化硅層5。最后再采用化學(xué)機(jī)械研磨(CMP)的方式對ILD氧化硅層5進(jìn)行平坦化。ILD氧化硅層5的總沉積厚度可為5000?10000A。作為一個(gè)實(shí)例，可在高張應(yīng)力氮化硅層4上沉積厚度為8000A的ILD氧化硅層5。
[0040]如框3所示，步驟三:在所述ILD氧化硅層上依次交替沉積氮化硅層、氧化硅層，形成由所述氮化硅層和所述氧化硅層組成的多層疊層，作為紫外光阻擋層。
[0041]請參考圖5，在已經(jīng)過平坦化的ILD氧化硅層5上沉積形成一疊層6，此疊層6的作用是在后續(xù)步驟中對高張應(yīng)力氮化硅層4進(jìn)行紫外光固化處理時(shí)，作為PMOS區(qū)域8的紫外光阻擋層，以減弱紫外光對PMOS區(qū)域8的高張應(yīng)力氮化硅層4的輻射光強(qiáng)(詳見后文說明)。
[0042]請參考圖11，圖5中的疊層6由依次交替沉積的氮化硅層和氧化硅層組成。最接近ILD氧化硅層5的是一層氮化硅層。作為本發(fā)明的一個(gè)優(yōu)選實(shí)施例，疊層6由在ILD氧化硅層5上依次交替沉積的3層氮化硅層10-1、10-2、10-3和2層氧化硅層11_1、11_2組成多層疊層6。疊層6中的最上層優(yōu)選為氮化娃層10-3。每層氮化娃層或氧化娃層的厚度為 50 ?100A。
[0043]需要說明的是，理論上，疊層6中氮化硅層和氧化硅層的交替層數(shù)越多，對紫外光的阻擋效果越大(其阻擋機(jī)理將在后文詳述)，但需要結(jié)合器件的設(shè)計(jì)要求、同時(shí)還應(yīng)考慮到作為紫外光阻擋層的疊層6去除時(shí)的工藝難度來決定。因此，作為本發(fā)明的其他可選實(shí)施例，疊層可分別由2?10層的氮化硅層和氧化硅層交替沉積組成多層疊層。并且，氮化硅層和氧化硅層的層數(shù)可以相同，此時(shí)的疊層中的最上層將變?yōu)檠趸鑼印７粗?，如果氮化硅層和氧化硅層的層?shù)不相同，疊層6中的最上層即為氮化硅層。無論如何，疊層6的總厚度不應(yīng)大于1000A，即氮化硅層和氧化硅層最多各為10層，以免過分增加疊層6去除時(shí)的工藝難度，造成成本不必要的增加。
[0044]如框4所示，步驟四:將所述MOS器件NMOS區(qū)域的所述疊層去除。
[0045]請參考圖6，采用光刻工藝，在整個(gè)MOS器件3上進(jìn)行光刻膠7涂布，即在整個(gè)MOS器件3上方將NMOS區(qū)域9和PMOS區(qū)域8的疊層6進(jìn)行覆蓋。并通過曝光顯影，將NMOS區(qū)域9的光刻膠7去除(圖示為NMOS區(qū)域9的光刻膠7已去除狀態(tài))，使NMOS區(qū)域9的疊層6暴露出來，而PMOS區(qū)域8上方仍被光刻膠7所覆蓋。
[0046]請參考圖7，采用干法刻蝕工藝，利用含氟等離子體氣體刻蝕去除NMOS區(qū)域9的疊層6 (圖示為NMOS區(qū)域9的疊層6已去除狀態(tài))。
[0047]如框5所示，步驟五:對所述高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理。
[0048]請參考圖8，在如圖8所示的器件狀態(tài)下，采用波長為190?380nm的紫外光，例如波長為193nm的紫外光，對高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理(圖中向下的空心箭頭代表紫外光的照射方向)。
[0049]采用等離子體增強(qiáng)化學(xué)氣相沉積方法形成的氮化硅薄膜中含有大量的H(氫原子)，其結(jié)構(gòu)疏松，以致應(yīng)力達(dá)不到要求，只有約0.7Gpa。所以，還需要對薄膜進(jìn)行UVcure (紫外光固化)，利用紫外光破壞薄膜中的氫鍵，使氫原子形成氫氣析出，而留下的懸掛鍵S1-與N-能形成S1-N鍵。這樣，氮化硅薄膜的空間網(wǎng)絡(luò)結(jié)構(gòu)發(fā)生變化，從而可形成應(yīng)力極限為1.7Gpa左右的氮化硅薄膜，能夠顯著提高NMOS的性能。
[0050]由于PMOS區(qū)域8在紫外光固化的過程中依然保留著由氮化硅層和氧化硅層交替組成的多層疊層6，而此多層疊層6可通過具有不同折射率的空氣、氮化硅層和氧化硅層的介質(zhì)界面，對紫外光進(jìn)行反射，使紫外光在通過多層疊層6、ILD氧化硅層5到達(dá)下面的高張應(yīng)力氮化硅層的過程中光強(qiáng)逐步衰減。氮化硅層和氧化硅層交替沉積的重復(fù)次數(shù)，決定了最終到達(dá)高張應(yīng)力氮化硅層的紫外光的強(qiáng)度。
[0051]根據(jù)光的反射原理，光在兩種折射率不同的介質(zhì)的界面處會(huì)發(fā)生反射。當(dāng)光束接近正入射(入射角約等于90度)時(shí)，反射率計(jì)算公式是:
[0052]R= (nl-n2)2/ (nl+n2)2
[0053]其中，R代表反射率，nl、n2分別是兩種介質(zhì)的真實(shí)折射率(即相對于真空的折射率)。
[0054]以上述如圖11所示的具有3層氮化硅層10-1、10-2、10-3和2層氧化硅層11_1、11-2的疊層為例，根據(jù)已有數(shù)據(jù)，在193nm波長的紫外光下，氮化硅薄膜的折射率是2.7左右，氧化硅為1.5左右，ILD氧化硅膜為1.5左右，空氣為I。將數(shù)據(jù)代入上述反射率計(jì)算公式，可得到紫外光在各層的透過率(即1-反射率)及紫外光抵達(dá)高張應(yīng)力氮化硅層4時(shí)的總透過率，如下表I所示:
[0055]
M M界m紫外光反射率(%) 紫外光透過率(1_反射宇)
1〃++?-氡化__21.11_78.89
___91.81
較化硅-氮化Iii__8.16_91.8.1
氮化氧化 ___91.8,i
氣化沾-1U 匕 fil__8JJ_91.81
氮化硅-1LD氧化硅8.16191.?
紫外汜總透過芊51.51
[0056]從上表I中數(shù)據(jù)可知，最終能透過ILD氧化硅膜的紫外光只有初始入射光的50%左右(參考表I中的紫外光總透過率51.54% )，故抵達(dá)PMOS區(qū)域8的紫外光的光強(qiáng)將衰減近一半。所以，在經(jīng)過紫外光固化后，PMOS區(qū)域的高張應(yīng)力氮化硅層4的張應(yīng)力的提高程度將受到明顯影響，已不能達(dá)到1.7Gpa的極限張應(yīng)力狀態(tài)。通過實(shí)驗(yàn)得到的數(shù)據(jù)表明，在有紫外光阻擋層的情況下，經(jīng)過紫外光固化后，高張應(yīng)力氮化硅層的應(yīng)力將只有0.7?
1.0Gpa左右。這種相對較低的張應(yīng)力狀態(tài)明顯降低了對PMOS器件電性能的不利影響。而對于NMOS區(qū)域的高張應(yīng)力氮化硅層，因由氮化硅層和氧化硅層交替組成的多層疊層已被去除，所以其紫外光固化過程不會(huì)受到影響，在紫外光固化工藝之后，該區(qū)域的高張應(yīng)力氮化硅層將轉(zhuǎn)化為可以達(dá)到1.7Gpa左右極限張應(yīng)力的高張應(yīng)力氮化硅層4-1 (此處使用4_1標(biāo)記，以與PMOS區(qū)域具有相對較低的張應(yīng)力的高張應(yīng)力氮化硅層4相區(qū)別)，能夠顯著提高NMOS器件中的電子遷移率。
[0057]此外，通過實(shí)驗(yàn)得到的數(shù)據(jù)表明，高張應(yīng)力氮化硅層上沉積的作為保護(hù)層的ILD氧化硅膜的存在，對紫外光固化的效果沒有明顯影響。我們已經(jīng)知道，ILD氧化硅在190-380nm的紫外光波長下的消光系數(shù)基本為0，也就是說ILD氧化硅在該紫外光波段是“透明”的。另外，在紫外光固化工藝過程中，從氮化硅中析出的氫氣屬于小分子，能夠很容易穿透氧化硅薄膜。為了驗(yàn)證氮化硅上面覆蓋的ILD氧化硅對紫外光固化工藝沒有影響，我們進(jìn)行了一項(xiàng)實(shí)驗(yàn)，先沉積一層厚度為405.6A的高張應(yīng)力氮化硅，然后生長5000A的ILD氧化硅，接著再進(jìn)行紫外光固化。去除表面的ILD氧化硅后，再測量氮化硅薄膜的應(yīng)力，得到如下表2的數(shù)據(jù)結(jié)果:
[0058]

【權(quán)利要求】
1.一種選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，包括以下步驟: 步驟一:提供一MOS器件，在所述MOS器件上沉積一層高張應(yīng)力氮化硅層作為接觸孔刻蝕停止層； 步驟二:在所述高張應(yīng)力氮化硅層上沉積一層ILD氧化硅層并平坦化，作為所述高張應(yīng)力氮化硅層的保護(hù)層； 步驟三:在所述ILD氧化硅層上依次交替沉積氮化硅層、氧化硅層，形成由所述氮化硅層和所述氧化硅層組成的多層疊層，作為紫外光阻擋層； 步驟四:將所述MOS器件NMOS區(qū)域的所述疊層去除； 步驟五:對所述高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理； 步驟六:將所述MOS器件PMOS區(qū)域的所述疊層去除，然后，去除所述ILD氧化硅層，以在所述MOS器件上形成具有選擇性張應(yīng)力的高張應(yīng)力氮化硅接觸孔刻蝕停止層。
2.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟二中，先采用高密度等離子體工藝或高深寬比填充工藝沉積所述ILD氧化硅層，并將所述MOS器件的溝槽區(qū)域填滿，然后，再采用PECVD工藝?yán)^續(xù)沉積所述ILD氧化硅層，最后，再采用化學(xué)機(jī)械研磨的方式對所述ILD氧化硅層進(jìn)行平坦化。
3.根據(jù)權(quán)利要求1或2所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟二中，所述ILD氧化硅層的沉積厚度為5000?10000A。
4.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟三中，所述疊層中的所述氮化硅層或所述氧化硅層的層數(shù)為2?10層。
5.根據(jù)權(quán)利要求4所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟三中，所述疊層中的每層所述氮化硅層或所述氧化硅層的厚度為50?100A。
6.根據(jù)權(quán)利要求1、4或5所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟三中，所述疊層的總厚度不大于1000A。
7.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟四中，采用光刻工藝，用光刻膠覆蓋所述MOS器件的PMOS區(qū)域，然后，采用干法刻蝕工藝去除所述MOS器件NMOS區(qū)域的所述疊層。
8.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟五中，采用波長為190?380nm的紫外光對所述高張應(yīng)力氮化硅層進(jìn)行紫外光固化處理,處理時(shí)間為100?1000秒。
9.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟六中，采用化學(xué)機(jī)械研磨的方式去除所述MOS器件PMOS區(qū)域的所述疊層。
10.根據(jù)權(quán)利要求1所述的選擇性張應(yīng)力接觸孔刻蝕停止層的制作方法，其特征在于，步驟六中，采用SiCoNi工藝去除所述ILD氧化硅層。
【文檔編號(hào)】H01L21/316GK104183550SQ201410427407
【公開日】2014年12月3日 申請日期:2014年8月27日 優(yōu)先權(quán)日:2014年8月27日
【發(fā)明者】雷通 申請人:上海華力微電子有限公司