一種薄膜晶體管、顯示基板及顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種薄膜晶體管、顯示基板及顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，可改善后續(xù)形成的電極在過孔內(nèi)發(fā)生斷線不良的問題。該薄膜晶體管包括：依次設置在襯底基板上的有源層、柵絕緣層、柵電極、層間介質(zhì)層、源電極和漏電極，源電極和漏電極通過露出有源層的過孔分別與有源層連接；柵絕緣層至少包括兩層結(jié)構(gòu)的氧化硅層和氮化硅層，層間介質(zhì)層至少包括四層結(jié)構(gòu)的氧化硅層和氮化硅層；柵絕緣層和層間介質(zhì)層包括的所有氧化硅層和氮化硅層間隔排列，過孔遠離襯底基板一側(cè)的尺寸大于靠近襯底基板一側(cè)的尺寸。用于薄膜晶體管、包含該薄膜晶體管的顯示基板及顯示裝置的制造。
【專利說明】-種薄膜晶體管、顯示基板及顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種薄膜晶體管、顯示基板及顯示裝置。

【背景技術(shù)】
[0002] 隨著人們生活水平的提高，手機、相機、電腦、電視等顯示設備被人們廣泛的應用。 薄膜晶體管（Thin Film Transistor,簡稱TFT)作為這些設備的重要部件之一，其直接影響 到顯示設備的顯示效果。
[0003] 如圖1所示，其中一種類型的薄膜晶體管包括：依次設置在襯底基板10上的有源 層20、柵絕緣層30、柵電極40、層間介質(zhì)層50、以及源電極61和漏電極62 ;其中，所述源電 極61和所述漏電極62通過所述層間介質(zhì)層50和所述柵絕緣層30上的過孔53分別與所 述有源層20連接。
[0004] 目前，如圖2所示，所述層間介質(zhì)層50 -般由氧化硅層和氮化硅層兩層組成，柵絕 緣層30也由氧化硅層和氮化硅層兩層組成，這樣在采用干法刻蝕形成所述過孔53時，會由 于層間介質(zhì)層50的氧化硅層和氮化硅層的這兩種材料的刻蝕速率不同而導致所述過孔53 內(nèi)氧化硅層和氮化硅層之間臺階較大的問題，從而使過孔53內(nèi)形貌不佳、孔內(nèi)不平滑，進 而在形成所述源電極61和所述漏電極62時，容易在所述過孔53內(nèi)發(fā)生斷線不良。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的實施例提供一種薄膜晶體管、顯示基板及顯示裝置，可改善后續(xù)形成的 電極在過孔內(nèi)發(fā)生斷線不良的問題。
[0006] 為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：
[0007] 一方面，提供一種薄膜晶體管，該薄膜晶體管包括：依次設置在襯底基板上的有源 層、柵絕緣層、柵電極、層間介質(zhì)層、源電極和漏電極，所述源電極和所述漏電極通過露出所 述有源層的過孔分別與所述有源層連接；所述柵絕緣層和所述層間介質(zhì)層均包括氧化硅層 和氮化硅層；所述柵絕緣層至少包括兩層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層，所述層間 介質(zhì)層至少包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層；其中，所述柵絕緣層和所述層 間介質(zhì)層包括的所有所述氧化硅層和所述氮化硅層間隔排列；從所述層間介質(zhì)層中最遠離 所述襯底基板的一層氧化硅層或氮化硅層算起，所述柵絕緣層和所述層間介質(zhì)層包括的所 有層中至少第奇數(shù)層或第偶數(shù)層的致密性依次遞增。
[0008] 另一方面，提供一種顯示基板，包括上述的薄膜晶體管。
[0009] 再一方面，提供一種顯示裝置，包括上述的顯示基板。
[0010] 本發(fā)明實施例提供了一種薄膜晶體管、顯示基板及顯示裝置，相對現(xiàn)有技術(shù)中，由 于層間介質(zhì)層的氧化硅層和氮化硅層厚度較厚且刻蝕速率不同而導致過孔內(nèi)氧化硅層和 氮化硅層之間臺階較大的問題，本發(fā)明實施例中，通過設定氧化硅層和/或氮化硅層的致 密性，可以避免由于過孔的形狀而導致斷線不良的發(fā)生，在此基礎(chǔ)上，在所述層間介質(zhì)層的 總體厚度不變的情況下，將所述層間介質(zhì)層的每層氧化硅層和每層氮化硅層的厚度做薄， 使得構(gòu)成所述層間介質(zhì)層的氧化硅層和氮化硅層的層數(shù)增加，并將所述柵絕緣層和層間介 質(zhì)層的所有氧化硅層和氮化硅層間隔排列，這樣，在刻蝕所述柵絕緣層和層間介質(zhì)層形成 所述過孔時，即使氧化硅層和氮化硅層的刻蝕速率不同，也會由于氧化硅層和氮化硅層的 厚度較薄而在形成過孔時使二者之間的臺階變小，從而使得過孔的表面較為平滑，進而改 善后續(xù)形成的電極在過孔內(nèi)發(fā)生斷線不良的問題，而且過孔采用梯度刻蝕法，避免了對有 源層的過刻損傷。

【專利附圖】

【附圖說明】
[0011] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0012] 圖1為現(xiàn)有技術(shù)提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；
[0013] 圖2為圖1中過孔的結(jié)構(gòu)示意圖；
[0014] 圖3為本發(fā)明實施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；
[0015] 圖4為圖3中過孔的一種結(jié)構(gòu)示意圖；
[0016] 圖5為圖3中過孔的另一種結(jié)構(gòu)示意圖；
[0017] 圖6為圖3中過孔的又一種結(jié)構(gòu)示意圖；
[0018] 圖7為本發(fā)明實施例提供的一種低溫多晶硅薄膜晶體管的結(jié)構(gòu)示意圖；
[0019] 圖8為本發(fā)明實施例提供的一種顯不基板的結(jié)構(gòu)不意圖；
[0020] 圖9為本發(fā)明實施例提供的另一種顯不基板的結(jié)構(gòu)不意圖；
[0021] 圖10為本發(fā)明實施例提供的又一種顯示基板的結(jié)構(gòu)示意圖。
[0022] 附圖標記：
[0023] 10-襯底基板；20-有源層；201-源極區(qū)域；202-漏極區(qū)域；203-多晶娃區(qū)； 30-柵絕緣層；301-柵絕緣層的氧化硅層；302-柵絕緣層的氮化硅層；303-第一氧化硅層； 304-第一氮化娃層；305-第二氧化娃層；306-第二氮化娃層；40-柵電極；50-層間介質(zhì)層； 53-過孔；54-第二過孔；55-第三過孔；501-層間介質(zhì)層的氧化硅層；502-層間介質(zhì)層的氮 化娃層；503-第三氧化娃層；504-第三氮化娃層；505-第四氧化娃層；506-第四氮化娃層； 61-源電極；62-漏電極；70-緩沖層；90-像素電極；100-公共電極；110-陽極；120-有機 材料功能層；130-陰極。

【具體實施方式】
[0024] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護的范圍。
[0025] 本發(fā)明實施例提供了一種薄膜晶體管，如圖3至圖7所示，該薄膜晶體管包括依次 設置在襯底基板10上的有源層20、柵絕緣層30、柵電極40、層間介質(zhì)層50、源電極61和漏 電極62,所述源電極61和所述漏電極62通過露出所述有源層20的過孔53分別與所述有 源層20連接；所述柵絕緣層30和所述層間介質(zhì)層50均包括氧化硅層和氮化硅層；所述柵 絕緣層30至少包括兩層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層，所述層間介質(zhì)層50至少包 括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。
[0026] 其中，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述氧化硅層和所述氮 化硅層間隔排列；從所述層間介質(zhì)層50中最遠離所述襯底基板10的一層氧化硅層或氮化 硅層算起，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有層中至少第奇數(shù)層或第偶數(shù) 層的致密性依次遞增。
[0027] 需要說明的是，第一，不對所述有源層20的材料進行限定，其可以是非晶硅、金屬 氧化物，也可以是多晶硅，在此不做限定。
[0028] 第二，本領(lǐng)域技術(shù)人員應該知道，在所述薄膜晶體管中，對于所述柵絕緣層30,相 對于現(xiàn)有技術(shù)，其總體厚度保持不變。同理，相對于現(xiàn)有技術(shù)，所述層間介質(zhì)層50的總體厚 度也是保持不變的。
[0029] 第三，由于所述層間介質(zhì)層50位于柵電極40和源電極61、漏電極62之間，其起到 隔離柵電極40和源電極61、漏電極62的作用，因而在考慮到制備工藝以及成本方面，也就 無需在形成所述層間介質(zhì)層50的基礎(chǔ)上，在所述柵電極40和源電極61、漏電極62之間形 成其他絕緣層。在此基礎(chǔ)上，在除所述柵電極40的其他位置處，所述柵絕緣層30和層間介 質(zhì)層50相互接觸。
[0030] 基于此，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述氧化硅層和所述 氮化硅層間隔排列，即為：柵絕緣層30包括的氧化硅層和氮化硅層間隔排列，層間介質(zhì)層 50包括的氧化硅層和氮化硅層間隔排列，且柵絕緣層30和層間介質(zhì)層50相接觸的位置處， 也應該是柵絕緣層30的氧化硅層和層間介質(zhì)層50的氮化硅層接觸或柵絕緣層30的氮化 硅層和層間介質(zhì)層50的氧化硅層接觸。
[0031] 第四，所述柵絕緣層30至少包括兩層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層，即所 述柵絕緣層30至少包括一層所述氧化硅層和一層所述氮化硅層。同理，所述層間介質(zhì)層50 至少包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層，即所述層間介質(zhì)層50至少包括兩層 所述氧化硅層和兩層所述氮化硅層。
[0032] 第五，由于所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述氧化硅層和所 述氮化硅層間隔排列，因此，上述從所述層間介質(zhì)層50中最遠離所述襯底基板10的一層氧 化硅層或氮化硅層算起，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有層中至少第奇 數(shù)層或第偶數(shù)層的致密性依次遞增，即為：
[0033] 在所述層間介質(zhì)層50中最遠離所述襯底基板10的一層為氧化硅層的情況下，從 上到下，可以是所述柵絕緣層30和所述層間介質(zhì)層50包括的所有氧化硅層的致密性依次 遞增（即，第奇數(shù)層的致密性依次遞增），在此基礎(chǔ)上，優(yōu)選所述柵絕緣層30和所述層間介 質(zhì)層50包括的所有氧化硅層和氮化硅層的致密性依次遞增；當然，也可以是所述柵絕緣層 30和所述層間介質(zhì)層50包括的所有氮化硅層的致密性依次遞增（S卩，第偶數(shù)層的致密性依 次遞增），在此基礎(chǔ)上，優(yōu)選所述柵絕緣層30和所述層間介質(zhì)層50包括的所有氧化硅層和 氮化硅層的致密性依次遞增。
[0034] 同理，在所述層間介質(zhì)層50中最遠離所述襯底基板10的一層為氮化硅層的情況 下，從上到下，可以是所述柵絕緣層30和所述層間介質(zhì)層50包括的所有氮化硅層的致密性 依次遞增（即，第奇數(shù)層的致密性依次遞增），在此基礎(chǔ)上，優(yōu)選所述柵絕緣層30和所述層 間介質(zhì)層50包括的所有氮化硅層氧和化硅層的致密性依次遞增；當然，也可以是所述柵絕 緣層30和所述層間介質(zhì)層50包括的所有氧化硅層的致密性依次遞增（即，第偶數(shù)層的致 密性依次遞增），在此基礎(chǔ)上，優(yōu)選所述柵絕緣層30和所述層間介質(zhì)層50包括的所有氮化 硅層和氧化硅層的致密性依次遞增。
[0035] 基于上述，不管是氧化硅層還是氮化硅層，其致密性越強，在形成過孔時，相應層 的刻蝕速率則越慢。基于此，例如當?shù)谄鏀?shù)層的致密性依次遞增時，從上到下，越靠近下方 的奇數(shù)層，其刻蝕速率越慢，使得越靠近下方的奇數(shù)層刻蝕出的孔越小，在此基礎(chǔ)上，即使 第偶數(shù)層的致密性小于位于其上方并與其接觸的第奇數(shù)層的致密性，也會由于其本身厚度 較薄而使得形成的過孔在整體上呈漏斗形，進而可以避免由于過孔的形狀而導致斷線不良 的發(fā)生。
[0036] 這里，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述氧化硅層和所述氮 化硅層例如可以通過等離子體化學氣相沉積的方法在基板上一層一層沉積，并且交替沉積 的各層氮化硅層（例如第奇數(shù)層）和/或氧化硅層（例如第偶數(shù)層）具有不同的致密度。 其中，致密性可以通過薄膜工藝參數(shù)進行相應的調(diào)整，具體根據(jù)實際情況進行，在此不再贅 述。
[0037] 第六，圖3至圖7中僅示意性的繪示出所述柵絕緣層30和所述層間介質(zhì)層50包 括的氧化硅層和氮化硅層的層數(shù)，以及氧化硅層和氮化硅層的順序，但本發(fā)明實施例并不 對所述柵絕緣層30和所述層間介質(zhì)層50的具體層數(shù)進行限定，可以根據(jù)各自的總體厚度 來設定具體層數(shù)，當然，本發(fā)明實施例也并不對氧化硅層和氮化硅層的順序進行限定，可以 根據(jù)具體的刻蝕速率而定。
[0038] 相對現(xiàn)有技術(shù)中，由于層間介質(zhì)層的氧化硅層和氮化硅層厚度較厚且刻蝕速率不 同而導致過孔53內(nèi)氧化硅層和氮化硅層之間臺階較大的問題，本發(fā)明實施例中，通過設定 氧化硅層和/或氮化硅層的致密性，可以避免由于過孔的形狀而導致斷線不良的發(fā)生，在 此基礎(chǔ)上，在所述層間介質(zhì)層50的總體厚度不變的情況下，將每層氧化硅層和每層氮化硅 層的厚度做薄，使得構(gòu)成所述層間介質(zhì)層50的氧化硅層和氮化硅層的層數(shù)增加，并將所述 柵絕緣層30和層間介質(zhì)層50的所有氧化硅層和氮化硅層間隔排列，這樣，在刻蝕所述柵絕 緣層30和層間介質(zhì)層50形成所述過孔53時，即使氧化硅層和氮化硅層的刻蝕速率不同， 也會由于氧化硅層和氮化硅層的厚度較薄而在形成如圖4-6所示的過孔53時使二者之間 的臺階變小，從而使得過孔53的表面較為平滑，進而改善后續(xù)形成的電極在過孔53內(nèi)發(fā)生 斷線不良的問題，而且過孔53采用梯度刻蝕法，避免了對有源層20的過刻損傷。
[0039] 優(yōu)選的，如圖4至6所示，從所述層間介質(zhì)層50中最遠離所述襯底基板10的一層 氧化硅層或氮化硅層算起，所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述氧化硅 層和所述氮化硅層的致密性依次遞增。
[0040] 即：從上到下，依次沉積的所述柵絕緣層30和所述層間介質(zhì)層50包括的所有所述 氧化硅層和所述氮化硅層具有依次遞增的致密度。
[0041] 這樣，在刻蝕形成過孔53時，可以進一步的使過孔53的表面更為平滑，從而進一 步改善斷線不良的問題。
[0042] 優(yōu)選的，柵絕緣層30的總體厚度為80?200nm ;所述層間介質(zhì)層50的總體厚度 為 300 ?800nm。
[0043] 在此基礎(chǔ)上，優(yōu)選所述層間介質(zhì)層50包括的所有所述氧化硅層的總體厚度為 100?300nm，所述層間介質(zhì)層50包括的所有所述氮化硅層的總體厚度為200?500nm，且 所述層間介質(zhì)層50包括四至六層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。
[0044] 其中，所述層間介質(zhì)層50包括四至六層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層具 體可以為：
[0045] 所述層間介質(zhì)層50可以包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。例如，參 考圖4所示，所述層間介質(zhì)層50可以包括間隔排列的兩層層間介質(zhì)層的氧化硅層501和間 隔排列的兩層層間介質(zhì)層的氮化硅層502,每層所述層間介質(zhì)層的氧化硅層501的厚度可 以為50?150nm，每層層間介質(zhì)層的氮化娃層502的厚度可以為100?150nm之間。
[0046] 所述層間介質(zhì)層50可以包括五層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。例如，參 考圖5所示，所述層間介質(zhì)層50可以包括間隔排列的兩層層間介質(zhì)層的氧化硅層501和間 隔排列的三層層間介質(zhì)層的氮化硅層502,每層所述層間介質(zhì)層的氧化硅層501的厚度可 以為50?150nm，每層層間介質(zhì)層的氮化娃層502的厚度可以為70?170nm之間。
[0047] 所述層間介質(zhì)層50可以包括六層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。例如，參 考圖6所示，所述層間介質(zhì)層50可以包括間隔排列的三層層間介質(zhì)層的氧化硅層501和間 隔排列的三層層間介質(zhì)層的氮化硅層502,每層所述層間介質(zhì)層的氧化硅層501的厚度可 以為40?lOOnm，每層層間介質(zhì)層的氮化娃層502的厚度可以為70?170nm之間。
[0048] 這樣，既可以保證在形成所述過孔53時，使過孔內(nèi)的臺階變小，從而改善后續(xù)形 成的源電極61和漏電極62在過孔53內(nèi)發(fā)生斷線不良的問題，也可以減少形成所述層間介 質(zhì)層50的工藝次數(shù)，節(jié)省成本。
[0049] 進一步優(yōu)選的，所述柵絕緣層30包括的所有所述氧化硅層的總體厚度為40? l〇〇nm，所述柵絕緣層30包括的所有所述氮化硅層的總體厚度為40?lOOnm，且所述柵絕緣 層30可以是包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。
[0050] 例如，參考圖3-6所示，所述柵絕緣層30可以包括間隔排列的兩層柵絕緣層的氧 化硅層301和間隔排列的兩層柵絕緣層的氮化硅層302,每層所述柵絕緣層的氧化硅層301 的厚度可以為20?50nm，每層柵絕緣層的氮化硅層302的厚度可以為20?50nm之間。
[0051] 這樣，可以進一步使得形成的過孔53更加平滑，從而更進一步地改善后續(xù)形成的 源電極61和漏電極62在過孔53內(nèi)發(fā)生斷線不良的問題。
[0052] 基于上述，優(yōu)選的，參考圖7所示，有源層20包括源極區(qū)域201、漏極區(qū)域202以 及位于所述源極區(qū)域201和所述漏極區(qū)域202之間的多晶硅區(qū)203 ;在此基礎(chǔ)上，所述源電 極61和所述漏電極62與所述有源層20連接具體可以是：所述源電極61通過露出所述源 極區(qū)域201的第二過孔54與所述源極區(qū)域201連接，所述漏電極62通過露出所述漏極區(qū) 域202的第三過孔55與所述漏極區(qū)域202連接。
[0053] 這里，所述源極區(qū)域201和漏極區(qū)域202是通過對該區(qū)域的多晶硅進行離子注入 工藝而形成的。
[0054] 其中，形成多晶硅薄膜，例如可以是：采用等離子增強化學氣相沉積法先沉積一層 非晶硅薄膜，采用高溫烤箱對非晶硅薄膜進行脫氫工藝處理，以防止在晶化過程中出現(xiàn)氫 爆現(xiàn)象以及降低晶化后薄膜內(nèi)部的缺陷態(tài)密度作用。脫氫工藝完成后，進行低溫多晶硅工 藝過程，采用激光退火工藝（ELA)、金屬誘導結(jié)晶工藝（MIC)、固相結(jié)晶工藝（SPC)等結(jié)晶化 手段對非晶硅薄膜進行結(jié)晶化處理，在基板上形成所述多晶硅薄膜。在此基礎(chǔ)上，可以通過 構(gòu)圖工藝對該多經(jīng)過薄膜進行處理，以在特定區(qū)域形成多晶硅圖案。
[0055] 通過將所述有源層20設置為源極區(qū)域201、漏極區(qū)域202以及多晶硅區(qū)203可知， 本發(fā)明實施例提供的所述薄膜晶體管可適用于低溫多晶硅薄膜晶體管，當該薄膜晶體管應 用于顯示裝置時，該顯示裝置可以具有高分辨率、反應速度快、高亮度、高開口率等優(yōu)點。
[0056] 基于上述，考慮到一般的襯底基板10例如玻璃襯底基板含有一定的有害雜質(zhì)如 堿金屬離子雜質(zhì)，而這些有害物質(zhì)可能會對有源層20的性能造成影響，因此，參考圖7所 示，本發(fā)明實施例優(yōu)選在襯底基板10和所述有源層20之間設置緩沖層70,并使該緩沖層 70與所述襯底基板10接觸，以擋襯底基板10所含的雜質(zhì)擴散進入到有源層20。
[0057] 下面提供一具體實施例以詳細說明本發(fā)明實施例提供的一種優(yōu)選的薄膜晶體管。 如圖7所示，該薄膜晶體管包括：依次設置在襯底基板10上的緩沖層70、有源層20、柵絕緣 層30、柵電極40、層間介質(zhì)層50、源電極61和漏電極62。
[0058] 其中，有源層20包括源極區(qū)域201、漏極區(qū)域202以及位于所述源極區(qū)域201和漏 極區(qū)域202之間的多晶硅區(qū)203 ;源電極61通過層間介質(zhì)層50和柵絕緣層30上的第二過 孔54與源極區(qū)域201連接，漏電極62通過層間介質(zhì)層50和柵絕緣層30上的第三過孔55 與漏極區(qū)域202連接。
[0059] 柵絕緣層30包括靠近所述緩沖層70的第一氧化硅層303、依次位于所述第一氧化 娃層303上方的第一氮化娃層304、第二氧化娃層305、第二氮化娃層306。所述第一氧化娃 層303和所述第二氧化硅層305的總體厚度為40?100nm，所述第一氮化硅層304和所述 第二氮化娃層306的總體厚度為40?100nm。
[0060] 層間介質(zhì)層50包括靠近所述第二氮化硅層306的第三氧化硅層503、依次位于所 述第三氧化娃層503上方的第三氮化娃層504、第四氧化娃層505和第四氮化娃層506,且 所述第四氮化硅層506的刻蝕速率大于所述第四氧化硅層505。所述第三氧化硅層503和 第四氧化硅層505的總體厚度為100?300nm，所述第三氮化硅層504和所述第四氮化硅層 506的總體厚度為200?500nm。
[0061] 沿所述襯底基板10的垂直方向且從第四氮化硅層506到第一氧化硅層303,所述 第二過孔54和所述第三過孔55在各層的尺寸依次遞減。
[0062] 需要說明的是，這里所提到的"上"以形成層結(jié)構(gòu)的順序為依據(jù)，在先形成的層結(jié) 構(gòu)即在下，在后形成的層結(jié)構(gòu)即在上。
[0063] 基于本發(fā)明實施例提供的所述薄膜晶體管，一方面，由于該薄膜晶體管為多晶硅 薄膜晶體管，其可提供具有高分辨率、反應速度快、高亮度、高開口率的顯示裝置，另一方 面，將所述層間介質(zhì)層50做成兩層的氧化硅層和兩層的氮化硅層，既可以保證在形成所述 第二過孔54和所述第三過孔55時，使過孔內(nèi)的臺階變小，從而改善后續(xù)形成的源電極61 和漏電極62在第二過孔54和第三過孔55內(nèi)發(fā)生斷線不良的問題，也可以減少形成所述層 間介質(zhì)層50的工藝次數(shù)，節(jié)省成本；將所述柵絕緣層30做成兩層的氧化硅層和兩層的氮化 硅層，可以進一步使得形成的第二過孔54和第三過孔55更加平滑，從而更進一步地改善后 續(xù)形成的源電極61和漏電極62在第二過孔54和第三過孔55內(nèi)發(fā)生斷線不良的問題。此 夕卜，第二過孔54和第三過孔55采用梯度刻蝕法，避免對有源層20的過刻損傷。
[0064] 本發(fā)明實施例提供了一種顯示基板，所述顯示基板包括上述的薄膜晶體管。
[0065] 可選的，如圖8所不，該顯不基板可以為AMLCD(Active Matrix Liquid-Crystal Display，有源矩陣液晶顯示器）的陣列基板。即：在包括上述薄膜晶體管的基礎(chǔ)上，該顯示 基板還包括與所述薄膜晶體管的漏電極62電連接的像素電極90。
[0066] 進一步的，所述顯示基板還包括公共電極。
[0067] 在此基礎(chǔ)上，本發(fā)明實施例提供的顯示裝置可以適用于高級超維場轉(zhuǎn)換技術(shù) (Advanced Super Dimensional Switching,簡稱ADS)型液晶顯示裝置的生產(chǎn)。其中，高級 超維場轉(zhuǎn)換技術(shù)，其核心技術(shù)特性描述為：通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以 及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正 上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。高 級超維場轉(zhuǎn)換技術(shù)可以提高TFT-IXD產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過率、低功耗、 寬視角、高開口率、低色差、無擠壓水波紋（Push Mura)等優(yōu)點。
[0068] 因此，如圖9所示，所述公共電極100優(yōu)選設置在所述像素電極90上方。
[0069] 可選的，如圖10所不，該顯不基板可以為AMOLED (Active Matrix Organic Light-Emitting Diode,有源矩陣有機發(fā)光二極管）的陣列基板。即：在包括上述薄膜晶體 管的基礎(chǔ)上，該顯示基板還包括與所述薄膜晶體管的漏電極62電連接的陽極110、設置于 所述陽極110遠離所述薄膜晶體管一側(cè)的陰極130、以及設置于所述陽極110和所述陰極 130之間的有機材料功能層120。
[0070] 所述有機材料功能層120至少包括發(fā)光層，在此基礎(chǔ)上還可以包括電子傳輸層和 空穴傳輸層；進一步的，為了能夠提高電子和空穴注入發(fā)光層的效率，所述有機材料功能層 120還可以包括設置在所述陰極130與所述電子傳輸層之間的電子注入層，以及在所述陽 極110與所述空穴傳輸層之間的空穴注入層。
[0071] 其中，根據(jù)所述陽極110和所述陰極130的材料的不同，可以分為單面發(fā)光型顯示 基板和雙面發(fā)光型顯示基板；即：當所述陽極110和所述陰極130中其中一個電極的材料 為不透明材料時，所述顯示基板為單面發(fā)光型；當所述陽極110和所述陰極130的材料均為 透明材料時，所述顯示基板為雙面發(fā)光型。
[0072] 對于單面發(fā)光型顯示基板，根據(jù)所述陽極110和所述陰極130的材料的不同，又可 以分為上發(fā)光型和下發(fā)光型。具體的，當所述陽極110靠近所述襯底基板10設置，所述陰 極130遠離所述襯底基板10設置，且所述陽極110的材料為透明導電材料，所述陰極130 的材料為不透明導電材料時，由于光從陽極110、再經(jīng)襯底基板10 -側(cè)出射，因此，可以稱 為下發(fā)光型；當所述陽極110的材料為不透明導電材料，所述陰極130的材料為透明導電材 料時，由于光從陰極130、再經(jīng)與襯底基板10相對的一側(cè)出射，因此，可以稱為上發(fā)光型。
[0073] 對于雙面發(fā)光型顯示基板，當所述陽極110靠近所述襯底基板10設置，所述陰極 130遠離所述襯底基板10設置，且所述陽極110和所述陰極130的材料均為透明導電材料 例如IT0(Indium Tin Oxides,氧化銦錫）時，由于光一方面從陽極110、再經(jīng)襯底基板10 一側(cè)出射，另一方面從陰極130、再經(jīng)與所述襯底基板10相對的一側(cè)出射，因此可以稱為雙 面發(fā)光型。
[0074] 本發(fā)明實施例提供了 一種顯示裝置，包括上述的顯示基板。
[0075] 上述顯示裝置具體可以是電視、數(shù)碼相機、手機、平板電腦等任何具有顯示功能的 產(chǎn)品或者部件。
[0076] 以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何 熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵 蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權(quán)利要求的保護范圍為準。
【權(quán)利要求】
1. 一種薄膜晶體管，包括依次設置在襯底基板上的有源層、柵絕緣層、柵電極、層間介 質(zhì)層、源電極和漏電極，所述源電極和所述漏電極通過露出所述有源層的過孔分別與所述 有源層連接；所述柵絕緣層和所述層間介質(zhì)層均包括氧化硅層和氮化硅層； 其特征在于，所述柵絕緣層至少包括兩層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層，所述 層間介質(zhì)層至少包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層； 其中，所述柵絕緣層和所述層間介質(zhì)層包括的所有所述氧化硅層和所述氮化硅層間隔 排列； 從所述層間介質(zhì)層中最遠離所述襯底基板的一層氧化硅層或氮化硅層算起，所述柵絕 緣層和所述層間介質(zhì)層包括的所有層中至少第奇數(shù)層或第偶數(shù)層的致密性依次遞增。
2. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，從所述層間介質(zhì)層中最遠離所述 襯底基板的一層氧化硅層或氮化硅層算起，所述柵絕緣層和所述層間介質(zhì)層包括的所有所 述氧化硅層和所述氮化硅層的致密性依次遞增。
3. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述層間介質(zhì)層包括的所有所述 氧化硅層的總體厚度為100?300nm，所述層間介質(zhì)層包括的所有所述氮化硅層的總體厚 度為200?500nm ; 所述層間介質(zhì)層包括四至六層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。
4. 根據(jù)權(quán)利要求3所述的薄膜晶體管，其特征在于，所述柵絕緣層包括的所有所述氧 化硅層的總體厚度為40?100nm，所述柵絕緣層包括的所有所述氮化硅層的總體厚度為 40 ?100nm ; 所述柵絕緣層包括四層結(jié)構(gòu)的所述氧化硅層和所述氮化硅層。
5. 根據(jù)權(quán)利要求1至4任一項所述的薄膜晶體管，其特征在于，所述有源層包括源極區(qū) 域、漏極區(qū)域以及位于所述源極區(qū)域和所述漏極區(qū)域之間的多晶硅區(qū)； 所述源電極和所述漏電極通過露出所述有源層的過孔分別與所述有源層連接，包括： 所述源電極通過露出所述源極區(qū)域的第二過孔與所述源極區(qū)域連接，所述漏電極通過 露出所述漏極區(qū)域的第三過孔與所述漏極區(qū)域連接。
6. -種顯示基板，其特征在于，包括權(quán)利要求1至5任一項所述的薄膜晶體管。
7. 根據(jù)權(quán)利要求6所述的顯示基板，其特征在于，所述顯示基板還包括與所述漏電極 電連接的像素電極。
8. 根據(jù)權(quán)利要求7所述的顯示基板，其特征在于，所述顯示基板還包括公共電極。
9. 根據(jù)權(quán)利要求6所述的顯示基板，其特征在于，所述顯示基板還包括與所述漏電極 電連接的陽極、設置于所述陽極遠離所述薄膜晶體管一側(cè)的陰極、以及設置于所述陽極和 所述陰極之間的有機材料功能層。
10. -種顯示裝置，其特征在于，包括權(quán)利要求6至9任一項所述的顯示基板。
【文檔編號】H01L29/786GK104218094SQ201410433176
【公開日】2014年12月17日 申請日期:2014年8月28日 優(yōu)先權(quán)日:2014年8月28日
【發(fā)明者】王祖強, 劉建宏 申請人:京東方科技集團股份有限公司