半導(dǎo)體器件的制作方法
【專利摘要】場(chǎng)極板導(dǎo)致了阻礙高速晶體管切換的過量柵極電容。為了抑制過量柵極電容，開口包括定位在漏極電極一側(cè)的第一側(cè)壁、以及定位在源極電極一側(cè)的第二側(cè)壁。同時(shí)，柵極電極包括從俯視圖看面對(duì)漏極電極的第一側(cè)表面。柵極電極的第一側(cè)表面從平面圖看定位在第一側(cè)壁與第二側(cè)壁的內(nèi)側(cè)。另外，第一場(chǎng)極板的一部分嵌入在第一側(cè)表面與第一側(cè)壁之間。柵極電極與第一場(chǎng)極板通過第一絕緣構(gòu)件電絕緣。
【專利說明】半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]將2013年9月2日提交的日本專利申請(qǐng)2013-181298號(hào)的公開的包括說明書、附圖和摘要的全部?jī)?nèi)容作為參考引入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及半導(dǎo)體器件，特別地涉及例如可應(yīng)用于功率器件的技術(shù)。

【背景技術(shù)】
[0004]由III族氮化物半導(dǎo)體構(gòu)成的晶體管在某些情況下使用在功率器件中。在日本特開2009-246247號(hào)公報(bào)和日本特開2010-67816號(hào)公報(bào)中公開了由III族氮化物構(gòu)成的晶體管。在日本特開2009-246247號(hào)公報(bào)和日本特開2010-67816號(hào)公報(bào)中所公開的晶體管中，在柵極電極一側(cè)安裝了場(chǎng)極板，以便緩和晶體管的內(nèi)部電場(chǎng)。
[0005]另一方面，近年來以各種結(jié)構(gòu)制造柵極電極。日本特開平6(1994)-283718號(hào)公報(bào)和日本特開平5(1993)-326861號(hào)公報(bào)公開了在溝道上被細(xì)分為多個(gè)柵極電極的柵極電極。在日本特開平6(1994)-283718號(hào)公報(bào)中公開了多個(gè)被細(xì)分的柵極電極被施加不同的電壓。日本特開平5(1993)-326861號(hào)公報(bào)公開了由被細(xì)分的柵極電極組成的多輸入型邏輯門電路。


【發(fā)明內(nèi)容】

[0006]在一些情況下，本發(fā)明在具有柵極凹槽(開口)的III族氮化物半導(dǎo)體HEMT(高遷移率電子晶體管)中的柵極電極一側(cè)安裝場(chǎng)極板，以便緩和內(nèi)部電場(chǎng)。然而，柵極電容由于這些類型的場(chǎng)極板而變得更大，這就導(dǎo)致在晶體管高速開關(guān)的操作中的問題。其他問題和創(chuàng)新特征將由這些說明書和附圖中的說明而變得顯而易見。
[0007]根據(jù)本發(fā)明的一方面，凹槽包括布置在漏極電極一側(cè)的第一側(cè)壁、以及布置在源極電極一側(cè)的第二側(cè)壁。同時(shí)，柵極電極包括從俯視圖看面對(duì)漏極電極的第一側(cè)表面。柵極電極的第一側(cè)表面從俯視圖看定位在第一側(cè)壁與第二側(cè)壁的內(nèi)側(cè)。此外，場(chǎng)極板的一部分嵌入在第一側(cè)表面與第一側(cè)壁之間。絕緣構(gòu)件將柵極電極與場(chǎng)極板電絕緣。
[0008]根據(jù)本發(fā)明的另一方面，絕緣構(gòu)件將柵極電極與場(chǎng)極板電絕緣。漏極電極、源極電極、柵極電極和場(chǎng)極板同時(shí)分別電耦合至漏極焊盤、源極焊盤、柵極焊盤和電極焊盤。電極焊盤形成在與漏極焊盤、源極焊盤和柵極焊盤不同的位置。
[0009]根據(jù)本發(fā)明的一個(gè)方面，可以向柵極電極和場(chǎng)極板施加不同的電壓。

【專利附圖】

【附圖說明】
[0010]圖1是示出第一實(shí)施方式的半導(dǎo)體器件的截面圖；
[0011]圖2是圖1的柵極電極的附近區(qū)域的放大圖；
[0012]圖3是示出第一實(shí)施方式的半導(dǎo)體電極的平面布局的俯視圖；
[0013]圖4是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0014]圖5是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0015]圖6是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0016]圖7是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0017]圖8是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0018]圖9是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0019]圖10是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0020]圖11是示出圖1所示的半導(dǎo)體器件的制造方法的截面圖；
[0021]圖12是示出圖1的一個(gè)變形例的圖；
[0022]圖13是示出圖1的一個(gè)變形例的圖；
[0023]圖14是示出圖1的一個(gè)變形例的圖；
[0024]圖15是示出第二實(shí)施方式的半導(dǎo)體器件的截面圖；
[0025]圖16是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0026]圖17是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0027]圖18是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0028]圖19是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0029]圖20是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0030]圖21是示出圖15所示的半導(dǎo)體器件的制造方法的截面圖；
[0031]圖22是示出包含圖1所示的半導(dǎo)體器件的電子器件的電路圖；
[0032]圖23是示出包含圖1所示的半導(dǎo)體器件的電子器件的電路圖；以及
[0033]圖24是示出包含圖1所示的半導(dǎo)體器件的電子器件的電路圖。

【具體實(shí)施方式】
[0034]以下，參考附圖描述本發(fā)明的實(shí)施方式。在所有附圖中，相同標(biāo)號(hào)被分配給相同結(jié)構(gòu)元件并且省略多余的描述。
[0035]第一實(shí)施方式
[0036]圖1是示出第一實(shí)施方式的半導(dǎo)體器件SD1的截面圖。圖2是圖1的柵極電極GE的附近區(qū)域的放大圖。圖3是示出圖1的半導(dǎo)體器件SD1的平面布局的俯視圖。圖1是沿著圖3中的線A-A’截取的截面圖。
[0037]本實(shí)施方式的半導(dǎo)體器件SD1包括襯底SUB(第一 III族氮化物半導(dǎo)體層)、半導(dǎo)體層SL(第二 III族氮化物半導(dǎo)體層)、覆蓋層(caplayer)CL(絕緣層)、漏極電極DE、源極電極SE、柵極電極GE、以及第一場(chǎng)極板FP1。半導(dǎo)體層SL形成在襯底SUB之上。覆蓋層CL包含第一表面和第二表面。第二表面經(jīng)由第一表面而面對(duì)半導(dǎo)體層SL。第二表面包括開口 0P。開口 0P的底部至少到達(dá)半導(dǎo)體層SL的內(nèi)部區(qū)段。漏極電極DE和源極電極SE電耦合至半導(dǎo)體層SL。另外，漏極電極DE和源極電極SE從俯視圖看還經(jīng)由開口 0P而彼此相互面對(duì)。柵極電極GE的至少一部分在開口 0P的深度方向上經(jīng)由開口 0P的底部而面對(duì)襯底SUB。從俯視圖看，第一場(chǎng)極板FP1的至少一個(gè)區(qū)段經(jīng)由覆蓋層CL而面對(duì)在漏極電極DE和開口 0P之間的半導(dǎo)體層SL。
[0038]在本實(shí)施方式中，開口 0P包括第一側(cè)壁SW1和第二側(cè)壁SW2。第一側(cè)壁SW1定位在漏極電極DE —側(cè)。第二側(cè)壁SW2定位在源極電極SE —側(cè)。柵極電極GE包括第一側(cè)表面LSI。第一側(cè)表面LSI定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。第一場(chǎng)極板FP1的一部分嵌入在第一側(cè)表面LSI與第一側(cè)壁SW1之間。柵極電極GE通過第一絕緣構(gòu)件DM1與第一場(chǎng)極板FP1電絕緣。第一絕緣構(gòu)件DM1的至少一部分從俯視圖看定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。
[0039]在半導(dǎo)體器件SD1中，柵極電極GE通過第一絕緣構(gòu)件DM1與第一場(chǎng)極板FP1電絕緣。因此，可以向柵極電極GE和第一場(chǎng)極板FP1施加不同的電壓。其結(jié)果是，可以向柵極電極GE和第一場(chǎng)極板FP1施加電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和跨過柵極-漏極的電場(chǎng)。另外，在半導(dǎo)體器件SD1中，第一場(chǎng)極板FP1的一部分嵌入在第一側(cè)表面LSI與第一側(cè)壁SW1之間。其結(jié)果是，可以向第一場(chǎng)極板FP1施加電壓，以便抑制開口 0P的第一側(cè)壁SW1的附近區(qū)域中的導(dǎo)通電阻。
[0040]此外，在本實(shí)施方式中，半導(dǎo)體器件SD1包括漏極焊盤DP、源極焊盤SP、柵極焊盤GP和電極焊盤EP。漏極焊盤DP、源極焊盤SP、柵極焊盤GP和電極焊盤EP分別電耦合至漏極電極DE、源極電極SE、柵極電極GE和第一場(chǎng)極板FP1。電極焊盤EP安裝在與源極焊盤SP、漏極焊盤DP和柵極焊盤GP不同的位置。
[0041]在半導(dǎo)體器件SD1中，可以經(jīng)由柵極焊盤GP和電極焊盤EP而向柵極電極GE和第一場(chǎng)極板FP1分別施加不同的電壓。電壓可以施加至柵極電極GE和第一場(chǎng)極板FP1,以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和跨越柵極-漏極的電場(chǎng)。另外，可以向第一場(chǎng)極板FP1施加電壓，以便抑制開口 0P的第一側(cè)壁SW1的附近區(qū)域中的導(dǎo)通電阻。
[0042]接著參考圖1至圖3詳細(xì)地描述半導(dǎo)體器件SD1。圖1至圖3依據(jù)右手笛卡爾坐標(biāo)限定X坐標(biāo)方向、Y坐標(biāo)方向和Z坐標(biāo)方向。漏極電極DE和源極電極SE沿著X軸彼此面對(duì)。柵極電極GE沿著y軸延伸。襯底SUB的厚度方向沿著z軸。
[0043]使用圖1和圖2描述半導(dǎo)體器件SD1的晶體管單元。襯底SUB是III族氮化物半導(dǎo)體(例如氮化鎵(GaN))襯底。更具體而言，襯底SUB是淀積有III族氮化物半導(dǎo)體的硅襯底。
[0044]半導(dǎo)體層SL形成在襯底SUB之上。半導(dǎo)體層SL例如是III族氮化物半導(dǎo)體層(例如氮化鋁鎵(AlGaN))。半導(dǎo)體層SL與襯底SUB的表面形成異質(zhì)結(jié)。襯底SUB的表面經(jīng)由該異質(zhì)結(jié)發(fā)出2DEG(二維電子氣)。
[0045]覆蓋層CL形成在半導(dǎo)體層SL之上。覆蓋層CL是絕緣層(例如氮化硅(SiN))。覆蓋層CL包括第一表面和第二表面。第二表面經(jīng)由第一表面而面對(duì)半導(dǎo)體層SL。第二表面包括開口 0P。開口 0P的底部至少到達(dá)半導(dǎo)體層SL的內(nèi)部區(qū)段。以這樣的方式，沒有2DEG形成在從俯視圖看與開口 0P重疊的區(qū)域。半導(dǎo)體器件SD1的晶體管單元是常閉型晶體管。在本實(shí)施方式中，開口 0P延伸貫通覆蓋層CL和半導(dǎo)體層SL，并且開口 0P的底部到達(dá)襯底SUB的內(nèi)部區(qū)段。
[0046]半導(dǎo)體器件SD1進(jìn)一步包括柵極絕緣膜GI。柵極絕緣膜GI由從俯視圖看與覆蓋層CL重疊的區(qū)域到從俯視圖看與開口 0P重疊的區(qū)域形成。柵極絕緣膜GI沿著開口 0P的輪廓以及覆蓋層CL的表面形成。柵極絕緣膜GI由例如氧化鋁(A1203)形成。
[0047]漏極電極DE和源極電極SE電耦合至半導(dǎo)體層SL。在本實(shí)施方式中，漏極電極DE和源極電極SE形成在半導(dǎo)體層SL的表面之上。漏極電極DE和源極電極SE從俯視圖看經(jīng)由開口 OP而彼此相互面對(duì)。漏極電極DE和源極電極SE由金屬材料(例如氮化鈦(TiN))形成。
[0048]柵極電極GE從俯視圖看形成在漏極電極DE與源極電極SE之間。柵極電極GE的至少一部分在開口 0P的深度方向上經(jīng)由開口 0P面對(duì)襯底SUB。在本實(shí)施方式中，柵極電極GE從俯視圖看形成在開口 0P的內(nèi)側(cè)。柵極電極GE由金屬材料(例如氮化鈦(TiN))形成。
[0049]第一場(chǎng)極板FP1從俯視圖看形成在漏極電極DE與柵極電極GE之間。第一場(chǎng)極板FP1的至少一部分從俯視圖看經(jīng)由在開口 0P與漏極電極DE之間的覆蓋層CL而面對(duì)襯底SUB。第一場(chǎng)極板FP1由與柵極電極GE相同的材料(例如氮化鈦(TiN))形成。
[0050]半導(dǎo)體器件SD1進(jìn)一步包括第二場(chǎng)極板FP2。第二場(chǎng)極板FP2從俯視圖看形成在源極電極SE與柵極電極GE之間。第二場(chǎng)極板FP2的至少一部分從俯視圖看經(jīng)由在開口 0P與源極電極SE之間的覆蓋層CL而面對(duì)襯底SUB。第二場(chǎng)極板FP2由與柵極電極GE相同的材料(例如氮化鈦(TiN))形成。
[0051]開口 0P包括第一側(cè)壁SW1和第二側(cè)壁SW2。第一側(cè)壁SW1定位在漏極電極DE —偵!|。第二側(cè)壁SW2定位在源極電極SE—側(cè)。另一方面，柵極電極GE包括第一側(cè)表面LSI和第二側(cè)表面LS2。第一側(cè)表面LSI從俯視圖看面對(duì)漏極電極DE。第二側(cè)表面LS2從俯視圖看面對(duì)源極電極SE。第一側(cè)表面LSI和第二側(cè)表面LS2從俯視圖看定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。
[0052]在半導(dǎo)體器件SD1中，第一場(chǎng)極板FP1的一部分嵌入在第一側(cè)壁SW1與第二側(cè)壁LSI之間。第二場(chǎng)極板FP2的一部分以同樣的方式嵌入在第二側(cè)壁SW2與第二側(cè)表面LS2之間。另外，柵極電極GE通過第一絕緣構(gòu)件DM1與第一場(chǎng)極板FP1電耦合。柵極電極GE以同樣的方式通過第二絕緣構(gòu)件DM2與第二場(chǎng)極板FP2電耦合。第一絕緣構(gòu)件DM1的至少一部分從俯視圖看定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。第二絕緣構(gòu)件DM2的至少一部分以同樣的方式從俯視圖看定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。在本實(shí)施方式中，第一絕緣構(gòu)件DM1從俯視圖看定位在第一側(cè)表面LSI與第一側(cè)壁SW1之間。第二絕緣構(gòu)件DM2以同樣的方式從俯視圖看定位在第二側(cè)表面LS2與第二側(cè)壁SW2之間。
[0053]上述的結(jié)構(gòu)使能夠向柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加不同的電壓。其結(jié)果是，可以向柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和柵極-漏極之間和柵極-源極之間的電場(chǎng)。此外，可以向第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加電壓，以便抑制在開口 0P的第一側(cè)壁SW1的附近區(qū)域中以及第二側(cè)壁SW2的附近區(qū)域中的導(dǎo)通電阻。
[0054]在本實(shí)施方式中，第一場(chǎng)極板FP1與漏極電極DE沿著x軸方向相互分離地形成。第二場(chǎng)極板FP2與源極電極SE以同樣的方式沿著X軸方向相互分離地形成。在本實(shí)施方式中，第一場(chǎng)極板FP1包括第一邊緣區(qū)段EG1。第二場(chǎng)極板FP2以同樣的方式包括第二邊緣區(qū)段EG2。第一邊緣區(qū)段EG1是從俯視圖看在X軸方向上面對(duì)漏極電極DE的邊緣區(qū)段。第二邊緣區(qū)段EG2是從俯視圖看在X軸方向上面對(duì)源極電極SE的邊緣區(qū)段。第一邊緣區(qū)段EG1與漏極電極DE之間的間隙S1大于第二邊緣區(qū)段EG2與源極電極SE之間的間隙S2。
[0055]在本實(shí)施方式中，第一側(cè)表面LSI從俯視圖看沿著X軸位于比開口 0P的中央更接近漏極電極DE側(cè)的位置。第二側(cè)表面LS2也從俯視圖看沿著X軸位于比開口 0P的中央更接近源極電極SE側(cè)的位置。此外，在本實(shí)施方式中，沿著第一側(cè)壁SW1與第二側(cè)壁SW2從俯視圖看彼此面對(duì)的方向，柵極電極GE的寬度WG，比第一場(chǎng)極板FP1的一部分嵌入在第一側(cè)表面LSI與第一側(cè)壁SW1之間的區(qū)段的寬度WB1更寬。同時(shí)，沿著第一側(cè)壁SW1與第二側(cè)壁SW2從俯視圖看彼此面對(duì)的方向，柵極電極GE的寬度WG，比第二場(chǎng)極板FP2的一部分嵌入在第二側(cè)表面LS2與第二側(cè)壁SW2之間的區(qū)段的寬度WB2更寬。
[0056]第一側(cè)壁SW1與第一邊緣區(qū)段EG1之間的寬度WF1 (第一場(chǎng)極板FP1的寬度)比第二側(cè)壁SW2與第二邊緣區(qū)段EG2之間的寬度WF2(第二場(chǎng)極板FP2的寬度)更寬。另外，沿著X軸方向，開口 0P比漏極電極DE更接近于源極電極SE側(cè)。在這種情況下，在柵極電極GE與漏極電極DE之間可以設(shè)定大的距離。其結(jié)果是，在柵極電極GE與漏極電極DE之間可以設(shè)定大的耐壓。
[0057]接著參考圖3描述半導(dǎo)體器件SD1上的電極的布局。在圖3中，四個(gè)晶體管單元沿著X軸并聯(lián)布置。這些晶體管單元的數(shù)目不限于四個(gè)，可以是一個(gè)或者兩個(gè)或者更多個(gè)(除了四個(gè)以外)。
[0058]在本實(shí)施方式中，第一場(chǎng)極板FP1和第二場(chǎng)極板FP2電耦合至電極焊盤EP。換言之，第一場(chǎng)極板FP1和第二場(chǎng)極板FP2電耦合至相同的電極焊盤。漏極焊盤DP和源極焊盤SP從俯視圖看經(jīng)由柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2而彼此面對(duì)。柵極焊盤GP定位為接近源極焊盤SP —側(cè)、沿著X軸。電極焊盤EP定位為接近柵極焊盤GP —側(cè)、沿著y軸。更具體而言，電極焊盤EP定位在漏極焊盤DP與源極焊盤SP之間、沿著y軸。柵極焊盤GP也可以定位為接近漏極焊盤DP —側(cè)、而不是源極焊盤SP —側(cè)。
[0059]在本實(shí)施方式中，漏極電極DE從俯視圖看從漏極焊盤DP —側(cè)朝向源極焊盤SP側(cè)延伸。源極電極SE以同樣的方式從俯視圖看從源極焊盤SP側(cè)朝向漏極焊盤DP側(cè)延伸。柵極電極GE從俯視圖看定位在漏極電極DE與源極電極SE之間。另外，在本實(shí)施方式中，如圖3所示，從俯視圖看，形成了在漏極電極DE與柵極電極GE之間以及在源極電極SE與柵極電極GE之間迂回的曲折圖案。如圖3所示，曲折圖案在漏極電極DE與柵極電極GE之間形成第一場(chǎng)極板FP1。曲折圖案以同樣的方式也在源極電極SE與柵極電極GE之間形成第二場(chǎng)極板FP2。
[0060]第一場(chǎng)極板FP1和第二場(chǎng)極板FP2也可以耦合至相互不同的電極焊盤。在這種情況下，電耦合至第一場(chǎng)極板FP1的電極焊盤以及電耦合至第二場(chǎng)極板FP2的電極焊盤安裝在與漏極焊盤DP、源極焊盤SP和柵極焊盤GP不同的位置。同時(shí)，電耦合至第一場(chǎng)極板FP1的電極焊盤和電耦合至第二場(chǎng)極板FP2的電極焊盤安裝在相互不同的位置。
[0061]接著參考圖4至圖11描述用于制造半導(dǎo)體器件SD1的方法。圖4至圖11是示出用于制造半導(dǎo)體器件SD1的方法的截面圖。
[0062]首先制備襯底SUB。在襯底SUB的表面之上形成III族氮化物半導(dǎo)體層(例如氮化鎵(GaN))。接著，通過外延生長(zhǎng)(例如M0VPE:金屬有機(jī)氣相外延)在襯底SUB的表面之上形成(例如氮化鎵(GaN))的III族氮化物半導(dǎo)體層。以這樣的方式在襯底SUB的表面與半導(dǎo)體層SL之間形成異質(zhì)結(jié)。該異質(zhì)結(jié)在襯底SUB的表面發(fā)出2DEG。接著在半導(dǎo)體層SL的表面之上形成絕緣體(例如氮化硅(SiN))的覆蓋層CL。
[0063]接著如圖5所示形成開口 0P。例如通過干法刻蝕形成開口 0P。開口 0P貫通覆蓋層CL，并且開口 0P的底部到達(dá)半導(dǎo)體層SL的至少內(nèi)部區(qū)段。在本實(shí)施方式中，開口 0P除了貫通覆蓋層CL還貫通半導(dǎo)體層SL，并且開口 0P的底部到達(dá)襯底SUB的內(nèi)部區(qū)段。
[0064]接著，如圖6所示淀積柵極絕緣膜GI (例如氧化鋁(A1203))。如圖6所示各向同性地淀積柵極絕緣膜GI。沿著覆蓋層CL的表面和開口 0P的輪廓形成柵極絕緣膜GI。
[0065]接著，在柵極絕緣膜GI之上淀積導(dǎo)電膜CF1 (圖7)。由金屬材料(例如氮化鈦(TiN))形成導(dǎo)電膜CF1。例如利用濺射來淀積導(dǎo)電膜CF1。
[0066]接著如圖8所示形成抗蝕膜RF2。接著，利用抗蝕膜RF2作為掩膜刻蝕導(dǎo)電膜CF1、半導(dǎo)體層SL和覆蓋層CL。更具體而言，從俯視圖看伴隨著在第一側(cè)壁SW1與第二側(cè)壁SW2之間形成凹槽TRC1和凹槽TRC2，從俯視圖看在開口 0P的外側(cè)將導(dǎo)電膜CF1、半導(dǎo)體層SL和覆蓋層CL圖案化。其結(jié)果是，如圖9所示形成柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2。在本實(shí)施方式中通過相同工序執(zhí)行用于形成凹槽TRC1和凹槽TRC2的刻蝕，以及用于將在開口 0P的外側(cè)的導(dǎo)電膜CF1、柵極絕緣膜GI和覆蓋層CL圖案化的刻蝕。
[0067]凹槽TRC1和凹槽TRC2的寬度可以是，稍后描述的絕緣膜DF被嵌入在凹槽TRC1的至少一部分或者凹槽TRC2的至少一部分中的任意值。凹槽TRC1和凹槽TRC2穿透導(dǎo)電膜CF1。凹槽TRC1的底部和凹槽TRC2的底部至少到達(dá)柵極絕緣膜GI的表面。凹槽TRC1的底部和凹槽TRC2的底部也可以到達(dá)柵極絕緣膜GI的內(nèi)部區(qū)段，而非停止于絕緣膜GI的表面。
[0068]接著除去抗蝕膜RF2。如圖10所示淀積絕緣膜DF(例如二氧化硅(Si02))。以這樣的方式將絕緣膜DF嵌入到凹槽TRC1和凹槽TRC2中。絕緣膜DF被嵌入到凹槽TRC1中的區(qū)段以及絕緣膜DF被嵌入到凹槽TRC2中的區(qū)段以這樣的方式在隨后的工序中分別形成第一絕緣構(gòu)件DM1和第二絕緣構(gòu)件DM2。
[0069]接著，除去除了嵌入到凹槽TRC1和凹槽TRC2中的部分以外的絕緣膜DF (圖11)。如圖11所示以這樣的方式分別形成第一絕緣構(gòu)件DM1和第二絕緣構(gòu)件DM2。
[0070]接著形成漏極電極DE和源極電極SE。以這樣的方式完成半導(dǎo)體器件SD1的制造。
[0071]在本實(shí)施方式中，從俯視圖看從開口 0P向漏極電極DE —側(cè)形成導(dǎo)電膜CF1。在導(dǎo)電膜CF1中，從俯視圖看在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)形成凹槽TRC1。將第一絕緣構(gòu)件DM1嵌入在凹槽TRC1的至少一部分中。從俯視圖看，如圖1所示的導(dǎo)電膜CF1相對(duì)于第一絕緣構(gòu)件DM1在源極電極SE—側(cè)形成柵極電極GE。從俯視圖看，同時(shí)導(dǎo)電膜CF1相對(duì)于第一絕緣構(gòu)件DM1在漏極電極DE —側(cè)形成第一場(chǎng)極板FP1。
[0072]在本實(shí)施方式中，以同樣的方式從俯視圖看從開口 0P向源極電極SE —側(cè)形成導(dǎo)電膜CF1。在導(dǎo)電膜CF1中，從俯視圖看在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)形成凹槽TRC2。將第二絕緣構(gòu)件DM2嵌入在凹槽TRC2的至少一部分中。導(dǎo)電膜CF1如圖1所示從俯視圖看相對(duì)于第二絕緣構(gòu)件DM2在漏極電極DE —側(cè)形成柵極電極GE。同時(shí)，導(dǎo)電膜CF2從俯視圖看相對(duì)于第二絕緣構(gòu)件DM2在源極電極SE —側(cè)形成第二場(chǎng)極板FP2。
[0073]在本實(shí)施方式中，不要求第一絕緣構(gòu)件DM1嵌入到整個(gè)凹槽TRC1中。第一絕緣構(gòu)件DM1可以如圖12所示進(jìn)行構(gòu)造。圖12是示出圖1的一個(gè)變形例的圖。在圖12中，將第一絕緣構(gòu)件DM1嵌入在凹槽TRC1的一部分中。換言之，將第一絕緣構(gòu)件DM1嵌入在凹槽TRC1中，以便在凹槽TRC1的內(nèi)部區(qū)段形成間隙。即使不將第一絕緣構(gòu)件DM1嵌入到整個(gè)凹槽TRC1中，凹槽TRC1的內(nèi)部區(qū)段的間隙也將柵極電極GE與第一場(chǎng)極板FP1電絕緣。因此，不需要將第一絕緣構(gòu)件DM1嵌入到整個(gè)凹槽TRC1中。以同樣的方式不需要將第二絕緣構(gòu)件DM2嵌入到整個(gè)凹槽TRC2中。也可以嵌入第二絕緣膜構(gòu)件DM2，以致與第一絕緣構(gòu)件DM1同樣地在凹槽TRC2的內(nèi)部區(qū)段形成間隙。即使對(duì)于圖12所示的半導(dǎo)體器件SD1，也能夠獲得與圖1所示的半導(dǎo)體器件SD1相同的效果。
[0074]在本實(shí)施方式中，不需要利用第一絕緣構(gòu)件DM1和第二絕緣構(gòu)件DM2兩者。如圖13所示，不需要利用第二絕緣構(gòu)件DM2。圖13示出圖1中的結(jié)構(gòu)的一個(gè)變形例。
[0075]在圖13中，在柵極電極GE和第二場(chǎng)極板FP2之間沒有安裝第二絕緣構(gòu)件DM2。因此向柵極電極GE和第二場(chǎng)極板FP2施加相同電壓(G1)。此外，在這種情況下，可以向柵極電極GE(第二場(chǎng)極板FP2)和第一場(chǎng)極板FP1施加不同的電壓。其結(jié)果是，可以向柵極電極GE (第二場(chǎng)極板FP2)和第一場(chǎng)極板FP1施加電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和柵極-漏極之間的電場(chǎng)。此外，可以向第一場(chǎng)極板FP1施加電壓，以便抑制開口 0P的第一側(cè)壁SW1的附近區(qū)域中的導(dǎo)通電阻。
[0076]在本實(shí)施方式中，僅形成第二絕緣構(gòu)件DM2便足夠，而不需要形成第一絕緣構(gòu)件DM1。即使在這種情況下，也能夠向柵極電極GE (第一場(chǎng)極板FP1)和第二場(chǎng)極板FP2施加不同的電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和柵極-源極之間的電場(chǎng)。此夕卜，可以向第二場(chǎng)極板FP2施加電壓，以便抑制開口 0P的第二側(cè)壁SW2的附近區(qū)域中的導(dǎo)通電阻。
[0077]在本實(shí)施方式中，不需要將第一絕緣構(gòu)件DM1如俯視圖所示定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)?？梢匀鐖D14所示形成第一絕緣構(gòu)件DM1。圖14是示出圖1中的結(jié)構(gòu)的一個(gè)變形例的圖。
[0078]在圖14中，將第一絕緣構(gòu)件DM1從俯視圖看定位在第一側(cè)壁SW1和第二側(cè)壁SW2的外側(cè)。圖14所示的半導(dǎo)體器件SD1的第一側(cè)壁SW1和第二側(cè)壁SW2分別與圖2所示的第一側(cè)壁SW1和第二側(cè)壁SW2相同。即使在這種情況下，也可以向柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加不同的電壓。其結(jié)果是，可以向柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加電壓，以便在抑制柵極GE的柵極電容的同時(shí)，緩和柵極-漏極之間和柵極-源極之間的電場(chǎng)。
[0079]另外，在本實(shí)施方式中，可以與第一絕緣構(gòu)件DM1同樣地，將第二絕緣構(gòu)件DM2從俯視圖看定位在第一側(cè)壁SW1和第二側(cè)壁SW2的外側(cè)。在另一個(gè)示例中，可以在將第二絕緣構(gòu)件DM2從俯視圖看定位在第一側(cè)壁SW1和第二側(cè)壁SW2的外側(cè)的同時(shí)，將第一絕緣構(gòu)件DM1從俯視圖看定位在第一側(cè)壁SW1與第二側(cè)壁SW2的內(nèi)側(cè)。在這些情況中的任意一種情況下，可以向柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2施加不同的電壓，以便在抑制柵極GE的柵極電容的同時(shí)，緩和柵極-漏極之間和柵極-源極之間的電場(chǎng)。
[0080]第二實(shí)施方式
[0081]圖15是示出第二實(shí)施方式的半導(dǎo)體器件SD2的截面圖。圖15對(duì)應(yīng)于第一實(shí)施方式中所示的圖1。半導(dǎo)體器件SD2除了以下方面以外，具有與半導(dǎo)體器件SD1相同的結(jié)構(gòu)。在半導(dǎo)體器件SD2中，絕緣膜DF從開口 0P的內(nèi)側(cè)到開口 0P的外側(cè)形成。同時(shí)，絕緣膜DF從俯視圖看沿著開口 0P的內(nèi)側(cè)的柵極電極GE和開口 0P的輪廓形成。另外，導(dǎo)電膜CF2從俯視圖看從開口 0P的內(nèi)側(cè)到開口 0P的外側(cè)形成。同時(shí)，導(dǎo)電膜CF2覆蓋柵極電極GE和絕緣膜DF。第一絕緣構(gòu)件DM1沿著第一側(cè)表面LSI由絕緣膜DF組成。絕緣膜DF以同樣的方式沿著第二側(cè)表面LS2形成第二絕緣構(gòu)件DM2。導(dǎo)電膜CF2從俯視圖看從開口 0P到漏極電極DE形成第一場(chǎng)極板FP1。導(dǎo)電膜CF2以同樣的方式從俯視圖看從開口 0P到源極電極SE形成第二場(chǎng)極板FP2。圖15所示的半導(dǎo)體器件SD2的第一側(cè)表面LSI和第二側(cè)表面LS2分別與圖2所示的第一側(cè)表面LSI和第二側(cè)表面LS2相同。
[0082]在本實(shí)施方式中，絕緣膜DF將柵極電極GE與導(dǎo)電膜CF2電絕緣。因此，可以向柵極電極GE和導(dǎo)電膜CF2施加不同的電壓。其結(jié)果是，可以向柵極電極GE和導(dǎo)電膜CF2施加電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和柵極-漏極之間和柵極-源極之間的電場(chǎng)。此外，可以向?qū)щ娔F2施加電壓，以便抑制開口 0P的第一側(cè)壁SW1和第二側(cè)壁SW2的附近區(qū)域中的導(dǎo)通電阻。圖15所示的半導(dǎo)體器件SD2的第一側(cè)壁SW1和第二側(cè)壁SW2分別與圖2所示的第一側(cè)壁SW1和第二側(cè)壁SW2相同。
[0083]形成絕緣膜DF，以致在第一側(cè)表面LSI與第一側(cè)壁SW1之間形成凹槽。由此，導(dǎo)電膜CF2能夠嵌入到該凹槽中。以同樣的方式形成絕緣膜DF，以致在第二側(cè)表面LS2與第二側(cè)壁SW2之間形成凹槽。由此，導(dǎo)電膜CF2能夠嵌入到該凹槽中。
[0084]接著，參考圖16至圖21描述用于制造半導(dǎo)體器件SD2的方法。圖16至圖21中的圖是示出用于制造半導(dǎo)體器件SD2的方法的截面圖。
[0085]與第一實(shí)施方式同樣地實(shí)現(xiàn)圖4至圖7所示的工序。接著，如圖16所示形成抗蝕膜RF4。接著，利用抗蝕膜RF4作為掩膜來刻蝕導(dǎo)電膜CF1。在開口 0P的內(nèi)部區(qū)段以這樣的方式形成柵極電極GE。
[0086]接著除去抗蝕膜RF4。接著如圖17所示形成抗蝕膜RF6。接著利用抗蝕膜RF6作為掩膜如圖18所示將柵極絕緣膜GI和覆蓋層CL圖案化。
[0087]接著如圖19所示淀積絕緣膜DF(例如二氧化硅(Si02))。如圖19所示各向同性地淀積絕緣膜DF。由此，能夠沿著柵極電極GE和開口 0P的輪廓形成絕緣膜DF。
[0088]接著，在絕緣膜DF之上形成導(dǎo)電膜CF2(例如氮化鈦(TiN))(圖20)。例如利用濺射來形成導(dǎo)電膜CF2。接著如圖21所示將導(dǎo)電膜CF2和絕緣膜DF圖案化。以這樣的方式形成第一場(chǎng)極板FP1和第二場(chǎng)極板FP2。接著形成漏極電極DE和源極電極SE。以這樣的方式制造半導(dǎo)體器件SD2。
[0089]在本實(shí)施方式中，可以向柵極電極GE和導(dǎo)電膜CF2施加不同的電壓。其結(jié)果是，可以向柵極電極GE和導(dǎo)電膜CF2施加電壓，以便在抑制柵極電極GE的柵極電容的同時(shí)，緩和柵極-漏極之間和柵極-源極之間的電場(chǎng)。此外，可以向?qū)щ娔F2施加電壓，以便抑制在開口 0P的第一側(cè)壁SW1的附近區(qū)域以及第二側(cè)壁SW2的附近區(qū)域中的導(dǎo)通電阻。
[0090]第三實(shí)施方式
[0091]圖22至圖24是示出包含半導(dǎo)體器件SD1的電子器件的EA電路圖。除了半導(dǎo)體器件SD1以外，電子器件EA還包含M0SFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。在圖22至圖24中，G1、G2和G3分別對(duì)應(yīng)于柵極電極GE、第一場(chǎng)極板FP1和第二場(chǎng)極板FP2。
[0092]在圖22中，電子器件EA包括電耦合至電源(Vddl)的電源線。第一場(chǎng)極板FP1和第二場(chǎng)極板FP2電耦合至電源線。M0SFET的漏極或者源極中的任意一個(gè)電耦合至電源線。另外，柵極電極GE電耦合至M0SFET的漏極或者源極中的另一個(gè)。在電子器件EA中，第一場(chǎng)極板FP1的電壓電位以及第二場(chǎng)極板FP2的電壓電位以這樣的方式被箝位在Vddl。
[0093]圖23中的電子器件EA包含電耦合至第一電源(Vddl)的第一電源線以及電耦合至第二電源(Vdd2)的第二電源線。M0SFET的漏極或者源極中的任意一個(gè)電耦合至第一電源線。第一場(chǎng)極板FP1和第二場(chǎng)極板FP2電耦合至第二電源線。另外，柵極電極GE電耦合至MOSFET的漏極或者源極中的另一個(gè)。在電子器件EA中，第一場(chǎng)極板FP1的電壓電位以及第二場(chǎng)極板FP2的電壓電位以這樣的方式被箝位在Vdd2。
[0094]圖24中的電子器件EA包含電耦合至第一電源(Vddl)的第一電源線、電耦合至第二電源(Vdd2)的第二電源線、以及電耦合至第一電源(Vdd3)的第三電源線。MOSFET的漏極或者源極中的任意一個(gè)電耦合至第一電源線。第一場(chǎng)極板FP1電耦合至第二電源線。第二場(chǎng)極板FP2電耦合至第三電源線。柵極電極GE電耦合至MOSFET的漏極或者源極中的另一個(gè)。在電子器件EA中，第一場(chǎng)極板FP1的電壓電位以及第二場(chǎng)極板FP2的電壓電位以這樣的方式分別被箝位在Vdd2和Vdd3。
[0095]在電子器件EA中可以利用半導(dǎo)體器件SD2來替代半導(dǎo)體器件SD1。在圖22和圖23中的電子器件EA中，第一場(chǎng)極板FP1和第二場(chǎng)極板FP2為相同的電壓電位。因此，在圖22和圖23中的電子器件EA中也可以利用半導(dǎo)體器件SD2。
[0096]在電子器件EA中可以利用雙極性晶體管來替代MOSFET。在這種情況下，雙極性晶體管的基極、集電極和發(fā)出極分別對(duì)應(yīng)于MOSFET的柵極、漏極和源極。
[0097]基于上述的實(shí)施方式對(duì)本發(fā)明人作出的發(fā)明做出了具體的描述。然而，本發(fā)明不被實(shí)施方式限制，并且在不偏離本發(fā)明的實(shí)質(zhì)和范圍下能夠進(jìn)行各種改變。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 第一 III族氮化物半導(dǎo)體層； 第二 III族氮化物半導(dǎo)體層，形成在所述第一 III族氮化物半導(dǎo)體層之上； 絕緣層，包括第一表面、以及經(jīng)由所述第一表面而面對(duì)所述第二 III族氮化物半導(dǎo)體層的第二表面，并且所述第二表面包含開口，所述開口的底部至少到達(dá)所述第二 III族氮化物半導(dǎo)體層的內(nèi)部； 漏極電極和源極電極，電耦合至所述第二 III族氮化物半導(dǎo)體層，并且從俯視圖看經(jīng)由所述開口而彼此相互面對(duì)； 柵極電極，所述柵極電極的至少一部分沿著所述開口的深度方向經(jīng)由所述開口的底部而面對(duì)所述第一 III族氮化物半導(dǎo)體層；以及 第一場(chǎng)極板，所述第一場(chǎng)極板的至少一部分從俯視圖看經(jīng)由在所述開口與所述漏極電極之間的所述絕緣層而面對(duì)所述第二 III族氮化物半導(dǎo)體層， 其中所述開口包括定位在所述漏極電極一側(cè)的第一側(cè)壁、以及定位在所述源極電極一側(cè)的第二側(cè)壁， 其中所述柵極電極包括從俯視圖看面對(duì)所述漏極電極的第一側(cè)表面，所述第一側(cè)表面從俯視圖看定位在所述第一側(cè)壁與所述第二側(cè)壁的內(nèi)側(cè)， 其中所述第一場(chǎng)極板的一部分嵌入在所述第一側(cè)表面與所述第一側(cè)壁之間，以及其中所述柵極電極和所述第一場(chǎng)極板的至少一部分通過從俯視圖看定位在所述第一側(cè)壁與所述第二側(cè)壁的內(nèi)側(cè)的第一絕緣構(gòu)件而電絕緣。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 第二場(chǎng)極板，所述第二場(chǎng)極板的至少一部分從俯視圖看經(jīng)由在所述開口與所述源極電極之間的所述絕緣層而面對(duì)所述第二 III族氮化物半導(dǎo)體層， 其中所述柵極電極包括從俯視圖看面對(duì)所述源極電極的第二側(cè)表面，并且所述第二側(cè)表面從俯視圖看定位在所述第一側(cè)壁與所述第二側(cè)壁的內(nèi)側(cè)， 其中所述第二場(chǎng)極板的一部分嵌入在所述第二側(cè)表面與所述第二側(cè)壁之間，以及其中所述柵極電極與所述第二場(chǎng)極板的至少一部分通過從俯視圖看定位在所述第一側(cè)壁與所述第二側(cè)壁的內(nèi)側(cè)的第二絕緣構(gòu)件而電絕緣。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一場(chǎng)極板和所述漏極電極從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上彼此分離地形成。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中所述第一場(chǎng)極板和所述漏極電極從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上彼此分離地形成， 其中所述第二場(chǎng)極板和所述源極電極從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上彼此分離地形成。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第一場(chǎng)極板包括從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上、面對(duì)所述漏極電極的第一邊緣區(qū)段， 其中所述第二場(chǎng)極板包括從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上、面對(duì)所述源極電極的第二邊緣區(qū)段，以及 其中所述第一邊緣區(qū)段與所述漏極電極之間的間隙在面對(duì)所述漏極電極和所述源極電極的方向上，比所述第二邊緣區(qū)段與所述源極電極之間的間隙更大。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一側(cè)表面從俯視圖看在面對(duì)所述第一側(cè)壁和所述第二側(cè)壁的方向上，比所述開口的中央更接近于所述漏極電極。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中所述柵極電極的寬度從俯視圖看在面對(duì)所述第一側(cè)壁和所述第二側(cè)壁的方向上，比將所述第一場(chǎng)極板的所述一部分嵌入在所述第一側(cè)表面與所述第一側(cè)壁之間所形成的區(qū)段的寬度、以及將所述第二場(chǎng)極板的所述一部分嵌入在所述第二側(cè)表面與所述第二側(cè)壁之間所形成的區(qū)段的寬度中的每一個(gè)寬度都更寬。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中導(dǎo)電膜從所述開口向所述漏極電極一側(cè)形成，凹槽從俯視圖看形成在所述第一側(cè)壁與所述第二側(cè)壁的內(nèi)側(cè)，并且第一絕緣材料嵌入在所述凹槽的至少一部分中； 其中所述導(dǎo)電膜從俯視圖看相對(duì)于所述第一絕緣構(gòu)件在所述源極電極一側(cè)形成柵極電極，并且從俯視圖看還相對(duì)于所述第一絕緣構(gòu)件在所述漏極電極一側(cè)形成所述第一場(chǎng)極板。
9.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中絕緣膜從俯視圖看從所述開口的內(nèi)側(cè)到所述開口的外側(cè)形成，并且所述絕緣膜從俯視圖看沿著所述柵極電極和所述開口的輪廓形成在所述開口的內(nèi)側(cè)， 其中伴隨著從俯視圖看從所述開口的內(nèi)側(cè)到所述開口的外側(cè)形成導(dǎo)電膜，所述導(dǎo)電膜還覆蓋所述柵極電極和所述絕緣膜， 其中伴隨著沿著所述第一側(cè)表面形成所述第一絕緣構(gòu)件，所述絕緣膜沿著所述第二側(cè)表面形成所述第二絕緣構(gòu)件，以及 其中所述導(dǎo)電膜從俯視圖看從所述開口向所述漏極電極形成所述第一場(chǎng)極板，并且從俯視圖看還從所述開口向所述源極電極形成所述第二場(chǎng)極板。
10.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第一場(chǎng)極板包括從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上、面對(duì)所述漏極電極的第一邊緣區(qū)段， 其中所述第二場(chǎng)極板包括從俯視圖看在面對(duì)所述漏極電極和所述源極電極的方向上、面對(duì)所述源極電極的第二邊緣區(qū)段， 其中所述第一側(cè)壁與所述第一邊緣區(qū)段之間的寬度在面對(duì)所述漏極電極和所述源極電極的方向上，比所述第二側(cè)壁與所述第二邊緣區(qū)段之間的寬度更寬，以及 其中所述開口在面對(duì)所述漏極電極和所述源極電極的方向上，更接近于所述源極電極側(cè)而不是所述漏極電極。
11.一種半導(dǎo)體器件，包括: 第一 III族氮化物半導(dǎo)體層； 第二 III族氮化物半導(dǎo)體層，形成在所述第一 III族氮化物半導(dǎo)體層之上； 絕緣層，包括第一表面、以及經(jīng)由所述第一表面而面對(duì)所述第二 III族氮化物半導(dǎo)體層的第二表面，并且所述第二表面包含開口，所述開口的底部至少到達(dá)所述第二 III族氮化物半導(dǎo)體層的內(nèi)部； 漏極電極和源極電極，電耦合至所述第二 III族氮化物半導(dǎo)體層，并且從俯視圖看經(jīng)由所述開口而彼此面對(duì)； 柵極電極，所述柵極電極的至少一部分沿著所述開口的深度方向經(jīng)由所述開口的底部而面對(duì)所述第一 III族氮化物半導(dǎo)體層； 第一場(chǎng)極板，所述第一場(chǎng)極板的至少一部分從俯視圖看經(jīng)由在所述開口與所述漏極電極之間的所述絕緣層而面對(duì)所述第二 III族氮化物半導(dǎo)體層；以及 漏極焊盤、源極焊盤、柵極焊盤和第一電極焊盤，分別電耦合至所述漏極電極、所述源極電極、所述柵極電極和所述第一場(chǎng)極板， 其中所述柵極電極與所述第一場(chǎng)極板經(jīng)由所述第一絕緣構(gòu)件而被電絕緣，以及其中所述第一電極焊盤形成在與所述漏極焊盤、所述源極焊盤和所述柵極焊盤不同的位置。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，進(jìn)一步包括: 第二場(chǎng)極板，所述第二場(chǎng)極板的至少一部分從俯視圖看經(jīng)由在所述開口與所述源極電極之間的所述絕緣層而面對(duì)所述第二 III族氮化物半導(dǎo)體層；以及第二電極焊盤，電耦合至所述第二場(chǎng)極板， 其中所述柵極電極與所述第二場(chǎng)極板經(jīng)由所述第二絕緣構(gòu)件而被電絕緣，以及 其中所述第二電極焊盤形成在與所述漏極焊盤、所述源極焊盤和所述柵極焊盤不同的位置。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件， 其中所述第一電極焊盤和所述第二電極焊盤是相同的電極焊盤。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件， 其中所述第一電極焊盤和所述第二電極焊盤是不同的電極焊盤。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，進(jìn)一步包括: 電源線；以及 MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)， 其中伴隨著將所述第一場(chǎng)極板和所述第二場(chǎng)極板電耦合至所述電源線，所述MOSFET的漏極或源極中的任意一個(gè)電耦合至所述電源線，以及 其中所述柵極電極電耦合至所述MOSFET的漏極或源極的另一個(gè)。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，進(jìn)一步包括: 第一電源線； 第二電源線；以及 MOSFET， 其中所述MOSFET的漏極或源極中的任意一個(gè)電耦合至所述第一電源線， 其中所述第一場(chǎng)極板和所述第二場(chǎng)極板電耦合至所述第二電源線，以及 其中所述柵極電極電耦合至所述MOSFET的漏極或源極中的另一個(gè)。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，進(jìn)一步包括: 第一電源線； 第二電源線； 第三電源線；以及 MOSFET， 其中所述MOSFET的漏極或源極中的任意一個(gè)電耦合至所述第一電源線， 其中所述第一場(chǎng)極板電耦合至所述第二電源線， 其中所述第二場(chǎng)極板電耦合至所述第三電源線，以及 其中所述柵極電極電耦合至所述MOSFET的漏極或源極中的另一個(gè)。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件， 其中所述漏極焊盤和所述源極焊盤從俯視圖看經(jīng)由所述柵極焊盤、所述第一場(chǎng)極板和所述第二場(chǎng)極板而彼此面對(duì)， 其中所述柵極焊盤在面對(duì)所述漏極電極和所述源極電極的方向上、定位為靠近所述漏極焊盤一側(cè)或者所述源極焊盤一側(cè)中的任意一側(cè)，以及 其中所述電極焊盤在面對(duì)所述漏極電極和所述源極電極的方向上、定位為靠近所述柵極焊盤一側(cè)。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件， 其中所述電極焊盤在面對(duì)所述漏極電極和所述源極電極的方向上、定位在所述漏極焊盤與所述源極焊盤之間。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件， 其中所述漏極電極從俯視圖看從所述漏極焊盤一側(cè)向所述源極焊盤一側(cè)延伸， 其中所述源極電極從俯視圖看從所述源極焊盤一側(cè)向所述漏極焊盤一側(cè)延伸， 其中所述柵極電極從俯視圖看定位在所述漏極電極與所述源極電極之間，以及其中曲折圖案形成為在所述漏極電極與所述柵極電極之間以及在所述源極電極與所述柵極電極之間迂回；并且所述曲折圖案在所述漏極電極與所述柵極電極之間形成所述第一場(chǎng)極板，并且在所述源極電極與所述柵極電極之間還形成所述第二場(chǎng)極板。
【文檔編號(hào)】H01L29/778GK104425587SQ201410440432
【公開日】2015年3月18日 申請(qǐng)日期:2014年9月1日 優(yōu)先權(quán)日:2013年9月2日
【發(fā)明者】河合徹, 秋山豐, 中柴康隆 申請(qǐng)人:瑞薩電子株式會(huì)社