一種閾值電壓可調(diào)的薄膜晶體管的制作方法
【專利摘要】本發(fā)明公開了一種閾值電壓可調(diào)的薄膜晶體管，包括襯底、設(shè)在襯底上的第一柵極，設(shè)在襯底上并覆蓋第一柵極的第一柵氧化層，設(shè)在第一柵氧化層上的溝道層，設(shè)在溝道層上相對兩側(cè)的源極、漏極，和設(shè)在溝道層以及源極、漏極上的隧穿層，設(shè)在隧穿層上的存儲層，設(shè)在存儲層上的阻擋層和設(shè)在阻擋層上的第二柵極。所述第二柵極位于第一柵極正上方。本發(fā)明的薄膜晶體管利用俘獲在存儲層中的電荷調(diào)節(jié)晶體管的閾值電壓，具有結(jié)構(gòu)簡單、低功耗、高穩(wěn)定性、與現(xiàn)有技術(shù)兼容等優(yōu)點。
【專利說明】—種閾值電壓可調(diào)的薄膜晶體管
[0001]

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種具備閾值電壓調(diào)節(jié)功能的薄膜晶體管。

【背景技術(shù)】
[0003]薄膜晶體管(Thin Film Transistor,TFT)是場效應(yīng)晶體管的種類之一,它在平板顯示中具有廣泛應(yīng)用。一般地，TFT包括柵極、柵氧化層、溝道層、源極及漏極等部分，它通過改變施加在柵極上的電壓來調(diào)節(jié)溝道層的導(dǎo)電性，進(jìn)而控制源極與漏極之間形成導(dǎo)通態(tài)或截止態(tài)。對于η型溝道的TFT而言(P型溝道的TFT與之相反)，當(dāng)加在柵極上的電壓大于閾值電壓時，源極與漏極之間形成導(dǎo)通態(tài)；反之，當(dāng)柵極電壓小于閾值電壓時，源極與漏極之間形成截止態(tài)。因此，閾值電壓是決定TFT性能的一個重要參量。
[0004]在電子系統(tǒng)中，往往希望TFT在制作完成后它的閾值電壓仍可以調(diào)整，以滿足不同應(yīng)用的要求，例如作為驅(qū)動的TFT，小的閾值電壓有利于提高TFT驅(qū)動能力，而對于作為開關(guān)的TFT，大的閾值電壓有助于提高TFT的抗干擾能力。目前，可以通過增加閾值電壓補償電路對TFT的閾值電壓進(jìn)行調(diào)整。但是，這種依靠電路設(shè)計調(diào)整閾值電壓的方法，極大增加了電子系統(tǒng)設(shè)計和制造的復(fù)雜度以及成本。


【發(fā)明內(nèi)容】

[0005]發(fā)明目的:為了克服現(xiàn)有技術(shù)的不足，提供一種器件本身具備閾值電壓調(diào)節(jié)功能的、結(jié)構(gòu)簡單、低功耗和高穩(wěn)定性的薄膜晶體管。
[0006]技術(shù)方案:為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是:
一種閾值電壓可調(diào)的薄膜晶體管，包括襯底、設(shè)在襯底上的第一柵極，設(shè)在襯底上并且覆蓋第一柵極的第一柵氧化層，設(shè)在第一柵氧化層上的溝道層，設(shè)在溝道層上相對兩側(cè)的源極、漏極，設(shè)在溝道層上以及源極、漏極上的隧穿層，設(shè)在隧穿層上的存儲層，設(shè)在存儲層上的阻擋層，以及設(shè)在阻擋層上的第二柵極，所述第二柵極位于第一柵極正上方。
[0007]進(jìn)一步的，所述的隧穿層為厚度在3 nm?15 nm的二氧化硅。
[0008]進(jìn)一步的，所述的存儲層為厚度在2 nm?10 nm的氮化硅、二氧化鉿或氮氧化鉿。
[0009]進(jìn)一步的，所述的阻擋層為厚度在10 nm?50 nm的三氧化二鋁。
[0010]有益效果:本發(fā)明閾值電壓可調(diào)的TFT，在TFT正常工作之前，首先在第二柵極上施加電源，產(chǎn)生的電場使溝道層中的電荷越過溝道層注入到并俘獲在存儲層，待完成所需電荷注入后，撤去加在第二柵極上的電源。隧穿層和阻擋層與存儲層之間形成的勢阱有效確保了俘獲在存儲層中的電荷不會丟失。此后，存儲層中的電荷相當(dāng)于恒定電源，其產(chǎn)生的電場可改變溝道層中的載流子數(shù)目，進(jìn)而調(diào)節(jié)閾值電壓。存儲層中的電荷數(shù)目依據(jù)TFT所需的閾值電壓決定，通過調(diào)整加在第二柵極上的電源值和時間進(jìn)行控制。待存儲層俘獲所需電荷后，撤除第二柵極上的電源，TFT完成閾值電壓調(diào)整并可進(jìn)入正常工作狀態(tài)。所述加在第二柵極的電源至少兩倍大于TFT正常工作時加在第一柵極的電源，以保證形成足夠大的電場使溝道層中的電荷注入到存儲層。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有的有益效果是:
(I)本發(fā)明提出的TFT依靠器件結(jié)構(gòu)本身就可以實現(xiàn)閾值電壓可調(diào)，無需借助閾值補償電路，極大簡化了電子系統(tǒng)設(shè)計和制造的復(fù)雜度及成本。
[0012](2)本發(fā)明提出的TFT依靠俘獲在存儲層中的電荷作為電源來調(diào)節(jié)閾值電壓，操作簡單，無需額外供電或借助額外電路就可以實現(xiàn)閾值電壓調(diào)節(jié)，因此降低了電子系統(tǒng)的功耗、設(shè)計難度和面積；此外，本發(fā)明提出的TFT依靠俘獲在存儲層中的電荷調(diào)節(jié)閾值電壓的方法，不易受噪聲等外部環(huán)境影響，穩(wěn)定性高，抗干擾能力強；設(shè)在TFT溝道層上的層機構(gòu)避免了溝道層與空氣接觸，進(jìn)一步提高了 TFT的穩(wěn)定性和抗干擾能力。
[0013](3)本發(fā)明提出的TFT結(jié)構(gòu)簡單，結(jié)構(gòu)和材料完全與現(xiàn)有技術(shù)兼容，適合批量生產(chǎn)。

【專利附圖】

【附圖說明】
[0014]圖1為一種閾值電壓可調(diào)的薄膜晶體管的結(jié)構(gòu)示意圖；
圖中有:襯底10，第一柵極11，第一柵氧化層12，溝道層13，源極14，漏極15，第二柵極17，隧穿層21，存儲層22，阻擋層23。

【具體實施方式】
[0015]下面結(jié)合附圖對本發(fā)明做更進(jìn)一步的解釋。
[0016]如圖1所示，本發(fā)明的具備閾值電壓調(diào)節(jié)功能的TFT包括襯底10，第一柵極11，第一柵氧化層12，溝道層13，源極14，漏極15，第二柵極17，隧穿層21，存儲層22，阻擋層23。
[0017]其中，襯底10為柔性襯底或剛性襯底，可以是玻璃、絕緣聚合物或覆蓋有氧化層的硅片。
[0018]第一柵極11設(shè)置在襯底10上，并設(shè)置在襯底10的中心區(qū)域。
[0019]第一柵氧化層12設(shè)置在襯底10上，且覆蓋第一柵極11。
[0020]溝道層13設(shè)置在第一柵氧化層12上。溝道層13可采用無機物半導(dǎo)體或有機物半導(dǎo)體，包括多晶硅、非晶硅、氧化鋅、銦鎵鋅氧化物、酞菁銅或并五苯。
[0021]源極14、漏極15設(shè)置在溝道層13上，且設(shè)置在溝道層13上相對兩側(cè)。
[0022]隧穿層21設(shè)置在溝道層13上并覆蓋源極14、漏極15。隧穿層21選用具有大禁帶寬度的介質(zhì)材料，如二氧化娃，厚度在3 nm?15 nm。如果隧穿層21厚度小于3 nm,俘獲在存儲層22中的電荷容易穿過隧穿層21發(fā)生泄漏；如果隧穿層21厚度大于15 nm,電荷難以從溝道層13注入到存儲層22。
[0023]存儲層22設(shè)置在隧穿層21上。存儲層22選用具有小禁帶寬度的材料，如氮化硅、二氧化鉿或氮氧化鉿，這樣，隧穿層21和阻擋層23與存儲層22形成勢阱，防止俘獲在存儲層中的電荷丟失。存儲層22的厚度在2 nm?10 nm，如果存儲層22小于2 nm，存儲層22不足以俘獲足夠多的電荷，如果存儲層22大于10 nm，不利于電荷從溝道層注入到存儲層。
[0024]阻擋層23設(shè)置在存儲層22上。阻擋層選用具有大禁帶寬度且高介電常數(shù)的介質(zhì)材料，如三氧化二鋁，以利于俘獲電荷以及防止電荷泄漏。阻擋層23厚度在10 nm?50nm，如果阻擋層23小于10 nm，俘獲在存儲層22中的電荷容易穿過阻擋層23發(fā)生泄漏；如果阻擋層23大于50 nm,由于施加在隧穿層21的電場太小，電荷難以從溝道層13注入到存儲層22。
[0025]第二柵極17設(shè)置在阻擋層23上并且設(shè)在第一柵極11的正上方。
[0026]另外在本發(fā)明所述方案中，凡未做特別說明的，均為本領(lǐng)域中公知的材料或技術(shù)。
[0027]本發(fā)明采用底柵型TFT作為實施例，本實施例采用表面覆蓋有I μ m 二氧化硅的娃片作為襯底10 ;在襯底10上淀積50 nm低阻P型多晶娃,并光刻形成第一柵極11 ;使用濺射方法在襯底10上淀積60 nm氧化鉿鑭(HfLaO)作為第一柵氧化層12，并覆蓋第一柵極11 ;使用濺射方法淀積60 nm銦鎵鋅氧化物(InGaZnO)作為溝道層13 ;隨后樣品在氮氣保護(hù)的環(huán)境下進(jìn)行退火，以減少第一柵氧化層12和溝道層13中的缺陷，退火條件為400 °(:下持續(xù)10分鐘；使用電子束蒸發(fā)和剝離工藝在溝道層13上淀積鈦/金(20 nm/80 nm)形成源極14、漏極15，此處的鈦用于提高金與溝道層的粘附性；使用增強型等離子化學(xué)氣相沉積(PECVD)的方法在溝道層13及源極14、漏極15上形成5 nm 二氧化硅(S12)作為隧穿層
21;使用濺射方法在隧穿層21上形成3 nm氮氧化鉿(HfON)作為存儲層22 ;使用原子層淀積(ALD)的方法在存儲層22上形成20 nm三氧化二鋁(Al2O3)作為阻擋層23 ;使用上述形成第一柵極11的方法在阻擋層23上形成第二柵極17 ;最后，樣品在含有5 %氫氣的氮氣環(huán)境下進(jìn)行退火以減少缺陷并且改進(jìn)柵極與氧化層的接觸。
[0028]本實施例中，為了調(diào)節(jié)TFT的閾值電壓，在第二柵極17上臨時加一正電源，所加電源的值為+19 V，并持續(xù)I秒，負(fù)電荷將從溝道層13注入到并俘獲在存儲層22。隧穿層21和阻擋層23與存儲層22之間形成的勢阱防止了俘獲在存儲層22中的電荷丟失。此時，存儲層22中的負(fù)電荷相當(dāng)于一個恒定的負(fù)電源，產(chǎn)生的電場使得溝道層13中電子數(shù)目變少，從而引起閾值電壓增加；在上述條件下，通過檢測引起閾值電壓約增加2.9 V。在第二柵極17上臨時加一負(fù)電源，所加電源的值為一 23 V，并持續(xù)I秒，引起閾值電壓約減小2.9 V。
[0029]其中，設(shè)在溝道層13上的層結(jié)構(gòu)避免了溝道層13與空氣接觸，進(jìn)一步提高了 TFT的穩(wěn)定性和抗干擾能力。需要指出的是，本發(fā)明的辦法亦適用于頂柵型TFT。
[0030]以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種閾值電壓可調(diào)的薄膜晶體管，其特征在于，包括襯底(10)、設(shè)在襯底(10)上的第一柵極(11)，設(shè)在襯底(10)上并且覆蓋第一柵極(11)的第一柵氧化層(12)，設(shè)在第一柵氧化層(12)上的溝道層(13)，設(shè)在溝道層(13)上相對兩側(cè)的源極(14)、漏極(15)，設(shè)在溝道層(13)上以及源極(14)、漏極(15)上的隧穿層(21)，設(shè)在隧穿層(21)上的存儲層(22)，設(shè)在存儲層(22)上的阻擋層(23)，以及設(shè)在阻擋層(23)上的第二柵極(17)，所述第二柵極(17)位于第一柵極(11)正上方。
2.根據(jù)權(quán)利I所述的閾值電壓可調(diào)的晶體管，其特征在于，所述的隧穿層(21)為厚度在3 nm?15 nm的二氧化娃。
3.根據(jù)權(quán)利I所述的閾值電壓可調(diào)的晶體管，其特征在于，所述的存儲層(22)為厚度在2 nm?10 nm的氮化硅、二氧化鉿或氮氧化鉿。
4.根據(jù)權(quán)利I所述的閾值電壓可調(diào)的晶體管，其特征在于，所述的阻擋層(23)為厚度在10 nm?50 nm的三氧化二招。
【文檔編號】H01L29/786GK104183649SQ201410442648
【公開日】2014年12月3日 申請日期:2014年9月3日 優(yōu)先權(quán)日:2014年9月3日
【發(fā)明者】黃曉東, 黃見秋 申請人:東南大學(xué)