互補(bǔ)金屬氧化物半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供了一種互補(bǔ)金屬氧化物半導(dǎo)體器件及其制造方法。在互補(bǔ)金屬氧化物半導(dǎo)體器件中，緩沖層處于硅襯底上，包含第Ⅲ-Ⅴ主族材料的第一層處于緩沖層上。包含第Ⅳ主族材料的第二層處于緩沖層或硅襯底上，且第二層與第一層間隔開。
【專利說明】互補(bǔ)金屬氧化物半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年9月6日在韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)N0.10-2013-0107502的優(yōu)先權(quán)，所述申請(qǐng)的全部內(nèi)容通過引用的方式并入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件和/或其制造方法，更為具體地說，涉及在一個(gè)硅襯底上同時(shí)包括η型晶體管層和P型晶體管層的CMOS器件和/或其制造方法。

【背景技術(shù)】
[0004]已經(jīng)有廣泛研究來對(duì)利用化合物半導(dǎo)體的器件進(jìn)行開發(fā)，該化合物半導(dǎo)體例如為第II1-V主族半導(dǎo)體材料。由于第II1-V主族化合物半導(dǎo)體材料的電子遷移率是硅(Si)的電子遷移率的約10倍至約13倍，因此第II1- V主族化合物半導(dǎo)體材料被用于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件中的高速溝道，或者更適合應(yīng)用于高效第II1- V主族太陽能電池。
[0005]以諸如InP、GaAs, GaSb和InSb等材料形成的第II1- V主族襯底被廣泛用作生長第II1- V主族半導(dǎo)體材料的襯底。但是，第II1- V主族襯底相比硅襯底更昂貴，也更易在過程中損壞。另外，商用襯底的最大尺寸為大約6英寸，而第II1-V主族襯底很難制成大尺寸。為了克服這些問題，已經(jīng)開發(fā)出使用硅襯底而非第II1- V主族襯底的半導(dǎo)體器件。
[0006]最近，人們對(duì)實(shí)現(xiàn)硅基光子集成電路技術(shù)的興趣在增加。隨著這一趨勢，對(duì)于利用第II1- V主族化合物半導(dǎo)體材料來形成諸如發(fā)光二極管(LED)和激光二極管(LD)之類的光源、以及形成用于硅襯底上高速器件的晶體管的需求在增加。當(dāng)?shù)贗I1- V主族化合物半導(dǎo)體被集成在大尺寸硅襯底上時(shí)，已知的硅生產(chǎn)流程可以不做修改的套用，并且減少大量成本。
[0007]然而，由于第II1- V主族化合物半導(dǎo)體材料與硅襯底在晶格常數(shù)和熱膨脹系數(shù)上的差異而產(chǎn)生了多種缺陷，并且由于這些缺陷使得第II1- V主族化合物半導(dǎo)體材料應(yīng)用于器件受到限制。例如，當(dāng)擁有比襯底更小晶格常數(shù)的半導(dǎo)體薄膜在生長時(shí)，由于壓應(yīng)力而可能出現(xiàn)位錯(cuò)；而當(dāng)擁有比襯底更大晶格常數(shù)的半導(dǎo)體薄膜在生長時(shí)，由于拉應(yīng)力而可能產(chǎn)生裂縫。


【發(fā)明內(nèi)容】

[0008]至少一個(gè)示例實(shí)施例包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件，這些器件在一個(gè)硅襯底上同時(shí)包括η型晶體管層和P型晶體管層。
[0009]至少一個(gè)示例實(shí)施例包括制造CMOS器件的方法，這些器件在一個(gè)硅襯底上同時(shí)包括η型晶體管層和P型晶體管層。
[0010]其它的示例實(shí)施例將在接下來的描述中部分闡述，或者在某種程度上因描述而顯而易見，或者可通過實(shí)踐所述實(shí)施例而被了解。
[0011]根據(jù)一個(gè)示例實(shí)施例，一種制造互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件的方法包括:在硅襯底上形成緩沖層；在緩沖層上形成η型晶體管的材料層；刻蝕該η型晶體管的材料層來形成η型晶體管的第一層和第一圖案；在第一層和第一圖案上形成絕緣層；刻蝕絕緣層以形成用于選擇性生長的第二圖案；以及在第二圖案中選擇性地生長P型晶體管的第二層。
[0012]緩沖層可包括或者可由第II1- V主族材料形成，該第II1- V主族材料包含從組:銦(In)、鎵(Ga)、鋁(Al)中選出的至少一種，和從組:砷(As)、磷(P)、鋪(Sb)中選出的至少一種。
[0013]緩沖層可包括或者由以下材料中的至少一種形成:InP、InAs> InSb、GaAs> GaP>GaSb、A1P、AlAs、AlSb、InAlAs、InGaP、GaAsP> InGaAsP 和 InGaAlAs0
[0014]緩沖層可用n型摻雜物摻雜。
[0015]緩沖層可包括至少一種第IV主族材料。
[0016]緩沖層可包括或者由以下材料中的至少一種形成:SiGe、GeSn和鍺(Ge)。
[0017]第一層可包括或者由第II1- V主族材料形成。
[0018]第一層可包括或者由以下材料中的至少一種形成:InGaAs、InP、InSb、InGaSb>GaSb 和 InAs。
[0019]第二層可包括或者由第IV主族材料形成。
[0020]第二層可包括或者由Ge形成。
[0021]η型晶體管可包括η型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。
[0022]P型晶體管可包括P型MOSFET。
[0023]第一層和第二層可以是溝道層。
[0024]在第一圖案形成過程中，材料層可被刻蝕以暴露出緩沖層的一部分。
[0025]在第一圖案形成過程中，材料層可被刻蝕以暴露出硅襯底。
[0026]絕緣層可包括或由以下膜中的一種形成:氧化硅膜、氮化硅膜、氮氧化硅膜。
[0027]根據(jù)另一實(shí)施例，一種CMOS器件包括:娃襯底；位于娃襯底上的緩沖層；位于緩沖層上的η型晶體管的第一層；布置在緩沖層上或硅襯底上的P型晶體管的第二層，該第二層與第一層彼此分開；以及位于第一層和第二層之間的絕緣層。
[0028]至少有一個(gè)示例性實(shí)施例包括制造互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件的方法，該方法包括:在襯底上形成緩沖層；在緩沖層上形成第一材料層，第一材料層包括第II1- V主族材料；刻蝕第一材料層以形成第一層和第一圖案；在第一層和第一圖案上形成絕緣層；刻蝕絕緣層以形成第二圖案；以及在第二圖案中選擇性地生長第二材料層，第二材料層包含第IV主族材料。

【專利附圖】

【附圖說明】
[0029]根據(jù)以下結(jié)合了附圖的實(shí)施例的描述，這些和/或其他的實(shí)施例將變得顯而易見和易于理解。
[0030]圖1是示出了根據(jù)一個(gè)示例性實(shí)施例的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件制造方法的流程圖；
[0031]圖2至圖8是示出了根據(jù)一個(gè)示例性實(shí)施例的CMOS器件制造方法的剖視圖；
[0032]圖9至圖15是示出了根據(jù)另一個(gè)示例性實(shí)施例的CMOS器件制造方法的剖視圖；
[0033]圖16至圖23是示出了根據(jù)又一個(gè)示例性實(shí)施例的CMOS器件制造方法的剖視圖；以及
[0034]圖24是示出了將根據(jù)示例性實(shí)施例的CMOS器件提供在晶片上的示例的示意圖。

【具體實(shí)施方式】
[0035]接下來，將參照附圖對(duì)示例性實(shí)施例的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件及其制造方法進(jìn)行詳細(xì)描述。在附圖中，相同的附圖標(biāo)記表示相同的元件，并且為了清楚起見，元件的尺寸或厚度被放大。接下來描述的實(shí)施例僅作為示范，可在其中進(jìn)行多種改變和修改。
[0036]需要注意到是，當(dāng)一個(gè)元件被稱為“在……上” “連接到” “耦合到”另一元件時(shí)，可能是指直接在……上、連接到、耦合到另一元件，或者存在中間元件。與之相反，當(dāng)一個(gè)元件被稱為“直接在……上” “直接連接到” “直接耦合到”另一元件，則不存在中間元件。本文所采用的術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任意和所有組合。而且，需要注意的是，當(dāng)一層被稱為在另一層“的下面”，它可以是直接在其下面，或者存在一個(gè)或更多中間層。另外，還需要注意的是當(dāng)一層被稱為在兩層“之間”時(shí)，它可以是這兩層之間唯一的一層，或者還存在一個(gè)或多個(gè)中間層。
[0037]需要注意的是，盡管會(huì)在本文使用術(shù)語“第一”、“第二”等以描述多個(gè)元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)被這些術(shù)語限制。這些術(shù)語僅用來將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來。所以，以下所討論的第一元件、第一組件、第一區(qū)域、第一層或第一部分可以被描述為第二元件、第二組件、第二區(qū)域、第二層或第二部分，而不脫離示例性實(shí)施例的指教。
[0038]在附圖中，為了清楚起見，層和區(qū)域的尺寸因顯示清晰度原因而被放大。相同的附圖標(biāo)記表示相同的元件。在整個(gè)說明書中相同的附圖標(biāo)記表示相同的組件。
[0039]會(huì)在本文使用諸如“在……的下方” “在……下面” “下方的” “在……的上方” “上方的”等空間相對(duì)術(shù)語，以便于描述一個(gè)元件或特征相對(duì)另一個(gè)(或多個(gè))元件或特征如附圖所示的關(guān)系。需要注意的是，空間相對(duì)術(shù)語旨在涵蓋使用或操作中的器件在附圖所示的指向之外的不同指向。例如，如果附圖中的器件被翻轉(zhuǎn)了，那么描述為在另一元件或特征“下面”或“下方”的元件將會(huì)被定位為在另一元件或特征的“上方”。因此，術(shù)語“在……下面”可涵蓋在上方和在下方的朝向。器件也可以有其它的定位(旋轉(zhuǎn)90度或其它指向)，并且應(yīng)當(dāng)相應(yīng)地解釋本文所使用的空間相對(duì)術(shù)語。
[0040]本文用到的術(shù)語只出于描述具體實(shí)施例的目的，其目的不作為對(duì)示例性實(shí)施例的限制。如本文用到的，單數(shù)形式“一”、“一個(gè)”和“該”將也包括復(fù)數(shù)形式，除非上下文明確表明不是這樣。還需要注意的是，如果在本文使用來了術(shù)語“包括” “包含”等，其表示所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個(gè)或多個(gè)其他的特征、整體、步驟、操作、元件、組件和/或它們的組。
[0041]將參照剖視圖在本文描述示例性實(shí)施例，這些剖視圖是示例性實(shí)施例中理想實(shí)施例(和中間結(jié)構(gòu))的示意圖。因此，由于某些原因，比如制造技術(shù)和/或容差，導(dǎo)致與示意圖形狀不同是完全正常的。所以，示例性實(shí)施例不應(yīng)該被解讀為局限于本文所示區(qū)域的特定形狀，而應(yīng)該包括諸如制造等原因造成的形狀偏差。例如，圖上顯示為矩形的注入?yún)^(qū)域，通常在邊緣處具有圓形或弧形的特征和/或注入濃度梯度，而非從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣的，通過注入形成的隱埋區(qū)可能會(huì)導(dǎo)致在隱埋區(qū)和注入發(fā)生的表面之間的區(qū)域有一些注入。因此，附圖中顯示的區(qū)域都是示意性的，它們的形狀都不是為了顯示區(qū)域的真實(shí)形狀，也不是為了限制示例性實(shí)施例的范圍。
[0042]除非另外規(guī)定，否則本文用到的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)與本領(lǐng)域普通技術(shù)人員的理解具有相同的意思。還需要注意的是，這些術(shù)語，例如那些在常用詞典中定義的術(shù)語，應(yīng)該理解為具有與相關(guān)領(lǐng)域上下文相一致的含義，而不應(yīng)以理想化或過于正式的意義去理解，除非本文明確地進(jìn)行了限定。如本文中當(dāng)在元件列表之前有諸如“……中的至少一個(gè)”之類的表述時(shí)，其修飾的是整個(gè)元件列表而非局限于一個(gè)特定的元件。
[0043]現(xiàn)在詳細(xì)弓丨述實(shí)施例，實(shí)施例的示例以附圖呈現(xiàn)，其中相同的附圖標(biāo)記始終表示相同的元件。在這點(diǎn)上，應(yīng)該注意到這些例子可能有不同的形式，不應(yīng)解讀為局限于本文提及的描述。因此，下文通過參照示圖描述的實(shí)施例僅用來解釋本說明書的示例性實(shí)施例。
[0044]圖1是根據(jù)示例性實(shí)施例示出互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件制造方法的流程圖。
[0045]參照?qǐng)D1，根據(jù)示例性實(shí)施例，步驟SlO制備襯底，步驟S20在襯底上形成緩沖層。襯底可以是硅基襯底。例如，襯底可以是硅襯底。步驟S30在緩沖層上生長η型晶體管的第一層。例如，η型晶體管可以是η型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)。步驟S40中η型晶體管的第一層經(jīng)過刻蝕形成第一圖案。第一圖案可暴露緩沖層的一部分或者可暴露襯底的一部分。步驟S50中在η型晶體管的第一層和第一圖案上堆疊一個(gè)絕緣層。步驟S60刻蝕絕緣層以形成用于選擇性生長的第二圖案。第二圖案可以是用于選擇性生長P型晶體管的第二層的圖案。
[0046]步驟S70在第二圖案中形成P型晶體管的第二層。例如，P型晶體管可以是P型M0SFET。η型晶體管的第一層可由具有高電子遷移率的材料形成，而P型晶體管的第二層可由具有聞空穴遷移率的材料形成。
[0047]本示例性實(shí)施例提供了一種可以在一個(gè)襯底上形成η型晶體管和P型晶體管二者的制造方法。
[0048]圖2至圖8示出了根據(jù)一個(gè)實(shí)施例的一種CMOS器件制造方法。參照?qǐng)D2，可在襯底10上形成緩沖層13，可在緩沖層13上形成η型晶體管的材料層15。襯底10可以是硅基襯底。另外，襯底10也可用P型或η型摻雜物進(jìn)行摻雜。例如，襯底10可以是硅襯底，也可以是P型硅襯底。
[0049]例如，η型晶體管的材料層15可以用第II1- V主族材料形成，這將在以后描述。
[0050]例如，緩沖層13可以用與材料層15相同系列的第II1- V主族材料形成。例如，緩沖層13可以包括第II1- V主族材料，該第II1- V主族材料包含從以下組:銦(In)、鎵(Ga)和鋁(Al)中選出的至少一種，和從以下組:砷(As)、磷(P)和銻(Sb)中選出的至少一種。用于緩沖層13的第II1- V主族材料可以是兩元素材料，三元素材料或四元素材料。例如，兩元素材料可以是InP、InAs、InSb、GaAs、GaP、GaSb、AlP、AlAs或Al Sb。例如，三元素材料可以是InAlAs、InGaP或GaAsP。例如，四元素材料可以是InGaAsP或InGaAlAs。緩沖層13可以是η型材料層。另外，緩沖層13可以是摻雜了 η型摻雜物的層或是具有η型摻雜效應(yīng)的層。例如，緩沖層13可以是η型InP層。緩沖層13可以減少襯底10與η型晶體管的材料層15之間的晶格常數(shù)差異和熱膨脹系數(shù)差異，并且減少因所述差異產(chǎn)生的缺陷，從而來增加η型晶體管的材料層15的結(jié)晶度。
[0051]可選地，緩沖層13也可用與隨后將要描述的P型晶體管的第二層25的材料相同系列的材料形成。例如，緩沖層13可用至少一種第IV主族材料形成。例如，緩沖層13可包含SiGe、GeSn和Ge中的至少一種。
[0052]例如，η型晶體管的材料層15可用第II1- V主族材料形成。例如，第II1- V主族材料可包括InGaAs、InP、InSb、InGaSb> GaSb和InAs中的至少一種。另外，η型晶體管的材料層15可以具有量子阱結(jié)構(gòu)?？稍讦切途w管的材料層15上進(jìn)行濕法處理或原位退火來作為預(yù)處理。例如，η型晶體管可以是η型MOSFET。
[0053]參照?qǐng)D3，根據(jù)示例性實(shí)施例，η型晶體管的材料層15可被刻蝕以形成η型晶體管第一層17和第一圖案18。例如，第一層17可以是η型晶體管的溝道層。
[0054]根據(jù)示例性實(shí)施例，第一圖案18可暴露出緩沖層13的一部分?？墒褂霉庵驴刮g劑對(duì)η型晶體管的材料層15進(jìn)行刻蝕。參照?qǐng)D4，可在η型晶體管的第一層17和緩沖層13的暴露區(qū)域上形成絕緣層20。絕緣層20可用氧化物膜、氮化物膜、氮氧化物膜形成。例如，絕緣層20可用氧化硅(S12)膜、氮化硅(SiNx)膜或氮氧化硅(S1xNy)膜形成。參照?qǐng)D5，絕緣層20可經(jīng)過刻蝕以形成用于選擇性生長的第二圖案23。參照?qǐng)D6，可通過選擇性生長在第二圖案23中形成P型晶體管的第二層25。第二層25可生長為厚度小于、等于或大于第二圖案23的深度。第二層25生長完成之后，其表面可經(jīng)過平面化工藝來被平面化。例如，平面化工藝可以是化學(xué)機(jī)械拋光(CMP)工藝。在這里，平面化工藝并非強(qiáng)制性的，可以根據(jù)第二層25的表面狀態(tài)選擇性地進(jìn)行。絕緣層20可用作選擇性生長工藝中的掩膜。例如，形成第二層25的材料可包含第IV主族材料。例如，第二層25可以由鍺(Ge)形成。第二層25可通過外延生長的方式生長。例如，第二層25可通過這樣的方式形成:在例如400°C的低溫中將鍺生長至幾十納米，然后在例如600°C的高溫中生長鍺。此時(shí)，絕緣層20可用作掩膜。由于第一層17的表面被絕緣層20覆蓋，所以第二層25可在緩沖層13的暴露區(qū)域上選擇性生長。
[0055]參照?qǐng)D7，根據(jù)示例性實(shí)施例，圖6中所得結(jié)構(gòu)的表面可被平面化以暴露第一層17。例如，平面化可通過CMP工藝進(jìn)行。因此，η型晶體管的第一層17和ρ型晶體管的第二層25都可在一個(gè)襯底10上形成。例如，用Ge材料選擇性生長第二層25比用第II1- V主族材料選擇性生長第一層17更加容易和簡單。
[0056]參照?qǐng)D8,根據(jù)不例性實(shí)施例,第一源極SI和第一漏極Dl可以形成在第一層17的兩側(cè)。可選地，第一源極SI和第一漏極Dl可以彼此間隔地形成在第一層17的頂部。第二源極S2和第二漏極D2可形成在第二層25的兩側(cè)?？蛇x地，第二源極S2和第二漏極D2可以彼此間隔地形成在第二層25的頂部。例如，第一源極S1、第二源極S2和第一漏極D1、第二漏極D2可通過注入完成。但是，示例性實(shí)施例不局限于此，源極和漏極可用多種其它方法形成。第一源極S1、第二源極S2和第一漏極D1、第二漏極D2可用導(dǎo)電材料形成，例如金屬或合金。例如，第一源極S1、第二源極S2和第一漏極D1、第二漏極D2可以用Ti/Au合金或Ge/Au/Ni/Au合金形成。
[0057]根據(jù)示例性實(shí)施例，第一柵絕緣層30可形成在第一層17上，第二柵絕緣層40可形成在第二層25上。例如，第一柵絕緣層30、第二柵絕緣層40可包含A1203、S1x, SixNy、Sc2O3> AlN,Ga203>Gd2O3> AlxGa2(1_x)O3和MgO中的至少一種。但是，示例性實(shí)施例并不局限于此，第一柵絕緣層30和第二柵絕緣層40可包含通用晶體管中所使用的任何柵絕緣層材料。第一柵極Gl可形成在第一柵絕緣層30上，第二柵極G2可形成在第二柵絕緣層40上?？稍诘谝粬艠OGl兩側(cè)形成第一間隔物33?？稍诘诙艠OG2兩側(cè)形成第二間隔物43。第一柵極G1、第一源極SI和第一漏極Dl可用多種金屬或?qū)щ娧趸锊牧闲纬伞Ａ硗?，第一柵極G1、第一源極SI和第一漏極Dl可用相同的材料形成，也可用不同的材料形成。第二柵極G2、第二源極S2和第二漏極D2可用多種金屬或?qū)щ娧趸锊牧闲纬?。第二柵極G2、第二源極S2和第二漏極D2可用相同的材料形成，也可用不同的材料形成。由于第一柵絕緣層30和第二柵絕緣層40有很大的能帶間隙，所以第一柵絕緣層30和第二柵絕緣層40可分別充當(dāng)?shù)谝粚?7和第二層25各自的阻擋層。
[0058]參照?qǐng)D7，根據(jù)示例性實(shí)施例的CMOS器件包括襯底10、襯底10上的緩沖層13、以及布置在緩沖層上且彼此間隔的η型晶體管的第一層17和ρ型晶體管的第二層25。另外，絕緣層20可提供在第一層17和第二層25之間。因此，CMOS器件在一個(gè)襯底10上包括η型晶體管的第一層17和ρ型晶體管的第二層25 二者。
[0059]圖9至圖15是示出根據(jù)另一個(gè)示例性實(shí)施例的CMOS器件制造方法的剖視圖。參照?qǐng)D9，緩沖材料層113可形成在襯底110上，η型晶體管的材料層115可形成在緩沖材料層113上。襯底110可以是硅基襯底。另外，襯底110也可用ρ型或η型摻雜物進(jìn)行摻雜。例如，襯底110可以是娃襯底，也可以是P型娃襯底。
[0060]例如，η型晶體管的材料層115可由第II1- V主族材料形成。例如，緩沖材料層113可用與η型晶體管的材料層115相同系列的第II1- V主族材料形成。由于緩沖材料層113和η型晶體管的材料層115與參照?qǐng)D2至圖8的緩沖層13和η型晶體管的材料層15由相同的材料形成，且所進(jìn)行的操作也一樣，所以這里省略具體的描述。
[0061]參照?qǐng)D10，根據(jù)示例性實(shí)施例，η型晶體管的材料層115和緩沖材料層113可經(jīng)過刻蝕以形成η型晶體管的第一層117、緩沖層114和第一圖案118。第一圖案118可暴露出襯底110的一部分。參照?qǐng)D11，絕緣層120可形成在η型晶體管的第一層117和襯底110的暴露區(qū)域上。絕緣層120可由氧化物膜、氮化物膜、或氮氧化物膜形成。例如，絕緣層120可由氧化硅(S12)膜、氮化硅(SiNx)膜或氮氧化硅(S1xNy)膜形成。
[0062]參照?qǐng)D12，根據(jù)示例性實(shí)施例，絕緣層120可經(jīng)過刻蝕以形成用于選擇性生長的第二圖案123。第二圖案123可暴露出襯底110的一部分。參照?qǐng)D13，可通過選擇性生長將P型晶體管的第二層125形成在第二圖案123中。絕緣層120可用作選擇性生長工藝中的掩膜。例如，形成第二層125的材料可包含第IV主族材料。例如，第二層125可以用鍺(Ge)形成。由于第一層117的表面被絕緣層120覆蓋，所以第二層125可在襯底110的暴露區(qū)域上選擇性生長。
[0063]參照?qǐng)D14，根據(jù)示例性實(shí)施例，第一層117和第二層125的表面可經(jīng)過平面化工藝進(jìn)行平面化。因此，可在一個(gè)襯底I1上形成η型晶體管的第一層117和P型晶體管的第二層125 二者。例如，用單一材料選擇性生長第二層125比用第II1- V主族化合物材料選擇性生長第一層117更容易和簡單。
[0064]參照?qǐng)D15,根據(jù)不例性實(shí)施例,第一源極Sll和第一漏極Dll可以形成在第一層117的兩側(cè)?？蛇x地，第一源極Sll和第一漏極Dll可以彼此間隔地形成在第一層117的頂部。第二源極S12和第二漏極D12可形成在第二層125的兩側(cè)。第一間隔物133可形成在第一柵極Gll兩側(cè)。第二間隔物143可形成在第二柵極G12兩側(cè)?？蛇x地，第二源極S12和第二漏極D12可以彼此間隔地形成在第二層125的頂部。第一柵絕緣層130可形成在第一層117上，第一柵極Gll可形成在第一柵絕緣層130上。第二柵絕緣層140可形成在第二層125上，第二柵極G12可形成在第二柵絕緣層140上。
[0065]參照?qǐng)D14，根據(jù)另一示例性實(shí)施例的CMOS器件中，可在襯底110上提供緩沖層114，可在緩沖層114上提供η型晶體管的第一層117，并且可在襯底110上與第一層117間隔開地提供P型晶體管的第二層125。另外，絕緣層120可提供在第一層117和第二層125之間。
[0066]圖16至圖23示出了根據(jù)另一個(gè)示例性實(shí)施例的CMOS器件的制造方法。
[0067]參照?qǐng)D16，根據(jù)示例性實(shí)施例，制備襯底210。參照?qǐng)D17，對(duì)襯底210進(jìn)行刻蝕以形成第一圖案212。參照?qǐng)D18，將緩沖層213和η型晶體管的材料層215形成在第一圖案212中。參照?qǐng)D19，對(duì)η型晶體管的材料層215進(jìn)行刻蝕以形成η型晶體管的第一層217和第二圖案218。第二圖案218可形成為暴露緩沖層213或暴露襯底210。圖19示出了暴露緩沖層213的例子。
[0068]參照?qǐng)D20，根據(jù)示例性實(shí)施例，可在圖19中得到的結(jié)構(gòu)上形成絕緣層220。參照?qǐng)D21，絕緣層220可被刻蝕來形成第三圖案223。第三圖案223可以是用于選擇性生長的圖案。參照?qǐng)D22，ρ型晶體管的第二層225可在第三圖案223中選擇性生長。絕緣層220可用作選擇性生長中的掩膜。參照?qǐng)D23，襯底210的表面、第一層217和第二層225可經(jīng)過平面化工藝進(jìn)行平面化。由于與圖2和圖8中使用相同表述語的組成部分是由圖2和圖8中相應(yīng)組成部分相同的材料形成，并發(fā)揮相同的功能和操作，因此此處省略其具體描述。
[0069]經(jīng)過以上過程，根據(jù)示例性實(shí)施例可在晶片的一個(gè)晶元中包含多個(gè)異質(zhì)結(jié)外延結(jié)構(gòu)。圖24示出的例子中晶片300的一個(gè)晶元305中包括了第一區(qū)域310、第二區(qū)域320和第三區(qū)域330。例如，第一區(qū)域310可以是硅區(qū)域310，第二區(qū)域320可以是第II1- V主族化合物區(qū)域，第三區(qū)域330可以是鍺區(qū)域。例如，可在第一區(qū)域310中提供光子器件，在第二區(qū)域320中提供η型晶體管，在第三區(qū)域330中提供ρ型晶體管。例如，光子器件可以是發(fā)光二極管(LED)、激光二極管(LD)或光電二極管(PD)。例如，η型晶體管和ρ型晶體管可用作支持光子器件發(fā)光或接收光操作的電子器件。另外以這種方式，光子器件集成以及電子與光子電路混合集成都成為可能。
[0070]需要注意的是，本文描述的示例性實(shí)施例都應(yīng)被認(rèn)為具有描述意義，而非出于限制目的。每個(gè)實(shí)施例中對(duì)特征或示例的描述應(yīng)被認(rèn)為可用于其他相似特征或示例。
[0071]雖然已參考示圖的方式描述一個(gè)或多個(gè)示例性實(shí)施例，但本領(lǐng)域所屬的技術(shù)人員需要注意到在形式或細(xì)節(jié)上做出的各種變化都不脫離示例性實(shí)施例的精神和范圍，所述精神和范圍通過權(quán)利要求限定。
【權(quán)利要求】
1.一種制造互補(bǔ)金屬氧化物半導(dǎo)體器件的方法，所述方法包括步驟: 在硅襯底上形成緩沖層； 在所述緩沖層上形成η型晶體管的材料層； 對(duì)所述η型晶體管的所述材料層進(jìn)行刻蝕以形成η型晶體管的第一層和第一圖案； 在所述第一層和第一圖案上形成絕緣層； 對(duì)所述絕緣層進(jìn)行刻蝕以形成用于選擇性生長的第二圖案；以及 在所述第二圖案中選擇性地生長Ρ型晶體管的第二層。
2.根據(jù)權(quán)利要求1所述的方法，其中所述緩沖層由第II1- V主族材料形成，所述第II1- V主族材料包含銦(In)、鎵(Ga)、鋁(A1)中的至少一種以及砷(As)、磷(P)、鋪(Sb)中的至少一種。
3.根據(jù)權(quán)利要求2所述的方法，其中所述緩沖層由InP、InAs、InSb、GaAs、GaP、GaSb、A1P、AlAs、AlSb、InAlAs、InGaP、GaAsP、InGaAsP 和 InGaAlAs 中的至少一種形成。
4.根據(jù)權(quán)利要求2所述的方法，其中所述緩沖層摻雜有η型摻雜物。
5.根據(jù)權(quán)利要求1所述的方法，其中所述緩沖層包含至少一種第IV主族材料。
6.根據(jù)權(quán)利要求5所述的方法，其中所述緩沖層由SiGe、GeSn和鍺(Ge)中的至少一種形成。
7.根據(jù)權(quán)利要求1所述的方法，其中所述第一層由第II1- V主族材料形成。
8.根據(jù)權(quán)利要求1所述的方法，其中所述第一層由InGaAs、InP、InSb、InGaSb、GaSb和InAs中的至少一種形成。
9.根據(jù)權(quán)利要求1所述的方法，其中所述第二層由第IV主族材料形成。
10.根據(jù)權(quán)利要求9所述的方法，其中所述第二層由鍺(Ge)形成。
11.根據(jù)權(quán)利要求1所述的方法，其中所述η型晶體管包括η型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
12.根據(jù)權(quán)利要求1所述的方法，其中所述ρ型晶體管包括ρ型金屬氧化物半導(dǎo)體場效應(yīng)晶體管。
13.根據(jù)權(quán)利要求1所述的方法，其中所述第一層和所述第二層是溝道層。
14.根據(jù)權(quán)利要求1所述的方法，其中形成所述第一圖案的步驟包括刻蝕所述材料層以暴露出所述緩沖層的一部分。
15.根據(jù)權(quán)利要求1所述的方法，其中形成所述第一圖案的步驟包括刻蝕所述材料層以暴露出所述硅襯底。
16.根據(jù)權(quán)利要求1所述的方法，其中所述絕緣層由氧化硅膜、氮化硅膜或氮氧化硅膜形成。
17.—種互補(bǔ)金屬氧化物半導(dǎo)體器件，其包括: 娃襯底； 位于所述硅襯底上的緩沖層； 位于所述緩沖層上的η型晶體管的第一層； 布置在所述緩沖層或所述硅襯底上的Ρ型晶體管的第二層，所述第二層與所述第一層間隔開；以及 位于所述第一層和所述第二層之間的絕緣層。
18.根據(jù)權(quán)利要求17所述的互補(bǔ)金屬氧化物半導(dǎo)體器件，其中所述緩沖層由第II1- V主族材料形成，所述第II1- V主族材料包含銦(In)、鎵(Ga)、鋁(A1)中的至少一種以及砷(As)、磷(P)、銻(Sb)中的至少一種。
19.根據(jù)權(quán)利要求17所述的互補(bǔ)金屬氧化物半導(dǎo)體器件，其中所述緩沖層由InP、InAs、InSb、GaAs、GaP、GaSb、A1P、AlAs、AlSb、InAlAs、InGaP、GaAsP、InGaAsP 和 InGaAlAs中的至少一種形成。
20.根據(jù)權(quán)利要求17所述的互補(bǔ)金屬氧化物半導(dǎo)體器件，其中所述緩沖包含至少一種第IV主族材料。
21.一種制造互補(bǔ)金屬氧化物半導(dǎo)體器件的方法，所述方法包括步驟: 在襯底上形成緩沖層； 在所述緩沖層上形成第一材料層，所述第一材料包含第II1- V主族材料； 刻蝕所述第一材料層以形成第一層和第一圖案； 在所述第一層和所述第一圖案上形成絕緣層； 刻蝕所述絕緣層以形成第二圖案；以及 在所述第二圖案中選擇性地生長第二材料層，所述第二材料層包含第IV主族材料。
22.根據(jù)權(quán)利要求21所述的方法，其中: 所述第一材料層包含InGaAs、InP、InGaSb、GaSb、InAs、GaAs和InSb中的至少一種；以及 所述第二材料層包含Ge。
23.根據(jù)權(quán)利要求21所述的方法，其中所述選擇性地生長第二材料層的步驟包括在所述緩沖層上生長所述第二材料層。
【文檔編號(hào)】H01L21/8249GK104425492SQ201410442976
【公開日】2015年3月18日 申請(qǐng)日期:2014年9月2日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】梁炆承, 穆罕默德·拉基布·烏丁, 李明宰, 李商文, 李成訓(xùn), 趙成豪 申請(qǐng)人:三星電子株式會(huì)社