靜電放電(esd)電路的制作方法
【專利摘要】本公開內(nèi)容的實(shí)施方式描述靜電放電(ESD)電路以及相關(guān)聯(lián)的技術(shù)和配置。在一種實(shí)施方式中，ESD電路包括：與電源電壓節(jié)點(diǎn)和接地節(jié)點(diǎn)耦接的第一節(jié)點(diǎn)；與第一節(jié)點(diǎn)和電源電壓節(jié)點(diǎn)耦接的第一晶體管；與第一節(jié)點(diǎn)和接地節(jié)點(diǎn)耦接的第二晶體管；與第一晶體管和第二晶體管耦接的第二節(jié)點(diǎn)；與第二節(jié)點(diǎn)耦接的第三晶體管；以及與第三晶體管耦接的第三節(jié)點(diǎn)，其中，用于對(duì)第一節(jié)點(diǎn)充電的第一時(shí)間段小于用于對(duì)第三節(jié)點(diǎn)放電的第二時(shí)間段?？梢悦枋龊?或要求保護(hù)其他實(shí)施方式。
【專利說明】靜電放電(ESD)電路

【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容的實(shí)施方式總體上涉及集成電路領(lǐng)域，更具體地涉及靜電放電(ESD)電路以及相關(guān)聯(lián)的技術(shù)。

【背景技術(shù)】
[0002]目前的靜電放電(ESD)電路在電源具有快的上升時(shí)間的情況下可能經(jīng)受高的浪涌電流，并且在一些情況下，在芯片的正常操作期間可能經(jīng)受來自增益反饋的振蕩?？梢云谕糜谠跍p小快速上升電源的浪涌電流的情況下提供穩(wěn)定的ESD保護(hù)的技術(shù)和配置。

【專利附圖】

【附圖說明】
[0003]結(jié)合附圖通過下面的詳細(xì)描述將容易理解實(shí)施方式。為了方便描述，相似的附圖標(biāo)記指代相似的結(jié)構(gòu)元件。在附圖的圖片中以舉例但非限制的方式示出了實(shí)施方式。
[0004]圖1示意性地示出了根據(jù)多種實(shí)施方式的包括靜電放電(ESD)電路的管芯；
[0005]圖2示意性地示出了根據(jù)多種實(shí)施方式的ESD電路；
[0006]圖3示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0007]圖4示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0008]圖5示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0009]圖6示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0010]圖7示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0011]圖8a示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0012]圖Sb示意性地示出了根據(jù)多種實(shí)施方式的ESD電路的替選配置；
[0013]圖9示意性地示出了根據(jù)多種實(shí)施方式的針對(duì)圖2的ESD電路的電源電壓節(jié)點(diǎn)的電流隨時(shí)間變化的示例圖表；
[0014]圖10示意性地示出了根據(jù)多種實(shí)施方式的圖2的ESD電路的各個(gè)節(jié)點(diǎn)的電壓隨時(shí)間變化的不例圖表；
[0015]圖11是根據(jù)多種實(shí)施方式的用于制造或設(shè)計(jì)ESD電路的方法的流程圖；以及
[0016]圖12示意性地示出了根據(jù)多種實(shí)施方式的包括具有ESD電路的管芯的示例系統(tǒng)。

【具體實(shí)施方式】
[0017]本公開內(nèi)容的實(shí)施方式描述了靜電放電(ESD)電路以及相關(guān)聯(lián)的技術(shù)和配置。在下面的詳細(xì)描述中，參考形成本文的一部分的附圖，其中，在全文中相似的附圖標(biāo)記指代相似的部件，并且其中，通過其中可以實(shí)現(xiàn)本公開內(nèi)容的主題的說明性實(shí)施方式的方式示出了實(shí)施方式。要理解的是，可以在不偏離本公開內(nèi)容的范圍的情況下利用其他實(shí)施方式并且進(jìn)行結(jié)構(gòu)變化或邏輯變化。因此，不在限制意義上來進(jìn)行下面的詳細(xì)描述，并且實(shí)施方式的范圍由所附權(quán)利要求及其等同方案來限定。
[0018]出于本公開內(nèi)容的目的，短語“A和/或B”意指(A)、⑶、或(A和B)。出于本公開內(nèi)容的目的，短語“A、B、和/或C”意指(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或(A、B 和 C)。
[0019]描述可以使用短語“在實(shí)施方式中”或“在多種實(shí)施方式中”，其可以分別指代相同實(shí)施方式或不同實(shí)施方式中的一種或更多種實(shí)施方式。此外，如關(guān)于本公開內(nèi)容的實(shí)施方式所使用的那樣，術(shù)語“包括”、“包含”、“具有”等是同義的。術(shù)語“耦接”可以指代直接連接、間接連接或間接通信。
[0020]在本文中可以使用術(shù)語“與……耦接”連同其衍生詞語?！榜罱印笨梢砸庵赶率鲋械囊粋€(gè)或更多個(gè)?！榜罱印笨梢员硎緝蓚€(gè)或更多個(gè)元件直接物理接觸或電接觸。然而，“耦接”也可以表示兩個(gè)或更多個(gè)元件彼此間接接觸但仍彼此協(xié)作或交互，并且可以表示一個(gè)或更多個(gè)其他元件耦接或連接在被稱為彼此耦接的元件之間。
[0021]圖1示意性地示出了根據(jù)多種實(shí)施方式的包括靜電放電(ESD)電路的管芯100。在一些實(shí)施方式中，管芯100可以包括一個(gè)或更多個(gè)瞬態(tài)ESD鉗位電路(下文中稱為“ESD鉗位電路102”)形式的ESD電路。ESD鉗位電路102可以被配置成保護(hù)管芯上的其他電路110免受ESD事件諸如例如靜態(tài)沖擊或其他電力浪涌。其他電路110可以包括例如用于將電信號(hào)路由到有源器件或從有源器件路由電信號(hào)的一個(gè)或更多個(gè)晶體管、存儲(chǔ)器單元或其他有源器件和/或互連電路、或者對(duì)ESD事件敏感的任何其他電路。
[0022]在一些實(shí)施方式中，可以通過使用半導(dǎo)體制造技術(shù)諸如例如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)或其他合適的技術(shù)來將ESD鉗位電路102形成在管芯100的作用側(cè)。ESD鉗位電路102可以被布置成與管芯100的電力連接104和接地連接106相鄰，或者被布置在管芯100的電力連接104與接地連接106之間。例如，在一些實(shí)施方式中，電力連接中的一個(gè)或更多個(gè)電力連接可以與圖2至圖8的ESD電路200中的電源電壓(VDD或VSS)節(jié)點(diǎn)耦接，并且接地連接106中的一個(gè)或更多個(gè)接地連接可以與圖2至圖8的ESD電路200中的接地(GND)節(jié)點(diǎn)耦接。
[0023]電力連接104和接地連接106可以包括例如互連結(jié)構(gòu)或觸頭諸如例如凸塊、柱、跡線、通孔、焊盤或其他合適的結(jié)構(gòu)，并且可以被配置成分別針對(duì)管芯的操作(例如，處理、發(fā)送/接收輸入/輸出信號(hào)、存儲(chǔ)信息、執(zhí)行代碼等)提供電源電壓和接地。如本文中所使用的那樣，“接地”可以表示任何合適的電壓一包括非零電壓。
[0024]在所描繪的實(shí)施方式中，電力連接104、接地連接106以及ESD鉗位電路102布置在管芯100的周邊區(qū)域中，其他電路110布置在管芯100的中央?yún)^(qū)域中。在其他實(shí)施方式中，可以以任何合適的配置而不是所描繪的配置來布置電力連接104、接地連接106、ESD鉗位電路102和/或其他電路110。
[0025]圖2示意性地示出了根據(jù)多種實(shí)施方式的ESD電路200。ESD電路200可以例如表示圖1中描繪的ESD鉗位電路102中的某個(gè)ESD鉗位電路。在一些實(shí)施方式中，ESD電路200包括正的電源電壓節(jié)點(diǎn)(下文中稱為“VDD”)和接地節(jié)點(diǎn)(下文中稱為“GND”)。在一些實(shí)施方式中，VDD可以與結(jié)合圖1描述的電力連接104中的一個(gè)或更多個(gè)電力連接耦接，并且GND可以與結(jié)合圖1描述的接地連接106中的一個(gè)或更多個(gè)接地連接耦接。
[0026]根據(jù)多種實(shí)施方式，ESD電路200可以包括:與VDD和GND耦接的第一節(jié)點(diǎn)nl、與第一節(jié)點(diǎn)nl和VDD耦接的第一晶體管Ml、與第一節(jié)點(diǎn)nl和GND耦接的第二晶體管M2、與第一晶體管Ml和第二晶體管M2耦接的第二節(jié)點(diǎn)n2、與第二節(jié)點(diǎn)n2耦接的第三晶體管M3以及與第三晶體管M3耦接的第三節(jié)點(diǎn)n3。在一些實(shí)施方式中，如可以看到的那樣，ESD電路200還可以包括:與第三節(jié)點(diǎn)n3耦接的第四晶體管M4、與第三節(jié)點(diǎn)n3耦接的第五晶體管M5、與第三節(jié)點(diǎn)n3耦接的第六晶體管M6、與第三節(jié)點(diǎn)n3耦接的第七晶體管M7以及被配置成將第四晶體管M4與第三節(jié)點(diǎn)n3耦接的鎖存節(jié)點(diǎn)。
[0027]在一些實(shí)施方式中，如可以看到的那樣，第一節(jié)點(diǎn)nl可以與包括第一晶體管Ml和第二晶體管M2的反相器耦接。如可以看到的那樣，第一節(jié)點(diǎn)nl可以與第一晶體管Ml的柵極和第二晶體管M2的柵極耦接，第一晶體管Ml的源極可以與VDD耦接，第二晶體管M2的源極可以與GND耦接，第一晶體管Ml的漏極可以與第二晶體管M2的漏極耦接。第二節(jié)點(diǎn)n2可以與第一晶體管Ml的漏極和第二晶體管M2的漏極耦接。
[0028]在一些實(shí)施方式中，第三晶體管M3可以用作為源極跟隨器。第二節(jié)點(diǎn)n2可以與第三晶體管M3的柵極耦接。第三晶體管M3的漏極可以與VDD耦接。第三節(jié)點(diǎn)n3可以與第三晶體管M3的源極和第四晶體管M4的漏極耦接。第四晶體管M4的源極可以與GND耦接。在一些實(shí)施方式中，第三節(jié)點(diǎn)π3可以與第五晶體管M5的柵極、第六晶體管Μ6的柵極以及第七晶體管Μ7的柵極耦接。鎖存節(jié)點(diǎn)可以與第六晶體管的漏極、第七晶體管的漏極以及第四晶體管的柵極耦接。
[0029]根據(jù)多種實(shí)施方式，一個(gè)或更多個(gè)電阻器和/或電容器可以耦接到第一節(jié)點(diǎn)nl和第三節(jié)點(diǎn)n3中的一個(gè)或更多個(gè)節(jié)點(diǎn)。節(jié)點(diǎn)nl和/或節(jié)點(diǎn)n3的電阻值或電容值可以至少部分地基于上述一個(gè)或更多個(gè)電阻器或電容器。例如，可以基于與第一節(jié)點(diǎn)nl耦接的一個(gè)或更多個(gè)電阻器(下文中稱為“R1”)來確定第一節(jié)點(diǎn)nl的電阻值，并且可以基于與第一節(jié)點(diǎn)nl耦接的一個(gè)或更多個(gè)電容器(下文中稱為“Cl”)來確定第一節(jié)點(diǎn)nl的電容值?？梢曰谂c第三節(jié)點(diǎn)n3耦接的一個(gè)或更多個(gè)電阻器(下文中稱為“R2”)和一個(gè)或更多個(gè)電容器(下文中稱為“C2”)來確定第三節(jié)點(diǎn)n3的電阻值和電容值。在一些實(shí)施方式中，第三節(jié)點(diǎn)n3的電容值可以主要基于第五晶體管M5的柵極電容值，并且電容器諸如C2在ESD電路200中可能不是必須的。
[0030]根據(jù)多種實(shí)施方式，可以調(diào)節(jié)或配置Rl和Cl以提供用于對(duì)第一節(jié)點(diǎn)nl充電的第一時(shí)間段(例如，常量τ I)?？梢哉{(diào)節(jié)或配置R2和C2以提供用于對(duì)第三節(jié)點(diǎn)η3放電的第二時(shí)間段(例如，常量τ 2)。在一些實(shí)施方式中,第一時(shí)間段(例如，τ I)可以小于第二時(shí)間段(例如，τ2)以提供作為相對(duì)于其他瞬態(tài)ESD鉗位電路具有提高的穩(wěn)定性和減小的浪涌電流的瞬態(tài)ESD鉗位電路的ESD電路200。例如，較短的第一時(shí)間段(例如，τ I)可以限制到ESD電路200的浪涌電流，并且較長的第二時(shí)間段(例如，τ 2)可以允許通過ESD電路200對(duì)外部ESD電容器(例如，針對(duì)人體模型的100微微法)完全放電。ESD電路200可以具有I反相器鉗位電路的穩(wěn)定性并且維持ESD保護(hù)水平同時(shí)針對(duì)I微秒(μ s)上升時(shí)間電源將浪涌電流減小約因子105。
[0031]在一些實(shí)施方式中，第一時(shí)間段可以在VDD被導(dǎo)通以提供電源電壓時(shí)開始，并且在CI被充電到其中第二節(jié)點(diǎn)η2低至足以關(guān)斷第三晶體管M3的點(diǎn)時(shí)結(jié)束。第二時(shí)間段可以在第三晶體管M3被設(shè)置為關(guān)斷狀態(tài)時(shí)開始，并且在第四晶體管Μ4被設(shè)置為導(dǎo)通狀態(tài)(正常上電)時(shí)結(jié)束。在其他實(shí)施方式中，可以使用其他合適的技術(shù)來配置第一時(shí)間段和第二時(shí)間段。
[0032]在一些實(shí)施方式中，第二時(shí)間段可以是第一時(shí)間段的約一個(gè)數(shù)量級(jí)。例如，在一些實(shí)施方式中，第二時(shí)間段可以是第一時(shí)間段的至少七倍。在一些實(shí)施方式中，第一時(shí)間段可以具有從30納秒(ns)到300ns的值，第二時(shí)間段可以具有從300ns到3000ns的值。在一種實(shí)施方式中，第一時(shí)間段可以是約40ns,第二時(shí)間段可以是約800ns。在另一實(shí)施方式中，第一時(shí)間段可以是100ns，第二時(shí)間段可以是約1000ns。在一種實(shí)施方式中，第一時(shí)間段可以是180ns,第二時(shí)間段可以是1230ns。在一種實(shí)施方式中，第一時(shí)間段具有小于I微秒的值，并且第二時(shí)間段大于第一時(shí)間段。在其他實(shí)施方式中，第一時(shí)間段和第二時(shí)間段可以具有各種其他合適的值。
[0033]根據(jù)一些實(shí)施方式，Rl和Cl可以產(chǎn)生較短的第一時(shí)間段，該較短的第一時(shí)間段在VDD(例如，5伏(V))具有快速上升時(shí)間(例如，小于I μ s)時(shí)僅允許第二節(jié)點(diǎn)η2的電壓上升。當(dāng)?shù)诙?jié)點(diǎn)η2的電壓上升時(shí)，第三晶體管M3可以導(dǎo)通并且將第三節(jié)點(diǎn)η3的電壓拉高，使得第五晶體管Μ5可以降低ESD電流(例如，在一些實(shí)施方式中，?1.33安培(Α))。第一時(shí)間段可以使第二節(jié)點(diǎn)π2的電壓迅速降低，以關(guān)斷第三晶體管M3。由R2和C2(和/或第五晶體管M5的柵極電容值)產(chǎn)生的較長的第二時(shí)間段可以以較慢的速率對(duì)第三節(jié)點(diǎn)n3的電壓放電。以這種方式使用第一時(shí)間段和第二時(shí)間段可以限制浪涌電流，同時(shí)允許通過ESD電路200對(duì)外部ESD電容器(例如，針對(duì)人體模型的100微微法)完全放電。第五晶體管M5的柵極電容值可以大于ESD電路200中的其他晶體管的柵極電容值，以便最好地調(diào)節(jié)較長的第二時(shí)間段以對(duì)第三節(jié)點(diǎn)n3放電。使用第五晶體管的柵極電容值來主要提供用于調(diào)節(jié)第二時(shí)間段的電容值可以節(jié)省ESD電路200的管芯(例如，圖1的管芯100)上的面積。鎖存節(jié)點(diǎn)可以確保當(dāng)?shù)谖寰w管M5的柵極被放電成第五晶體管M5的閾值電壓時(shí)，在正常操作期間通過第四晶體管M4使第五晶體管M5的柵極被快速地拉至接地。在一些實(shí)施方式中，由于單個(gè)反相器可以驅(qū)動(dòng)第三晶體管M3，所以可以提高ESD電路200對(duì)振蕩的穩(wěn)定性。在一些實(shí)施方式中，第三晶體管M3可以具有小于I的電壓增益。
[0034]在ESD電路200的第一實(shí)施方式中，第一晶體管Ml可以具有40微米的寬度和0.6微米的溝道長度，第二晶體管M2可以具有10微米的寬度和0.6微米的溝道長度，第三晶體管M3可以具有40微米的寬度和0.6微米的溝道長度，第四晶體管M4可以具有10微米的寬度和0.6微米的溝道長度，第五晶體管M5可以具有2000微米的寬度和0.6微米的溝道長度，第六晶體管M6可以具有2微米的寬度和0.6微米的溝道長度，第七晶體管M7可以具有10微米的寬度和0.6微米的溝道長度。在第一實(shí)施方式中，Rl可以具有400，000歐姆的有效電阻值，R2可以具有200，000歐姆的有效電阻值。
[0035]在其他實(shí)施方式中，晶體管(例如，Ml、M2等)和/或電阻器(例如，RU R2)可以具有其他合適的值。與ESD電路200的其他晶體管或電阻器相比，這些其他合適的值可以包括與上面描述的不同的額定值，但是可以具有相同的相對(duì)值(例如，比其大或小)。例如，在一些實(shí)施方式中，第一晶體管的寬度可以大于第二晶體管的寬度，這可以增大由晶體管Ml和晶體管M2形成的反相器的切換點(diǎn)。第五晶體管M5可以具有基本上比ESD電路200中的其他晶體管的寬度大的寬度。第六晶體管M6可以具有比第七晶體管M7的寬度小的寬度，這可以減小由晶體管M6和晶體管M7形成的反相器的切換點(diǎn)。
[0036]在ESD電路200的第二實(shí)施方式中，第一晶體管Ml可以具有40微米的寬度和0.7微米的溝道長度，第二晶體管M2可以具有10微米的寬度和0.7微米的溝道長度，第三晶體管M3可以具有20微米的寬度和0.7微米的溝道長度，第四晶體管M4可以具有10微米的寬度和0.7微米的溝道長度，第五晶體管M5可以具有2880微米的寬度和0.7微米的溝道長度，第六晶體管M6可以具有2微米的寬度和0.7微米的溝道長度，第七晶體管M7可以具有10微米的寬度和0.6微米的溝道長度。在第二實(shí)施方式中，Rl可以具有?400，000歐姆的有效電阻值，R2可以具有?200，000歐姆的有效電阻值。在其他實(shí)施方式中，晶體管(例如，Ml、M2等)和/或電阻器(例如，R1、R2)可以具有其他合適的值。
[0037]圖3示意性地示出了根據(jù)多種實(shí)施方式的ESD電路300的替選配置。除了用一個(gè)或更多個(gè)附加晶體管(下文中稱為“第八晶體管M8”)來替換圖2的一個(gè)或更多個(gè)電阻器Rl之外，ESD電路300可以與結(jié)合圖2的ESD電路200描述的實(shí)施方式一致。根據(jù)多種實(shí)施方式，第一節(jié)點(diǎn)nl的電阻值可以基于第八晶體管M8。
[0038]如可以看到的那樣，第八晶體管M8可以包括與VDD耦接的源極、與第一節(jié)點(diǎn)nl耦接的漏極以及與GND耦接的柵極。在一些實(shí)施方式中，第八晶體管M8可以是P型場效應(yīng)晶體管(PFET)。用第八晶體管M8來替換ESD電路200的Rl可以相對(duì)于ESD電路200減小ESD電路300中的管芯面積。
[0039]圖4示意性地示出了根據(jù)多種實(shí)施方式的ESD電路400的替選配置。除了用一個(gè)或更多個(gè)附加晶體管(下文中稱為“第九晶體管M9”)來替換圖3的一個(gè)或更多個(gè)電阻器R2之外，ESD電路400可以與結(jié)合圖3的ESD電路300描述的實(shí)施方式一致。根據(jù)多種實(shí)施方式，第三節(jié)點(diǎn)n3的電阻值可以基于第九晶體管M9。
[0040]如可以看到的那樣，第九晶體管M9可以包括與GND耦接的源極、與第三節(jié)點(diǎn)n3耦接的漏極以及與第三節(jié)點(diǎn)π3耦接的柵極。在一些實(shí)施方式中，第九晶體管Μ9可以是零閾值電壓晶體管。用第九晶體管Μ9來替換ESD電路300的R2可以相對(duì)于ESD電路300減小ESD電路400中的管芯面積。
[0041]圖5示意性地示出了根據(jù)多種實(shí)施方式的ESD電路500的替選配置。除了用一個(gè)或更多個(gè)附加晶體管(下文中分別稱為“第十晶體管Μ10”和“第十一晶體管Mil”)來替換圖4的Cl和C2中的一個(gè)或更多個(gè)電容器之外，ESD電路500可以與結(jié)合圖4的ESD電路400描述的實(shí)施方式一致。根據(jù)多種實(shí)施方式，第一節(jié)點(diǎn)nl和/或第三節(jié)點(diǎn)n3的電容值可以基于第十晶體管MlO和/或第^^一晶體管Mil。
[0042]如可以看到的那樣，第十晶體管MlO可以包括與GND耦接的源極、與GND耦接的漏極以及與第一節(jié)點(diǎn)nl耦接的柵極。如可以看到的那樣，第十一晶體管Mll可以包括與GND耦接的源極、與GND耦接的漏極以及與第三節(jié)點(diǎn)n3耦接的柵極。如結(jié)合圖2的ESD電路200描述的那樣，可以配置、調(diào)節(jié)或選擇第十晶體管MlO和第十一晶體管Mll的柵極電容值以提供第一節(jié)點(diǎn)nl的第一時(shí)間段(例如，τ I)以及第三節(jié)點(diǎn)η3的第二時(shí)間段(例如，τ 2)。在一些實(shí)施方式中，第九晶體管Μ9可以是零閾值電壓晶體管。用第十晶體管MlO和第十一晶體管Mll來替換ESD電路400的Cl和C2可以相對(duì)于ESD電路400減小ESD電路500中的管芯面積。
[0043]在與結(jié)合圖2的ESD電路200描述的第一實(shí)施方式對(duì)應(yīng)的實(shí)施方式中，第八晶體管Μ8可以具有2微米的寬度和10微米的溝道長度，第九晶體管Μ9可以具有I微米的寬度和20微米的溝道長度，第十晶體管MlO可以具有10微米的寬度和10微米的溝道長度，第十一晶體管Mll可以具有80微米的寬度和10微米的溝道長度。在其他實(shí)施方式中，晶體管Μ8至晶體管Mll可以具有其他合適的尺寸。
[0044]圖6示意性地示出了根據(jù)多種實(shí)施方式的ESD電路600的替選配置。除了用三阱晶體管TWL來替換圖5的第三晶體管M3之外，ESD電路600可以與結(jié)合圖5的ESD電路500描述的實(shí)施方式一致。
[0045]如可以看到的那樣，三阱晶體管TWL可以包括與第三節(jié)點(diǎn)n3耦接的源極、與VDD耦接的漏極以及與第二節(jié)點(diǎn)π2耦接的柵極。此外，如可以看到的那樣，三阱晶體管TWL的本體可以與第三節(jié)點(diǎn)π3耦接。在一些實(shí)施方式中，三阱晶體管TWL可以是絕緣的晶體管，例如，晶體管的本體與塊狀硅絕緣。在一些實(shí)施方式中，三阱晶體管TWL可以借助于絕緣體上硅(SOI)處理來與塊絕緣。在一些實(shí)施方式中，三阱晶體管可以是SOI晶體管。在一些實(shí)施方式中，三阱晶體管TWL可以是N型場效應(yīng)晶體管(NFET)。在一些實(shí)施方式中，用三阱晶體管TWL來替換圖5的第三晶體管M3可以減小ESD電路600中的本體效應(yīng)和/或峰值瞬態(tài)電壓(例如，隨著第二節(jié)點(diǎn)η2上升并且第三晶體管M3被拉升到第三結(jié)點(diǎn)η3)。在與結(jié)合圖2的ESD電路200描述的第一實(shí)施方式對(duì)應(yīng)的實(shí)施方式中，三阱晶體管TWL可以與第三晶體管M3具有類似的尺寸。
[0046]圖7示意性地示出了根據(jù)多種實(shí)施方式的ESD電路700的替選配置。除了用雙極晶體管Ql來替換圖5的第三晶體管M3之外，ESD電路700可以與結(jié)合圖5的ESD電路500描述的實(shí)施方式一致。
[0047]如可以看到的那樣，雙極晶體管Ql可以包括與第三節(jié)點(diǎn)η3耦接的發(fā)射極、與VDD耦接的集電極以及與第二節(jié)點(diǎn)η2耦接的基極。在一些實(shí)施方式中，可以根據(jù)BiCMOS處理來形成雙極晶體管Q1。在一些實(shí)施方式中，用雙極晶體管Ql來替換圖5的第三晶體管M3可以減小ESD電路700中的峰值瞬態(tài)電壓(例如，隨著第二節(jié)點(diǎn)η2上升并且第三晶體管M3被拉升到第三結(jié)點(diǎn)η3)。
[0048]圖8a示意性地示出了根據(jù)多種實(shí)施方式的ESD電路800a的替選配置。如可以看到的那樣，ESD電路800a可以表示圖2的ESD電路200的用于保護(hù)負(fù)的電源電壓節(jié)點(diǎn)(VSS)的重新配置。ESD電路800a的部件可以與結(jié)合圖2的ESD電路200描述的實(shí)施方式一致。如結(jié)合圖3至圖7描述的那樣，可以用替選部件來替換ESD電路800a的各種部件。
[0049]圖Sb示意性地示出了根據(jù)多種實(shí)施方式的ESD電路800b的替選配置。ESD電路800b可以表示圖2的ESD電路200的簡化配置，其中從電路中消除了晶體管M2、晶體管M3以及節(jié)點(diǎn)n2。在一些實(shí)施方式中，可以進(jìn)一步簡化ESD電路800b。例如，在一些實(shí)施方式中，由晶體管M4、晶體管M6以及晶體管M7形成的鎖存器可以是可選的，和/或可以用其他合適的電路來替換。
[0050]圖9示意性地示出了根據(jù)多種實(shí)施方式的針對(duì)圖2的ESD電路200的電源電壓節(jié)點(diǎn)(例如，VDD)的電流⑴隨時(shí)間變化的示例圖表900。用微安(μΑ)來表示電流，并且用微秒(μ s)來表示時(shí)間。在圖表900中，電流表示針對(duì)在20歐姆的串聯(lián)電阻RS的情況下具有I微秒上升時(shí)間的5V電源的浪涌電流。
[0051]如可以看到的那樣，電流峰值為250 μ A或更小。電源電壓(例如，ESD電路200的VDD)可以達(dá)到約5.5V的峰值電壓，并且如可以在包括多個(gè)反相器的ESD電路中發(fā)生的那樣，在沒有振蕩的情況下快速放電。時(shí)間上的第一峰值可以與第一時(shí)間段(例如，τ?)對(duì)應(yīng)，時(shí)間上的第二峰值可以與第二時(shí)間段(例如，τ2)對(duì)應(yīng)。當(dāng)鎖存節(jié)點(diǎn)上升時(shí)，電流在?I μ s處下降到?O μ Α，以將節(jié)點(diǎn)η3拉到GND。
[0052]圖10示意性地示出了根據(jù)多種實(shí)施方式的針對(duì)圖2的ESD電路200的各個(gè)節(jié)點(diǎn)的電壓隨時(shí)間變化的示例圖表1000。特別地，描繪了 VDD的電壓、第一節(jié)點(diǎn)nl的電壓、第二節(jié)點(diǎn)n2的電壓以及第三節(jié)點(diǎn)n3的電壓。用伏特(V)來表示電壓，用μ s來表示時(shí)間。圖表1000可以表不針對(duì)根據(jù)結(jié)合圖2的ESD電路200描述的第二實(shí)施方式的配置的電壓響應(yīng)于人體模型ESD事件而隨時(shí)間變化。
[0053]參考圖2和圖10，初始地，給ESD脈沖施加10 ns上升時(shí)間，使VDD迅速增加到約5.5V的峰值。第一節(jié)點(diǎn)nl的電壓由于第一時(shí)間段(例如，Tl = ISOns)而可能落后，使得第二節(jié)點(diǎn)π2的電壓跟隨VDD上升然后下降?？梢酝ㄟ^第三晶體管M3將第三節(jié)點(diǎn)η3的電壓拉高至約3.7V，以導(dǎo)通第五晶體管Μ5。如通過2000V的人體模型ESD事件確定的那樣，電流可以具有約1.33安培(A)(例如，ID = 2000伏特/1.5千歐姆)的峰值。VDD開始從峰值電壓迅速衰退，以關(guān)斷第三晶體管M3。第三節(jié)點(diǎn)η3根據(jù)第二時(shí)間段(例如，τ 2 =1.23us)從其峰值衰退，以在關(guān)斷第五晶體管M5之前對(duì)外部ESD電容值完全放電。當(dāng)VDD下降為約第一節(jié)點(diǎn)的峰值電壓的兩倍(例如，?2.4V)時(shí)，第二節(jié)點(diǎn)n2的電壓可以迅速地切換為低。
[0054]圖11是根據(jù)多種實(shí)施方式的用于制造或設(shè)計(jì)ESD電路的方法1100的流程圖。方法1100可以與結(jié)合圖1至圖10描述的實(shí)施方式一致。
[0055]在1102處，方法1100可以包括將第一節(jié)點(diǎn)(例如，圖2至圖8的第一節(jié)點(diǎn)nl)與電源電壓節(jié)點(diǎn)(例如，圖2至圖7的VDD或圖8a的VSS)和接地節(jié)點(diǎn)(例如，圖2至圖8的GND)耦接。在1104處，方法1100可以包括將第一晶體管(例如，圖2至圖7的第一晶體管Ml或圖8a的第二晶體管M2)與第一節(jié)點(diǎn)和電源電壓節(jié)點(diǎn)耦接。在1106處，方法1100可以包括將第二晶體管(例如，圖2至圖7的第二晶體管M2或圖8a的第一晶體管Ml)與第一節(jié)點(diǎn)和接地節(jié)點(diǎn)耦接。在1108處，方法1100可以包括將第二節(jié)點(diǎn)(例如，圖2至圖8的第二節(jié)點(diǎn)n2)與第一晶體管和第二晶體管耦接。在1110處，方法1100可以包括將第三晶體管(例如，圖2至圖5和圖8的第三晶體管M3、或者圖6的三阱晶體管TWL或SOI晶體管、或者圖7的雙極晶體管Ql)與第二節(jié)點(diǎn)耦接。
[0056]在1112處，方法1100可以包括將第三節(jié)點(diǎn)(例如，圖2至圖8的第三節(jié)點(diǎn)n3)與第三晶體管耦接。在1114處，方法1100可以包括將第四晶體管(例如，圖2至圖8的第四晶體管M4)與第三節(jié)點(diǎn)耦接。在1116處，方法1100可以包括將第五晶體管(例如，圖2至圖8的第五晶體管M5)與第三節(jié)點(diǎn)耦接。在1118處，方法1100可以包括將第六晶體管(例如，圖2至圖8的第六晶體管M6)與第三節(jié)點(diǎn)耦接。在1120處，方法1100可以包括將第七晶體管(例如，圖2至圖8的第七晶體管M7)與第三節(jié)點(diǎn)耦接。
[0057]在1122處，方法1100可以包括將鎖存節(jié)點(diǎn)(例如，圖2至圖8的鎖存節(jié)點(diǎn))與第四晶體管、第六晶體管以及第七晶體管耦接。在1124處，方法1100可以包括將一個(gè)或更多個(gè)電阻器(例如，圖2至圖3以及圖8的Rl和/或R2)或電容器(例如，圖2至圖4以及圖8的Cl和/或C2)耦接到第一節(jié)點(diǎn)和第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)。在1126處，方法1100可以包括將一個(gè)或更多個(gè)附加晶體管(例如，圖3至圖7的第八晶體管M8、圖4至圖7的第九晶體管M9、圖5至圖7的第十晶體管MlO或圖5至圖7的第十一晶體管Mil)耦接到第一節(jié)點(diǎn)和第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)。
[0058]以最有助于理解要求保護(hù)的主題的方式將各種操作依次描述為多個(gè)分立的操作。然而，描述的順序不應(yīng)被解釋為意味著這些操作必須是依賴于順序的。特別地，可以不按照呈現(xiàn)的順序來進(jìn)行這些操作。可以按照與所描述的實(shí)施方式不同的順序來進(jìn)行所描述的操作。在附加實(shí)施方式中，可以進(jìn)行各種附加操作和/或可以省略所描述的操作。
[0059]本文中所描述的ESD電路的實(shí)施方式、包括這樣的ESD電路的裝置(例如，圖1的管芯100)可以合并到各種其他裝置和系統(tǒng)中。圖12示意性地示出了根據(jù)多種實(shí)施方式的包括具有ESD電路(例如，圖2的ESD電路200、圖3的ESD電路300、圖4的ESD電路400、圖5的ESD電路500、圖6的ESD電路600、圖7的ESD電路700或圖8的ESD電路800)的管芯100的示例系統(tǒng)1200。如所示出的那樣，系統(tǒng)1200包括功率放大器(PA)模塊1202，該功率放大器模塊在一些實(shí)施方式中可以是射頻(RF)PA模塊。如所示出的那樣，系統(tǒng)1200可以包括與功率放大器模塊1202耦接的收發(fā)器1204。功率放大器模塊1202可以包括具有如本文中所描述的ESD電路的管芯100。
[0060]功率放大器模塊1202可以從收發(fā)器1204接收RF輸入信號(hào)RFin。功率放大器模塊1202可以放大RF輸入信號(hào)RFin以提供RF輸出信號(hào)RFout。RF輸入信號(hào)RFin和RF輸出信號(hào)RFout 二者都可以是在圖12中分別用Tx-RFin和Τχ-RFout來表示的傳輸鏈的部分。
[0061]可以將已放大RF輸出信號(hào)RFout提供給天線切換模塊(ASM) 1206，天線切換模塊經(jīng)由天線結(jié)構(gòu)1208完成對(duì)RF輸出信號(hào)RFout的空中(OTA)傳輸。ASM 1206也可以經(jīng)由天線結(jié)構(gòu)1208來接收RF信號(hào)，并且將所接收的RF信號(hào)Rx沿著接收鏈耦接到收發(fā)器1204。
[0062]在各種實(shí)施方式中，天線結(jié)構(gòu)1208可以包括一個(gè)或更多個(gè)定向和/或全向天線，包括例如偶極子天線、單極天線、貼片天線、環(huán)形天線、微帶天線或適于傳輸/接收RF信號(hào)的任何其他類型的天線。
[0063]系統(tǒng)1200可以是包括功率放大的任何系統(tǒng)。管芯100的電路可以針對(duì)電力切換應(yīng)用——包括功率調(diào)節(jié)應(yīng)用諸如例如交流電流(AC)-直流電流(DC)轉(zhuǎn)換器、DC-DC轉(zhuǎn)換器、DC-AC轉(zhuǎn)換器等——提供有效的切換設(shè)備。在各種實(shí)施方式中，系統(tǒng)1200對(duì)于高的射頻功率和頻率的功率放大尤其有用。例如，系統(tǒng)1200可以適用于地面和衛(wèi)星通信、雷達(dá)系統(tǒng)以及可能的各種工業(yè)和醫(yī)學(xué)應(yīng)用中的任何一個(gè)或更多個(gè)應(yīng)用。更具體地，在各種實(shí)施方式中，系統(tǒng)1200可以是選自雷達(dá)設(shè)備、衛(wèi)星通信設(shè)備、移動(dòng)手持裝置、蜂窩電話基站、廣播電臺(tái)或電視放大器系統(tǒng)中的一個(gè)。
[0064]盡管出于描述的目的已經(jīng)在本文中示出和描述了特定實(shí)施方式，但是在不背離本公開內(nèi)容的范圍的情況下，可以用被設(shè)想為實(shí)現(xiàn)相同目的的各種替選和/或等同實(shí)施方式或?qū)崿F(xiàn)方式來代替所示出和描述的實(shí)施方式。本申請(qǐng)意在涵蓋本文中所討論的實(shí)施方式的任何適應(yīng)性修改或變型。因此，明確意在的是，本文中所描述的實(shí)施方式僅由權(quán)利要求及其等同方案來限制。
【權(quán)利要求】
1.一種靜電放電(ESD)電路,包括: 與電源電壓節(jié)點(diǎn)和接地節(jié)點(diǎn)耦接的第一節(jié)點(diǎn)； 與所述第一節(jié)點(diǎn)和所述電源電壓節(jié)點(diǎn)耦接的第一晶體管； 與所述第一節(jié)點(diǎn)和所述接地節(jié)點(diǎn)耦接的第二晶體管； 與所述第一晶體管和所述第二晶體管耦接的第二節(jié)點(diǎn)； 與所述第二節(jié)點(diǎn)耦接的第三晶體管；以及 與所述第三晶體管耦接的第三節(jié)點(diǎn)，其中，用于對(duì)所述第一節(jié)點(diǎn)充電的第一時(shí)間段小于用于對(duì)所述第三節(jié)點(diǎn)放電的第二時(shí)間段。
2.根據(jù)權(quán)利要求1所述的ESD電路，還包括: 與所述第三節(jié)點(diǎn)耦接的第四晶體管，其中，用于對(duì)所述第三節(jié)點(diǎn)放電的所述第二時(shí)間段在所述第三晶體管被設(shè)置為關(guān)斷狀態(tài)時(shí)開始，并且在所述第四晶體管被設(shè)置為導(dǎo)通狀態(tài)時(shí)結(jié)束。
3.根據(jù)權(quán)利要求2所述的ESD電路，其中: 所述第一節(jié)點(diǎn)與所述第一晶體管的柵極和所述第二晶體管的柵極耦接； 所述第二節(jié)點(diǎn)與所述第一晶體管的漏極和所述第二晶體管的漏極耦接； 所述第一晶體管的源極與所述電源電壓節(jié)點(diǎn)耦接；并且 所述第二晶體管的源極與所述接地節(jié)點(diǎn)耦接。
4.根據(jù)權(quán)利要求3所述的ESD電路，其中: 所述第二節(jié)點(diǎn)與所述第三晶體管的柵極或基極耦接； 所述第三節(jié)點(diǎn)與所述第三晶體管的源極或發(fā)射極以及所述第四晶體管的漏極耦接； 所述第三晶體管的漏極或集電極與所述電源電壓節(jié)點(diǎn)耦接；并且 所述第四晶體管的源極與所述接地節(jié)點(diǎn)耦接。
5.根據(jù)權(quán)利要求2所述的ESD電路，還包括: 與所述第三節(jié)點(diǎn)耦接的第五晶體管，其中，所述第三節(jié)點(diǎn)與所述第五晶體管的柵極耦接； 與所述第五晶體管耦接的第六晶體管，其中，所述第五晶體管的柵極與所述第六晶體管的柵極耦接； 與所述第五晶體管耦接的第七晶體管，其中，所述第五晶體管的柵極與所述第七晶體管的柵極耦接；以及 與所述第六晶體管、所述第七晶體管以及所述第四晶體管耦接的鎖存節(jié)點(diǎn)，其中，所述鎖存節(jié)點(diǎn)與所述第六晶體管的漏極、所述第七晶體管的漏極以及所述第四晶體管的柵極耦接。
6.根據(jù)權(quán)利要求1所述的ESD電路，其中，所述第二時(shí)間段為所述第一時(shí)間段的至少七倍。
7.根據(jù)權(quán)利要求1所述的ESD電路，其中: 所述第一時(shí)間段具有小于I微秒(μ s)的值；并且 所述第二時(shí)間段大于所述第一時(shí)間段。
8.根據(jù)權(quán)利要求1所述的ESD電路，還包括: 耦接到所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)的一個(gè)或更多個(gè)電阻器或電容器，其中，至少所述第一節(jié)點(diǎn)或所述第三節(jié)點(diǎn)的電阻值或電容值基于所述一個(gè)或更多個(gè)電阻器或電容器。
9.根據(jù)權(quán)利要求1所述的ESD電路，還包括: 與所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)耦接的一個(gè)或更多個(gè)附加晶體管，其中，至少所述第一節(jié)點(diǎn)或所述第三節(jié)點(diǎn)的電阻值或電容值基于所述一個(gè)或更多個(gè)附加晶體管。
10.根據(jù)權(quán)利要求1所述的ESD電路，其中，所述第三晶體管為三阱晶體管或絕緣體上硅(SOI)晶體管。
11.一種制造靜電放電(ESD)電路的方法，包括: 將第一節(jié)點(diǎn)與電源電壓節(jié)點(diǎn)和接地節(jié)點(diǎn)耦接； 將第一晶體管與所述第一節(jié)點(diǎn)和所述電源電壓節(jié)點(diǎn)耦接； 將第二晶體管與所述第一節(jié)點(diǎn)和所述接地節(jié)點(diǎn)耦接； 將第二節(jié)點(diǎn)與所述第一晶體管和所述第二晶體管耦接； 將第三晶體管與所述第二節(jié)點(diǎn)耦接；以及 將第三節(jié)點(diǎn)與所述第三晶體管耦接，其中，用于對(duì)所述第一節(jié)點(diǎn)充電的第一時(shí)間段小于用于對(duì)所述第三節(jié)點(diǎn)放電的第二時(shí)間段。
12.根據(jù)權(quán)利要求11所述的方法，還包括: 將第四晶體管與所述第三晶體管耦接，其中，用于對(duì)所述第三節(jié)點(diǎn)放電的所述第二時(shí)間段在所述第三晶體管被設(shè)置為關(guān)斷狀態(tài)時(shí)開始，并且在所述第四晶體管被設(shè)置為導(dǎo)通狀態(tài)時(shí)結(jié)束。
13.根據(jù)權(quán)利要求12所述的方法，其中: 所述第一節(jié)點(diǎn)與所述第一晶體管的柵極和所述第二晶體管的柵極耦接； 所述第二節(jié)點(diǎn)與所述第一晶體管的漏極和所述第二晶體管的漏極耦接； 所述第一晶體管的源極與所述電源電壓節(jié)點(diǎn)耦接；并且 所述第二晶體管的源極與所述接地節(jié)點(diǎn)耦接。
14.根據(jù)權(quán)利要求13所述的方法，其中: 所述第二節(jié)點(diǎn)與所述第三晶體管的柵極或基極耦接； 所述第三節(jié)點(diǎn)與所述第三晶體管的源極或發(fā)射極以及所述第四晶體管的漏極耦接； 所述第三晶體管的漏極或集電極與所述電源電壓節(jié)點(diǎn)耦接；并且 所述第四晶體管的源極與所述接地節(jié)點(diǎn)耦接。
15.根據(jù)權(quán)利要求12所述的方法，還包括: 將第五晶體管與所述第三節(jié)點(diǎn)耦接，其中，所述第三節(jié)點(diǎn)與所述第五晶體管的柵極耦接； 將第六晶體管與所述第五晶體管耦接，其中，所述第五晶體管的柵極與所述第六晶體管的柵極耦接； 將第七晶體管與所述第五晶體管耦接，其中，所述第五晶體管的柵極與所述第七晶體管的柵極耦接；以及 將鎖存節(jié)點(diǎn)與所述第六晶體管、所述第七晶體管以及所述第四晶體管耦接，其中，所述鎖存節(jié)點(diǎn)與所述第六晶體管的漏極、所述第七晶體管的漏極以及所述第四晶體管的柵極耦接。
16.根據(jù)權(quán)利要求11所述的方法，其中，所述第二時(shí)間段為所述第一時(shí)間段的至少七倍。
17.根據(jù)權(quán)利要求11所述的方法，其中: 所述第一時(shí)間段小于I微秒(μ s);并且 所述第二時(shí)間段大于所述第一時(shí)間段。
18.根據(jù)權(quán)利要求11所述的方法，還包括: 將一個(gè)或更多個(gè)電阻器或電容器耦接到所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)，其中，至少所述第一節(jié)點(diǎn)或所述第三節(jié)點(diǎn)的電阻值或電容值基于所述一個(gè)或更多個(gè)電阻器或電容器。
19.根據(jù)權(quán)利要求11所述的方法，還包括: 將一個(gè)或更多個(gè)附加晶體管與所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)中的一個(gè)或兩個(gè)節(jié)點(diǎn)耦接，其中，至少所述第一節(jié)點(diǎn)或所述第三節(jié)點(diǎn)的電阻值或電容值基于所述一個(gè)或更多個(gè)附加晶體管。
20.—種系統(tǒng),包括: 包括管芯的功率放大器模塊，所述管芯包括: 功率連接，所述功率連接被配置成針對(duì)所述管芯的操作提供電源電壓節(jié)點(diǎn)； 接地連接，所述接地連接被配置成提供接地節(jié)點(diǎn)；以及 與所述電源電壓節(jié)點(diǎn)和所述接地節(jié)點(diǎn)耦接的靜電放電(ESD)鉗位電路，所述ESD鉗位電路包括: 與所述電源電壓節(jié)點(diǎn)和所述接地節(jié)點(diǎn)耦接的第一節(jié)點(diǎn)； 與所述第一節(jié)點(diǎn)和所述電源電壓節(jié)點(diǎn)耦接的第一晶體管； 與所述第一節(jié)點(diǎn)和所述接地節(jié)點(diǎn)耦接的第二晶體管； 與所述第一晶體管和所述第二晶體管耦接的第二節(jié)點(diǎn)； 與所述第二節(jié)點(diǎn)耦接的第三晶體管；以及 與所述第三晶體管耦接的第三節(jié)點(diǎn)，其中，用于對(duì)所述第一節(jié)點(diǎn)充電的第一時(shí)間段小于用于對(duì)所述第三節(jié)點(diǎn)放電的第二時(shí)間段。
21.根據(jù)權(quán)利要求20所述的系統(tǒng)，其中，所述ESD鉗位電路還包括: 與所述第三晶體管耦接的第四晶體管，其中，用于對(duì)所述第三節(jié)點(diǎn)放電的所述第二時(shí)間段在所述第三晶體管被設(shè)置為關(guān)斷狀態(tài)時(shí)開始，并且在所述第四晶體管被設(shè)置為導(dǎo)通狀態(tài)時(shí)結(jié)束。
【文檔編號(hào)】H01L27/02GK104517957SQ201410502914
【公開日】2015年4月15日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】布魯斯·J·特施 申請(qǐng)人:特里奎恩特半導(dǎo)體公司