一種多磁芯飽和電抗器的制造方法
【專利摘要】本發(fā)明涉及一種多磁芯飽和電抗器。包括多個磁芯和繞設于各磁芯上的電感繞組，所述各電感繞組串聯(lián)連接，所述各磁芯上還繞設有至少一個均磁繞組，所述磁芯上的均磁繞組通過一個阻抗相連接形成電回路，所述磁芯上的均磁繞組的相互連接是以所述磁芯上的均磁繞組為節(jié)點形成的至少單連通連接關系，即任意兩個磁芯上的均磁繞組至少有一次相連接形成電回路，所述通過沮抗相連接的兩個均磁繞組具有相同的匝數(shù)，且均通過同名端進行連接；所述阻抗為零或該阻抗為對預定頻率段呈低阻抗特性；所述均磁繞組的亜數(shù)為一匝。所述磁芯上的均磁繞組設置結(jié)構(gòu)，使得即使在各個磁芯的材料磁參數(shù)和氣隙參數(shù)有一定不一致的情況下，仍可以保證各個磁芯的磁通完全相同。
【專利說明】一種多磁芯飽和電抗器

【技術領域】
[0001] 本發(fā)明涉及一種多磁芯飽和電抗器。

【背景技術】
[0002] 在很多電磁元件中，由于所需的磁芯截面積較大，或設計方面的考慮，需要采用多 個磁芯疊并使用，在電路等效上，實際上也就是各個磁芯的電感的串聯(lián)，多磁芯電抗器的結(jié) 構(gòu)圖如圖1，其磁路結(jié)構(gòu)圖如圖2,等效電路原理圖如圖3,但由于各個磁芯的材料磁參數(shù)或 氣隙不可能完全一致，造成各個磁芯的電感量有一定偏差，使得各個磁芯在工作時的磁通 有一定偏差，特別是對高壓直流換流閥用飽和電抗器，這種偏差對電抗器性能影響很嚴重。 飽和電抗器的工作原理本身是利用磁芯材料的快速飽和特性工作的，其作用是在晶閘管開 通瞬間，這時磁芯還沒有飽和，磁導率很高，表現(xiàn)出很大的感抗，飽和電抗器承受大部分電 壓，從而抑制了晶閘管開通浪涌電流的過快增長。而當飽和電抗器承受大部分電壓一段很 短時間后，或電流增大到一定程度后，磁芯進入磁飽和狀態(tài)，磁導率急劇降低，阻抗變得很 小，從而不影響電路正常工作。此外，飽和電抗器還可以對晶閘管開通電流波形的高頻振蕩 起到阻尼作用，以及，在雷電過電壓情況下，飽和電抗器也能承擔大部分峰值電壓，從而降 低晶閘管的電壓應力。因此飽和電抗器的飽和特性是十分關鍵的參數(shù)。由于飽和電抗器一 般所需的磁芯截面積較大，需要采用多個磁芯疊并，由于各個磁芯材料磁參數(shù)的偏差以及 氣隙的偏差就會造成工作時磁芯磁通的偏差，從而造成各個磁芯進入磁飽和狀態(tài)的時間不 一致，即當電壓加在電抗器上時，有的磁芯很快先飽和，阻抗降低，其承受的電壓降低，而未 飽和的磁芯就要承受較大的電壓。這樣造成各個磁芯實際上進入磁飽和的時間各不相同， 各個磁芯的磁通及其變化率都不一致，從而使得各個磁芯的損耗、發(fā)熱和溫升不同，溫升的 差異又會影響磁芯的磁特性，最終影響飽和電抗器的工作特性和磁芯損耗。對此，目前是通 過篩選磁參數(shù)一致的磁芯，仔細調(diào)整磁芯的氣隙，不僅導致材料和工藝成本增加，成品率很 低，也難以完全解決問題。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于提供一種可使得即使在各個磁芯的材料磁參數(shù)和氣隙參數(shù)有 一定不一致的情況下，仍可以保證各個磁芯的磁通完全相同的多磁芯飽和電抗器。
[0004] 為實現(xiàn)上述目的，本發(fā)明的技術方案是：一種多磁芯飽和電抗器，包括多個磁芯和 繞設于各磁芯上的電感繞組，所述各電感繞組串聯(lián)連接，所述各磁芯上還繞設有至少一個 均磁繞組，所述磁芯上的均磁繞組通過一個阻抗相連接形成電回路,所述磁芯上的均磁繞 組的相互連接關系是以所述磁芯上的均磁繞組為節(jié)點形成的至少單連通連接拓撲，即任意 兩個磁芯上的均磁繞組至少有一次相連接形成電回路；所述通過阻抗相連接的兩個均磁繞 組具有相同的匝數(shù)，且均通過同名端進行連接形成電回路。
[0005] 在本發(fā)明實施例中，所述阻抗為零，即所述磁芯上的均磁繞組是通過同名端連接 形成電回路，以使得所述相連接的兩均磁繞組所在的兩磁芯的磁通保持均衡一致。
[0006] 在本發(fā)明實施例中，所述阻抗具有對預定頻率段呈低阻抗的特性，以使得所述相 連接的兩均磁繞組所在的兩磁芯對所述預定頻率段的磁通分量的磁通保持均衡一致。
[0007] 在本發(fā)明實施例中，所述均磁繞組的匝數(shù)為一匝。
[0008] 相較于現(xiàn)有技術，本發(fā)明具有以下有益效果：通過在各個磁芯上繞設有至少一個 均磁繞組，且通過均磁繞組的特殊連接，使得即使在各個磁芯的材料磁參數(shù)和氣隙參數(shù)有 一定不一致的情況下，仍可以保證各個磁芯的磁通完全相同。

【專利附圖】

【附圖說明】
[0009] 圖1是現(xiàn)有技術多磁芯電抗器結(jié)構(gòu)圖。
[0010] 圖2是現(xiàn)有技術多磁芯電抗器磁路結(jié)構(gòu)圖。
[0011] 圖3是現(xiàn)有技術多磁芯電抗器等效電路原理圖。
[0012] 圖4是本發(fā)明具有均磁繞組的多磁芯電抗器磁路結(jié)構(gòu)圖。
[0013] 圖5是本發(fā)明具有均磁繞組的多磁芯電抗器等效電路原理圖。
[0014] 圖6是本發(fā)明具有一匝均磁繞組，且阻抗為零的多磁芯電抗器磁路結(jié)構(gòu)圖。
[0015] 圖7是本發(fā)明具有一匝均磁繞組的多磁芯電抗器磁路結(jié)構(gòu)圖。

【具體實施方式】
[0016] 下面結(jié)合附圖，對本發(fā)明的技術方案進行具體說明。
[0017] 本發(fā)明的一種多磁芯飽和電抗器，包括多個磁芯和繞設于各磁芯上的電感繞組， 所述各電感繞組串聯(lián)連接，所述各磁芯上還繞設有至少一個均磁繞組，所述磁芯上的均磁 繞組均通過一個阻抗(該阻抗為零，即短路，或?qū)︻A定頻率段呈低阻抗特性）相連接形成電 回路，所述磁芯上的均磁繞組的相互連接關系至少是單連通，即任意兩個磁芯上的均磁繞 組至少有一次相連接形成電回路；所述通過阻抗相連接的兩個均磁繞組具有相同的匝數(shù)， 且均通過同名端進行連接。
[0018] 以下為具體實施例。
[0019] 本發(fā)明將多磁芯飽和電抗器磁芯的每兩個磁芯之間增加均磁繞組，兩個均磁繞組 通過一個阻抗Z并通過將同名端相連接形成電回路，其磁路結(jié)構(gòu)圖如圖4,等效電路圖如圖 5。兩個均磁繞組分別感應兩個磁芯的磁通產(chǎn)生的感應電壓。
[0020] 實施例一： 如圖6所示，阻抗Z是短路為零，此時兩個均磁繞組的總感應電壓為零。根據(jù)電磁感應 定律，兩個均磁繞組所交鏈的總磁鏈也為零，再由于兩個均磁繞組的匝數(shù)相同且同名端相 連接(或繞向相反)，即電感繞組勵磁電流在兩個磁芯上產(chǎn)生的磁通在其兩個均磁繞組上的 感應電壓極性是相反的，因此兩個均磁繞組所交鏈的兩個磁芯的磁通就保持均衡相同。理 論分析如下式。
[0021]

【權(quán)利要求】
1. 一種多磁芯飽和電抗器，包括多個磁芯和繞設于各磁芯上的電感繞組，所述各電感 繞組串聯(lián)連接，其特征在于：所述各磁芯上還繞設有至少一個均磁繞組，所述磁芯上的均磁 繞組通過一個阻抗相連接形成電回路，所述磁芯上的均磁繞組的相互連接關系是以所述磁 芯上的均磁繞組為節(jié)點形成的至少單連通連接拓撲，即任意兩個磁芯上的均磁繞組至少有 一次相連接形成電回路；所述通過阻抗相連接的兩個均磁繞組具有相同的匝數(shù)，且均通過 同名端進行連接形成電回路。
2. 根據(jù)權(quán)利要求1所述的一種多磁芯飽和電抗器，其特征在于：所述阻抗為零，即所述 磁芯上的均磁繞組是通過同名端連接形成電回路，以使得所述相連接的兩均磁繞組所在的 兩磁芯的磁通保持均衡一致。
3. 根據(jù)權(quán)利要求1所述的一種多磁芯飽和電抗器，其特征在于：所述阻抗具有對預定 頻率段呈低阻抗的特性，以使得所述相連接的兩均磁繞組所在的兩磁芯對所述預定頻率段 的磁通分量的磁通保持均衡一致。
4. 根據(jù)權(quán)利要求1所述的一種多磁芯飽和電抗器，其特征在于：所述均磁繞組的匝數(shù) 為一匝。
【文檔編號】H01F27/30GK104217847SQ201410510669
【公開日】2014年12月17日 申請日期:2014年9月29日 優(yōu)先權(quán)日:2014年9月29日
【發(fā)明者】陳為, 張麗萍, 陳慶彬 申請人:福州大學